

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه شهید چمران اهواز

شماره پایان نامه:

۹۳۴۰۲۰۲۲۸

دانشگاه شهید چمران اهواز

دانشکده مهندسی

پایان نامه کارشناسی ارشد برق

گرایش الکترونیک

طراحی و بهینه سازی مدولاتور دلتا-سیگمای دیجیتال برای ترکیب کننده های فرکانس کسری

استاد راهنما

دکتر ابراهیم فرشیدی

استاد مشاور

دکتر هومان کعبی

نگارنده

مهدی تیزنوبیک

تیر ۹۳

بسمه تعالی

دانشگاه شهید چمران اهواز

دانشکده مهندسی

(نتیجه ارزشیابی پایان نامه ارشد)

پایان نامه آقای مهدی تیزنوبیک دانشجوی رشته برق گرایش الکترونیک دانشکده مهندسی به شماره دانشجویی

۹۰۴۲۰۰۵

با عنوان:

طراحی و بهینه سازی مدولاتور دلتا-سیگمای دیجیتال برای ترکیب کننده های فرکانس کسری

جهت اخذ مدرک کارشناسی ارشد در تاریخ ۱۳۹۳/۴/۱۶ توسط هیئت داوران مورد ارزشیابی قرار گرفت و با درجه عالی تصویب گردید.

امضاء	رتبه علمی	۱. اعضای هیئت داوران:
	دانشیار	استاد راهنما: دکتر ابراهیم فرشیدی
	استادیار	استاد مشاور: دکتر هومان کعبی
	استادیار	استاد داور: دکتر یوسف صیفی کاویان
	استادیار	استاد داور: دکتر کریم انصاری اصل
	استادیار	نماینده تحصیلات تکمیلی: دکتر عزیز عظیمی
	استادیار	۲. مدیر گروه: دکتر محمد سروش
	استادیار	۳. معاون پژوهشی و تحصیلات تکمیلی دانشکده: دکتر علی حقیقی
	استاد	۴. مدیر تحصیلات تکمیلی دانشگاه: دکتر عبدالرحمن راسخ

اهدانامه

شکر و سپاس خدا را که بزرگترین امید و یاور در لحظه لحظه زندگیست...

تقدیم به

تمام آزاد مردانی که نیک می اندیشند و عقل و منطق را پیشه خود نموده و جز رضای الهی و پیشرفت و سعادت جامعه، هدفی ندارند.

وجود مقدس پدر عزیزم و مهربان مادرم، آمان که ناتوان شدن تا من به توانایی برسم. مو، سپید کردن تا من رو سفید شوم و قانتان خمیده شدن تا من سر بلند بانم.

خواهران عزیزم زینب و سارا و برادرم محمد رضا به پاس عاطفه سرشار و گرمای امید بخش وجودشان که در این سردترین روزگار ان بهترین پشتیبانم بودند.

قدردانی

پس ایندیکتار که در انجام این تحقیق مرایاری فرموده. با تقدیر و تشکر شایسته از استاد راهنمای فرهیخته و فرزانه خود، جناب آقای دکتر ابراهیم فرسیدی که با نکته‌های دلاویز و گفته‌های بلند، صحیفه‌های سخن را علمپور نمود و از راهنمایی‌های ارزنده استاد مشاور خود، جناب آقای دکتر هومان کعبی که راهنما و راهنمای من در تمام و اکمال پایان‌نامه بوده است. بی‌شک بدون مساعدت‌های این دو استاد بزرگوار، پیمودن این مسیر بسیار سخت و ناممکن بود.

فهرست مطالب

آ.....	فرم ارزشیابی.....
ب.....	اهدانامه.....
ج.....	قدردانی.....
ث.....	فهرست مطالب.....
د.....	فهرست شکل ها.....
ش.....	فهرست جدول ها.....
ص.....	فهرست علامت ها و اختصارها.....
ع.....	چکیده.....
۱.....	فصل اول.....
۱.....	مقدمه.....
۱.....	۱-۱ تاریخچه.....
۲.....	۲-۱ معرفی اجمالی ترکیب کنندهی فرکانس کسری.....
۴.....	۱-۲-۱ مشکل وجود تن های جعلی در طیف خروجی ترکیب کنندهی فرکانسی.....
۴.....	۳-۱ انگیزه ی پژوهش.....
۷.....	۴-۱ اهداف پایان نامه.....
۸.....	۵-۱ ساختار پایان نامه.....
۱۰.....	فصل دوم.....
۱۰.....	مدولاتورهای دلتا-سیگما.....
۱۱.....	۱-۲ مبدل های آنالوگ به دیجیتال.....
۱۲.....	۱-۱-۲ نويز کوانتیزه.....
۱۵.....	۲-۲ مبدل های فرامونه برداری.....

۱۷ ۳-۲ مدولاتور دلتا-سیگما
۱۹ SQNR ۱-۳-۲ مدولاتور دلتا-سیگما
۲۲ ۲-۳-۲ انواع مدولاتور دلتا-سیگما
۲۲ ۲-۳-۲-۱ مدولاتور آنالوگ زمان پیوسته
۲۴ ۲-۲-۳-۲ مدولاتور آنالوگ زمان گسسته
۲۵ ۳-۲-۳-۲ مدولاتور دلتا-سیگمای دیجیتال
۲۸ ۴-۲ انواع ساختار مدولاتور دلتا-سیگمای دیجیتال
۲۹ ۱-۴-۲ معماری تک طبقه
۳۰ ۲-۴-۱-۱ مدولاتور تک طبقه با فیدبک خروجی
۳۷ ۲-۱-۴-۲ SQ-DDSM با فیدبک خطا (EFM)
۴۰ ۲-۴-۲ مدولاتور دلتا-سیگمای دیجیتال چند طبقه
۴۳ ۵-۲ جمع بندی
۴۴ فصل سوم
۴۴ کاربردهای مدولاتور دلتا-سیگما
۴۴ ۱-۳ مبدل دیجیتال به آنالوگ فرامونه برداری با شکلهی نويز
۴۵ ۲-۳ ترکیب کننده های فرکانسی
۴۵ ۱-۲-۳ ترکیب کننده های فرکانسی مبتنی بر حلقه قفل شدهی فاز
۴۶ ۱-۱-۲-۳ حلقه ی قفل فاز
۴۷ ۲-۱-۲-۳ ترکیب کننده ی فرکانس صحیح
۴۸ ۳-۱-۲-۳ ترکیب کننده ی فرکانس کسری
۵۶ ۳-۳ جمع بندی
۵۸ فصل چهارم
۵۸ کاهش شاخک در طیف توان خروجی DDSM MASH
۵۸ ۱-۴ تنهای جعلی در مدولاتورهای دلتا-سیگما
۵۹ ۲-۴ وابستگی SFR به طول سیکل (L_s)
۶۰ ۳-۴ روش تصادفی
۶۱ ۱-۳-۴ اعمال سیگنال لرزش به LSB ورودی MASH
۶۳ ۱-۱-۳-۴ اعمال سیگنال لرزش به LSB ورودی ۱-۱-۱ MASH اصلاح شده

۶۶ DDSM MASH در لرزش بهینه در ۲-۳-۴
۶۸ روش قطعی ۴-۴
۶۹ ۱-۴-۴ بارگذاری مقدار اولیه فرد برای ثبات‌ها
۷۳ ۲-۴-۴ مدولاتور با مدول عدد اول (M_p)
۷۳ HK-MASH ۳-۴-۴
۷۶ ۵-۴ جمع‌بندی
۷۷ فصل پنجم
۷۷ طراحی و شبیه‌سازی یک DDSM با کاهش سخت‌افزار و شاخک‌های طیف خروجی در سطح سیستمی
۷۷ ۱-۵ روش بهینه برای کاهش تن‌های جعلی در MASH
۸۲ ۲-۵ روش پیشنهادی برای کاهش سخت‌افزار و شاخک در طیف خروجی
۸۴ ۱-۲-۵ دوره تناوب خروجی
۸۸ ۲-۲-۵ شبیه‌سازی با نرم‌افزار MATLAB
۹۰ ۳-۵ روش پیشنهادی برای طراحی مدولاتور دلتا-سیگما با مدول تغییرپذیر
۹۳ ۱-۳-۵ DDSM MASH با مدول تغییرپذیر
۹۵ ۴-۵ جمع‌بندی
۹۶ فصل ششم
۹۶ پیاده‌سازی مدولاتور دلتا-سیگمای دیجیتال پیشنهادی توسط زبان توصیف سخت‌افزار VHDL
۹۶ ۱-۶ مدولاتور دلتا-سیگمای مرتبه اول پایپ‌لاین
۹۹ ۲-۶ پیاده‌سازی دیجیتالی ساختار پیشنهادی
۱۰۱ ۱-۲-۶ مدار دیجیتال شبکه حذف نویز
۱۰۲ ۱-۲-۶ نتیجه سنتز کد VHDL برای ساختار تودرتوی پیشنهادی
۱۰۵ ۳-۶ پیاده‌سازی دیجیتالی مدولاتور دلتا-سیگما با مدول تغییرپذیر
۱۰۹ ۳-۶ جمع‌بندی
۱۱۱ فصل هفتم
۱۱۱ نتیجه‌گیری و پیشنهاداتی برای ادامه‌ی پژوهش
۱۱۱ ۱-۷ نتیجه‌گیری
۱۱۲ ۲-۷ پیشنهادهایی برای ادامه‌ی پژوهش

۱۱۳	پیوست الف
۱۱۳	الف-۱ طیف توان گسسته
۱۱۴	الف-۲ رابطه‌ی پارسوال
۱۱۵	الف-۳ رابطه‌ی بین توان متوسط، میانگین و واریانس
۱۱۵	الف-۴ رابطه‌ی بین طیف توان و واریانس
۱۱۷	پیوست ب
۱۲۰	پیوست پ
۱۲۲	پ-۱ دوره تناوب خطای کوانتیزه EFM۱
۱۲۳	پ-۲ میانگین خروجی EFM۱
۱۲۴	پیوست ت
۱۲۵	فهرست منابع

فهرست شکل‌ها

- شکل ۱-۱: نمایی کلی از یک فرستنده-گیرنده رادیویی [۱۲] ۳
- شکل ۲-۱: الف) مدولاسیون با یک سیگنال LO ایده‌آل ب) دمدولاسیون با یک سیگنال LO به همراه نویز فاز [۱۴] ۴
- شکل ۳-۱: اثر طول سیکل در PSD خروجی ۱-۱-۱ MASH ۱۴ بیتی [۱۸] ۶
- شکل ۱-۲: بلوک دیاگرام یک مبدل نرخ نایکویست [۴۴] ۱۱
- شکل ۲-۲: الف) کوانتایزر ب-مدل خطی آن [۲۲] ۱۲
- شکل ۳-۲: الف) مشخصه انتقالی کوانتایزر mid-treat با ۵ سطح خروجی ب) مشخصه انتقالی کوانتایزر mid-rise با ۵ سطح خروجی [۱۸] ۱۳
- شکل ۴-۲: الف) خطای کوانتایزر mid-treat ب) خطای کوانتایزر mid-rise [۱۸] ۱۳
- شکل ۵-۲: تابع چگالی احتمال [۱۸] ۱۴
- شکل ۶-۲: چگالی طیف توان نویز کوانتیزه [۲۲] ۱۵
- شکل ۷-۲: مقایسه طیف توان نویز الف) مبدل نرخ نایکویست ب) مبدل فرآیند برداری [۳۰] ۱۶
- شکل ۸-۲: الف) مدولاتور دلتا-سیگمای مرتبه یک ب) مدل خطی مدولاتور دلتا-سیگمای مرتبه ی یک با فرض نویز سفید [۶] ۱۷
- شکل ۹-۲: PSD خروجی مدولاتور دلتا-سیگمای مرتبه اول [۵۰] ۲۰
- شکل ۱۰-۲: PSD نویز خروجی مدولاتور دلتا-سیگمای مرتبه اول و مدولاتور مرتبه دوم [۵۰] ۲۲
- شکل ۱۱-۲: مدولاتور CT همزمان [۱۸] ۲۳
- شکل ۱۲-۲: مدولاتور CT غیرهمزمان [۱۸] ۲۴
- شکل ۱۳-۲: مدولاتور زمان-گسسته [۱۸] ۲۴
- شکل ۱۴-۲: مدولاتور دلتا-سیگمای دیجیتال [۲۲] ۲۵
- شکل ۱۵-۲: طیف توان گسسته خطای کوانتیزه $(e_q[n])$ [۲۲] ۲۶
- شکل ۱۶-۲: طیف توان نویز خروجی یک DDSM با دوره تناوب 2^9 [۲۷] ۲۹
- شکل ۱۷-۲: الف) SQ-DDSM چندسطحی ب) مشخصه انتقالی کوانتایزر mid-term دیجیتال پنج‌سطحی [۵۸] ۵۸

- ۳۰
- شکل ۲-۱۸: مدولاتور دلتا-سیگما مرتبه سوم با مسیر پیشرو [۵۹] ۳۱
- شکل ۲-۱۹: الف) PSD مدولاتور دلتا-سیگما مبتنی بر باترورث ب) PSD مدولاتور دلتا-سیگما مبتنی بر چپی شف نوع دو [۶۰] ۳۳
- شکل ۲-۲۰: SQ-DDSM فیدبک خروجی با مسیر پیشرو مبتنی بر فیلتر باترورث [۶۰] ۳۴
- شکل ۲-۲۱: مقایسه‌های بین PSDهای مدولاتورهای MASH و تک طبقه [۶۰] ۳۵
- شکل ۲-۲۲: SQ-DDSM با فیدبک چندگانه مرتبه سوم و خروجی تکبیت [۶۱] ۳۶
- شکل ۲-۲۳: پاسخ فرکانسی تئوری STF و NTF مدولاتور شکل ۲-۲۲ [۶۰] ۳۶
- شکل ۲-۲۴: شبیه‌سازی SQ-DDSM فیدبک چندگانه مرتبه سوم الف) PSD ب) خطای فاز [۶۰] ۳۷
- شکل ۲-۲۵: نمایش کلی از EFM1 [۱۵] ۳۷
- شکل ۲-۲۶: الف) EFM1 ب) خطی‌سازی EFM1 با فرض نویز سفید [۶۳] ۳۸
- شکل ۲-۲۷: مشخصه کوانتایزر تکبیت EFM1 [۶۳] ۳۸
- شکل ۲-۲۸: شبیه‌سازی EFM1 الف) خروجی حوزه‌ی زمان ب) PSD نویز خروجی به همراه نویز خروجی با فرض نویز ورودی ایده‌آل (خط سیاه رنگ) ۳۹
- شکل ۲-۲۹: خطای فاز خروجی [۶۰] ۴۰
- شکل ۲-۳۰: پیاده‌سازی EFM1 توسط انباشتگر دیجیتال [۵۸] ۴۰
- شکل ۲-۳۱: نمایش کلی از یک DDSM MASH که از سری کردن EFM1 و یک شبکه حذف نویز ساخته می‌شود. [۵۸] ۴۱
- شکل ۲-۳۲: شبیه‌سازی MASH 1-1-1 با عرض بیت ۱۶، ورودی ۲۱۵ و زمان شبیه‌سازی ۲۱۶ الف) هیستوگرام خروجی ب) PSD خروجی ۴۲
- شکل ۳-۱: نمای کلی DAC فرانمونه‌برداری مبتنی بر شکل‌دهی نویز [۶۹] ۴۴
- شکل ۳-۲: ترکیب‌کننده‌ی فرکانسی ۴۵
- شکل ۳-۳: حلقه‌ی قفل فاز [۱۴] ۴۶
- شکل ۳-۴: ترکیب‌کننده‌ی فرکانس صحیح به‌همراه نمایش سیگنال‌های نقاط مشخص شده [۶۵] ۴۷
- شکل ۳-۵: ترکیب‌کننده فرکانس کسری مبتنی بر انباشتگر (مدولاتور دلتا-سیگما مرتبه اول) [۷۲] ۴۹
- شکل ۳-۶: سیگنال‌های نقاط مختلف ترکیب‌کننده فرکانس کسری با مقسم دو مدوله مبتنی بر انباشتگر (N=4.25) [۶۵] ۵۰
- شکل ۳-۷: تن‌های جعلی در طیف توان خروجی ترکیب‌کننده فرکانس [۷۴] ۵۱

- شکل ۳-۸: تصادفی کردن کنترل ضریب برای حذف نفوذ باندهای کناری [۱۴] ۵۲
- شکل ۳-۹: شکل دهی نویز در کنترل ضریب ترکیب کننده فرکانسی [۱۴] ۵۲
- شکل ۳-۱۰: ترکیب کننده فرکانس کسری مبتنی بر مدولاتور دلتا-سیگما [۷۴] ۵۳
- شکل ۳-۱۱: مقایسه ی بین PSD خروجی انباشتگر دیجیتال (i) و MASH 1-1-1 (ii) با شیب ۶۰ dB/decaded هر دو با عرض بیت ۱۸ و ورودی ۲۵۶ ۵۵
- شکل ۳-۱۲: نویز فاز خروجی ترکیب کننده فرکانسی الف) مبتنی بر انباشتگر ب) مبتنی بر MASH ۱-۱-۱ [۱۸] ۵۶
- شکل ۴-۱: نمایش سطح تن های بصورت تابعی از طول سیکل [۲۲] ۵۹
- شکل ۴-۲: مقایسه ی بین طیف های توان نویز خروجی DDSM با فرض ایده آل برای دو عرض ۵ و ۹ بیت [۲۲] ۶۰
- شکل ۴-۳: DDSM با اعمال سیگنال لرزش شکل داده شده به LSB ورودی [۷۹] ۶۱
- شکل ۴-۴: مقایسه بین خروجی شبیه سازی شده MASH ۱-۱-۱ بدون سیگنال لرزش و با اعمال سیگنال لرزش همراه فیلتر شکل دهی و بدون آن برای MASH ۱-۱-۱ ۹ بیت با $X=1$ [۲۹] ۶۲
- شکل ۴-۵: PSD خروجی MASH ۱-۱-۱ لرزش داده شده ۹ بیت با فیلتر شکل دهی بالاگذر سیگنال لرزش مرتبه ۲ به همراه PSD خروجی با فرض نویز سفید (خط سیاه رنگ) برای $X=1$ ۶۳
- شکل ۴-۶: ساختار EFM مرتبه دو اصلاح شده [۸۰] ۶۴
- شکل ۴-۷: ساختار MASH ۱-۲-۲ جدید با EFM۲ اصلاح شده [۸۰] ۶۴
- شکل ۴-۸: PSD خروجی شبیه سازی شده ساختار MASH ۱-۲-۲ ۹ بیت با $X=1$ الف) برای فیلترهای (i) $V(z) = 1$ (ii) $V(z) = (1-z^{-1})$ و (iii) $V(z) = (1-z)^2$ ب) برای فیلتر $V(z) = (1-z)^3$ به ازای تمام ورودی ها [۸۰] ۶۵
- شکل ۴-۹: مقایسه بین PSD خروجی MASH ۱-۱-۱ پس از اضافه کردن سیگنال لرزش با فیلتر بالاگذر مرتبه ۱ (i) و MASH ۱-۲-۲ با اضافه کردن سیگنال لرزش شکل داده شده با فیلتر بالاگذر مرتبه ۳ (ii) [۸۰] ۶۶
- شکل ۴-۱۰: شکل دهی سیگنال لرزش توسط M LFSR بیتی در MASH ۱-۱-۱ بدون فیلتر بالاگذر [۸۱] ۶۷
- شکل ۴-۱۱: مقایسه بین PSD خروجی شبیه سازی شده MASH ۱-۱-۱ ۸ بیت (۱) بدون لرزش (۲) لرزش توسط LFSR به ورودی طبقات دوم و سوم (۳) لرزش توسط منبع نویز ایده آل در همان مسیر مورد ۲ (۴) فرض نویز سفید [۸۱] ۶۸
- شکل ۴-۱۲: PSD خروجی MASH ۱-۱-۱ ۱۴ بیت (۱) مقدار اولیه ثابت طبقه اول فرد (۲) مقدار اولیه ثابتها صفر ۷۱

- شکل ۴-۱۳: PSD خروجی ۱-۱-۱ MASH با ورودی $M/2$ و مقدار اولیه فرد برای ثبات طبقه اول ($n_0=20$)
- ۷۱ $n_0=13$
- شکل ۴-۱۴: HK-EFM1 [۲۹].....
- شکل ۴-۱۵: ساختار HK-MASH1 مرتبه l که از EFM اصلاح شده تشکیل شده است [۲۹].....
- شکل ۴-۱۶: PSD های خروجی شبیه سازی شده (۱) MASH1-1-1 ۹ بیت مقدار اولیه فرد (۲) MASH1-1-1 ۱۸ بیت با مقدار اولیه فرد (۳) HK-MASH1-1-1 ۹ بیت در همه ی موارد ورودی برابر $0/5$ نرمالیزه شده [۲۹].....
- شکل ۵-۱: ساختار DDSM MASH اصلاح شده (SP-MASH) برای افزایش دوره تناوب خروجی [۳۰].....
- شکل ۵-۲: اصلاح ساختار شکل ۵-۲ برای افزایش بیشتر طول سیکل [۳۰].....
- شکل ۵-۳: اختلاف بین میانگین خروجی واقعی (X/M_1) و میانگین خروجی ایده آل (X/M) بر حسب X/M [۳۰].....
- شکل ۵-۴: معماری مدولاتور دلتا-سیگمای دیجیتال تودرتو مرتبه سه برای کاهش سخت افزار [۳۴].....
- شکل ۵-۵: ساختار تودرتوی پیشنهادی برای کاهش سخت افزار و کاهش تنهای گسسته در طیف خروجی.....
- شکل ۵-۶: PSD نویز خروجی روش پیشنهادی همراه با فرض نویز سفید (خط پیوسته).....
- شکل ۵-۷: طیف توان نویز خروجی مدولاتور دلتا-سیگما تودرتو ۱۳ بیتی مرتبه سه همراه با فرض نویز سفید.....
- شکل ۵-۸: طیف توان نویز مدولاتور دلتا-سیگما تودرتو ۲۰ بیت ($N_{LSB} = 6$ و $N_{MSB} = 14$) همراه PSD با فرض نویز سفید.....
- شکل ۵-۹: الف) مدولاتور دلتا-سیگمای دیجیتال با مدول متغیر ب) مشخص هی ورودی خروجی کوانتایزر با مدول متغیر [۸۶].....
- شکل ۵-۱۰: مدل خطی EFM1 مدول متغیر با فرض نویز سفید ورودی [۸۶].....
- شکل ۵-۱۱: PSD خروجی MASH 1-1-1 مدول متغیر مرسوم با مدول ۲۰۸۰.....
- شکل ۵-۱۲: سیمولینک MASH 1-1-1 مدول متغیر پیشنهادی.....
- شکل ۵-۱۳: PSD خروجی MASH 1-1-1 مدول متغیر پیشنهادی با ورودی ۴۲ با مدول ۶۵ برای طبقه ی اول و ۵۲۰ برای طبقات دوم و سوم.....
- شکل ۶-۱: انباشتگر دیجیتال به عنوان EFM1 [۲۶].....
- شکل ۶-۲: انباشتگر ۱۶ بیتی پایپ لاین با بلوک های جمع کننده CSKA ۴ بیت.....

- شکل ۳-۶: الف) جمع‌کننده کامل جمع‌کننده ب) پرش رقم نقلی ۴ بیت با بلوک‌هایی با عرض بیت متغیر ۱، ۲ و ۱
 ۹۹
- شکل ۴-۶: پیاده‌سازی دیجیتال ساختار پیشنهادی برای کاهش سخت‌افزار (تودرتو) و افزایش دوره تناوب بصورت
 پایپ‌لاین ۱۰۰
- شکل ۵-۶: مدار دیجیتال شبکه حذف نویز برای ساختار پیشنهادی شکل ۴-۶ [۶۷] ۱۰۱
- شکل ۶-۶: شکل موج خروجی ساختار ارائه شده ۱۰۳
- شکل ۷-۶: مدار دیجیتال ساختار پیشنهادی در سطح تکنولوژی ۱۰۳
- شکل ۸-۶: پیاده‌سازی دیجیتال EFM1 مدول انتخابی [۸۶] ۱۰۵
- شکل ۹-۶: پیاده‌سازی مدولاتور دلتا-سیگما دیجیتال مدول متغیر پیشنهادی در شکل ۵-۱۲ ۱۰۶
- شکل ۱۰-۶: جمع‌کننده پرش رقم نقلی با واحدهای اندازه متغیر الف) CSKA ۷ بیتی (۱، ۲، ۳، ۱ بیت) ب) CSKA
 ۱۰ بیتی (۱، ۲، ۴، ۲، ۱ بیت) [۹۳] ۱۰۸
- شکل ۱۰-۶: نتیجه سنتز کد VHDL ساختار پیشنهادی برای مدولاتور مدول متغیر ۱۰۹
- شکل ب-۱: الف) مشخصه انتقالی کوانتایزر ب) مشخصه خطای کوانتایزر ۱۱۸
- شکل ب-۲: احتمال خطای کوانتیزه ۱۱۹
- شکل پ-۱: الف) مدل ریاضی EFM1 ب) مشخصه انتقالی کوانتایزر ۱۲۱

فهرست جداول

- جدول ۱-۲: مقایسه بین ساختارهای مختلف DDSM [۶۰]..... ۴۳
- جدول ۱-۴: مقادیر اولیه برای افزایش طول سیکل [۱۵]..... ۷۰
- جدول ۲-۴: طول سیکل خروجی در ساختارهای MASH و EFM مرتبه بالا با مقادیر اولیه ثبات‌های مطابق با جدول ۱-۴ [۱۵]..... ۷۰
- جدول ۳-۴: طول سیکل طبقات ۱-۱-۱ MASH بصورت تابعی از M ، X و مقادیر اولیه ثباتها [۲۶]..... ۷۲
- جدول ۴-۴: مقادیر a نسبت به عرض بیت ورودی مدولاتور از ۵ تا ۲۵ بیت [۲۹]..... ۷۴
- جدول ۵-۴: مقایسه بین روش‌های مختلف کاهش تن‌های جعلی در ساختار MASH..... ۷۶
- جدول ۱-۶: مقایسه بین دو جمع‌کننده پایپ‌لاین ۱۶ بیت ساخته شده با بلوکهای CSKA و CLA ۴ بیت [۸۹]..... ۹۹
- جدول ۲-۶: کدهای خروجی ساختار شکل ۴-۶..... ۱۰۲
- جدول ۳-۶: مقایسه سخت افزار مصرفی در ساختار پیشنهادی شکل ۴-۶ و ساختارهای مختلف..... ۱۰۴
- جدول ۴-۶: مقایسه سخت‌افزار مصرفی، توان و سرعت مدولاتور دلتا-سیگما مدول متغیر پیشنهادی با روش مرسوم..... ۱۰۷

فهرست علامتها و اختصارها

علامت‌های لاتین	
مقسوم‌علیه در مقسم فرکانس	N
مقسوم‌علیه صحیح در مقسم فرکانس	N_{int}
فرکانس مرجع	f_{ref}
ورودی مدولاتور دلتا-سیگما	X
آستانه کوانتایزر مدولاتور دلتا-سیگما	Q
خطای کوانتایزر	e_q
بهره‌ی کوانتایزر	k
فاصله‌ی گسسته‌سازی کوانتایزر	Δ
فرکانس خروجی	f_{out}
ورودی کوانتایزر	v
خروجی کوانتایزر و مدولاتور دلتا-سیگما	y
میانگین خطای کوانتایزه	μ_e
تابع چگالی احتمال نویز کوانتایزه	f_{PDF}
توان متوسط ورودی مبدل آنالوگ به دیجیتال	P_{in}
میانگین خطای کوانتایزه	σ^2
توان متوسط خطای کوانتایزه	P_{e_q}
فرکانس نمونه‌برداری	f_s
چگالی طیف توان خطای کوانتایزه	S_e
بیشینه فرکانس ورودی مبدل آنالوگ به دیجیتال	f_B
تبدیل Z فیلتر انتگرال‌گیر در مدولاتور دلتا-سیگما	$H(z)$
تبدیل Z خطای کوانتایزه مدولاتور دلتا-سیگما	$E_q(z)$
تبدیل Z ورودی مدولاتور دلتا-سیگما	$X(z)$

تبدیل Z خروجی مدولاتور دلتا-سیگما	$Y(z)$
فرکانس زاویه ای ($\omega = 2\pi f$)	ω
مرتبه مدولاتور دلتا-سیگما	l
دوره تناوب خطای کوانتیزه و خروجی مدولاتور دلتا-سیگما	L_s
آستانه کوانتیزاسیون در اجرای مدولاتور دلتا-سیگما توسط انباشتگر n_0 بیتی	M
$(M = 2^{n_0})$	
کمترین مقدار خروجی کوانتایزر	R_{lo}
بیشترین مقدار خروجی کوانتایزر	R_{hi}
تبدیل Z فیلتر استفاده شده در مسیر پیشرو مدولاتور دلتا-سیگما	$F(z)$
تبدیل Z فیلتر استفاده شده در مسیر فیدبک مدولاتور دلتا-سیگما	$G(z)$
ضرایب مسیر پیشرو SQ-DDSM فیدبک خروجی با مسیر پیشرو	A,B,C
تبدیل Z فیلترهای استفاده شده در مسیر پیشرو SQ-DDSM فیدبک	$G_{1,2,3}(z)$
خروجی با مسیر پیشرو	
خروجی واحد تاخیر (z^{-1}) در مدولاتور دلتا-سیگما ($s[n] = e[n-1]$)	$s[n]$
نقلی خروجی انباشتگر	$c[n]$
عرض بیت انباشتگر	n_0
مقدار اولیه ثبات یا واحد تاخیر مدولاتور دلتا-سیگما	$s_i[0]$
بخش کسری مقسوم علیه فرکانس در ترکیب کننده فرکانس کسری	F
ضریب نوسان ساز کنترل شده با ولتاژ (MHz/V)	K_{vco}
جریان خروجی پمپ بار	I_{CP}
سیگنال لرزش در ورودی مدولاتور دلتا-سیگما	$d[n]$
مدول عدد اول در مدولاتور دلتا-سیگما	M_p
ضریب فیدبک ساختار HK-EFM	a

فهرست اختصارها

Analog-to-Digital Converter	ADC
All Digital Phase Lock Loop	ADPLL
Asymmetric Digital Subscriber Line	ADSL
Band Wide	BW
Carry look Ahead	CLA
Carry ripple adder	CRA
Carry SKip Adder	CSKA
Continuous Time	CT
Digital-to-Analog Convertor	DAC
Direct Current; here it denotes a constant signal	DC
Digital Cellular System	DCS
Direct Digital Frequency Synthesizer	DDS
Digital Delta Sigma Modulator	DDSM
Delta Sigma Modulator	DSM
Digital Signal Processing	DSP
Discrete Time	DT
Error Feedback Modulator	EFM
Full Adder	FA
Flip-Flop	FF
Field-Programmable Gate Array	FPGA
Finite State Machine	FSM
Global System for Mobile Communications	GSM
Circuits Integrated	IC
Institute of Electrical and Electronics Engineers	IEEE
Infinite impulse response	IIR
Interim Standard	IS
Limit Cycle	LC
linear feedback shift register	LFSR
Low Pass Filter	LPF
Look Up Table	LUT
Multi stAge noise SHaping	MASH
Multi Modulus Divider	MMD
Metal Oxide Semiconductor	MOS
Noise Transformer Function	NTF
OverSampling Ratio	OSR
Pseudo Random Binary Sequence	PBRs
Phase Detector	PD
Probability Density Function	PDF
Phase Lock Loop	PLL
Phase Lock Loop	PLL
Power Spectrum Density	PSD
Radio Frequency	RF

	Spurious Free Range	SFR
	Signal-to-Noise Ratio	SNR
	Single Quantizer	SQ
	Signal-to-Quantization Noise Ratio	SQNR
	Signal Transformer Function	STF
Universal Mobile Telecommunications System		UMTS
	Voltage Controlled Oscillators	VCO
	Very high bit rate Digital Subscriber Line	VDSL
	Very High scale IC (Hardware) Description Language	VHDL
	Very Large Scale Integration	VLSI
Variable Modulus Digital Delta-Sigma Modulators		VMDDSM

چکیده

نام خانوادگی: تیزنوبیک	نام: مهدی	شماره دانشجویی: ۹۰۴۲۰۰۵
عنوان پایان نامه: طراحی و بهینه سازی مدولاتور دلتا-سیگمای دیجیتال برای ترکیب کننده های فرکانس کسری		
استاد راهنما: دکتر ابراهیم فرشیدی		
استاد مشاور: دکتر هومان کعبی		
درجه تحصیلی: کارشناسی ارشد	رشته: مهندسی برق	گرایش: الکترونیک
دانشگاه: شهید چمران اهواز	دانشکده: مهندسی	گروه: برق
تاریخ فارغ التحصیلی: ۹۳/۴/۱۶		تعداد صفحات: ۱۳۱
کلید واژه ها: مدولاتور دلتا-سیگمای دیجیتال، معماری تودرتو، نویز کوانتیزه، شاخک، پایپ لاین، جمع کننده ی پرش رقم نقلی، ترکیب کننده های فرکانس کسری		
<p>مدولاتور دلتا-سیگمای دیجیتال به طور گسترده در مدارات الکترونیکی شامل مبدل های دیجیتال به آنالوگ فرامونه برداری، تقویت کننده های توان کلاس D و ترکیب کننده های فرکانس کسری استفاده می شود. خروجی این مدولاتورها هنگامی که با ورودی DC کار می کنند متناوب است بنابراین یک طیف توان گسسته دارد. دوره تناوب پایین خروجی باعث می شود که براساس قاعده ی پارسوال توان بر تعداد کمتری از تن های طیف توان تقسیم شود بنابراین سطح توان تن های گسسته و شاخک ها در طیف توان خروجی افزایش می یابد. این تن ها باعث افزایش نویز فاز ترکیب کننده های فرکانس کسری می شوند. روش های مختلفی برای کاهش شاخک ها و افزایش دوره تناوب پیشنهاد شده که در این پایان نامه مقایسه ای بین آنها صورت گرفته است. برای کاهش سخت افزار مصرفی از روش تودرتو استفاده شده است. در این روش ورودی مدولاتور به چند بخش تقسیم می شود و هر بخش قبل از اضافه شدن به بخش بعدی توسط یک مدولاتور از مرتبه ی پایین تر پردازش می شود. این روش با استفاده از مدولاتورهای مرسوم دارای شاخک و سطح توان نویز بالا در طیف خروجی است بنابراین از روشی بهینه برای افزایش طول سیکل خروجی و کاهش شاخک ها استفاده شده است که بدون تغییر در میانگین خروجی، کاهش محدوده ی ورودی پایدار و افزایش سخت افزار دوره تناوب را به مقدار قابل توجهی بالا می برد. ساختار پیشنهادی برای یک مدولاتور مرتبه سوم ۱۳ بیتی شبیه سازی شده که یک کاهش ۱۵ dB را در سطح طیف توان نویز خروجی نسبت به روش تودرتوی پیشین مشاهده می شود. بطوری که قابلیت جانشینی مدولاتورهای با عرض بیت بالا در روش قبلی را دارد. برای افزایش بیشینه ی فرکانس کاری و کاهش توان مصرفی از روش پایپ لاین و جمع کننده های پرش رقم نقلی استفاده شده است. بنابراین نتایج پیاده سازی توسط زبان توصیف سخت افزار VHDL کاهش ۲۰٪ سخت افزار نسبت به روش ۱-۱-۱۳ MASH بیتی مرسوم را گزارش می دهد. همچنین نسبت به ساختار تودرتوی قبلی، بیشینه ی فرکانس کاری ۳ برابر شده و توان ۱۵٪ کاهش داشته است. استفاده از مدولاتورهای با مدول</p>		