

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشکده مهندسی برق و کامپیوتر

طراحی مدارهای سوئیچ شونده خازنی در ابعاد نانومتری در تکنولوژی CMOS مبتنی بر ساختار CBSC

نگارش

علیرضا ملکی

استاد راهنما: دکتر پرویز امیری

پایان نامه برای دریافت درجه کارشناسی ارشد

در رشته مهندسی برق-الکترونیک

بهمن ماه ۱۳۹۲

چکیده

در ساختار مدارهای CBSC مقایسه کننده و منبع جریان جایگزین تقویت کننده‌ی عملیاتی شده و احتیاج به تقویت کننده‌ی عملیاتی با بهره بالا از مسیر سیگنال حذف می‌شود. به منظور بهبود موازنه‌ی بین سرعت و دقت در مدارهای CBSC، از منبع جریان کنترل شونده با ولتاژ به جای منبع جریان ثابت استفاده می‌شود. برای افزایش هر چه بیشتر سرعت در مدارهای CBSC ایده‌ی ترکیب منابع جریان ثابت و متغیر با ولتاژ مطرح شده است. سرعت مدار CBSC با ایده‌ی فوق نسبت به مدار CBSC با منبع جریان متغیر، ۲۲ نانو ثانیه افزایش یافته، در صورتیکه خطای حالت دائم هر دو ساختار ۱۸ میلی ولت است. مدار CBSC با ایده‌ی فوق، ۸۹۰ میکرو وات و مدار CBSC با منبع جریان متغیر ۵۴۰ میکرو وات توان مصرف می‌کنند. نتایج حاصل از شبیه سازی ساختارهای مختلف مدار CBSC نشان می‌دهند که با استفاده از ایده‌ی ترکیب منابع جریان ثابت و متغیر می‌توان تا حدود زیادی موازنه‌ی بین سرعت و دقت را در مدارهای CBSC بهبود داد.

کلمات کلیدی: مقایسه کننده، مدار سوئیچ شونده‌ی خازنی، منبع جریان، سرعت، دقت، فراجهدش

فهرست مطالب

عنوان	صفحه
فصل اول: مدارهای سوئیچ شونده خازنی.....	۱
۱-۱ مقدمه.....	۱
۲-۱ تکنیک مدارهای سوئیچ شونده خازنی.....	۵
۳-۱ مکانیزم‌های ایجاد خطاء در عملکرد سوئیچ‌های ماسفتی.....	۶
۱-۳-۱ تزریق بار کانال.....	۶
۲-۳-۱ اثر نفوذ کلاک.....	۸
۳-۳-۱ نویز KT/C.....	۹
۴-۱ مدار سوئیچ شونده خازنی مبتنی بر تقویت کننده عملیاتی.....	۹
۵-۱ مدار سوئیچ شونده خازنی مبتنی بر مقایسه کننده.....	۱۳
۶-۱ مدار CBSC بهره استیج با زیر فازهای انتقال بار.....	۱۷
۱-۶-۱ زیر فاز پیش تنظیم P.....	۱۸
۲-۶-۱ زیر فاز انتقال بار E1.....	۱۸
۳-۶-۱ زیر فاز انتقال بار E2.....	۲۰
۷-۱ مدار CBSC با اصلاح خطای فراجهبش.....	۲۱
فصل دوم: معادلات و پارامترهای لازم برای طراحی مدار CBSC.....	۲۳
۱-۲ محاسبه دقیق ولتاژ خروجی مدار CBSC.....	۲۳
۲-۲ محاسبه پارامترهای لازم برای طراحی مدار CBSC.....	۲۶
۱-۲-۲ محاسبه خازن‌های نمونه بردار C1 و C2.....	۲۶
۲-۲-۲ محاسبه جریان منبع جریان شارژ کننده خازن‌ها Io.....	۲۷
۳-۲-۲ محاسبه ولتاژ آستانه مقایسه کننده Vct.....	۲۷
۴-۲-۲ محاسبه مقاومت خروجی منبع جریان Ro.....	۲۷
۳-۲ ارائه مثال عملی طراحی مدار CBSC.....	۲۸

فصل سوم: طراحی بلوک‌های اصلی مدار CBSC	۳۰
۱-۳ سوئیچ خود راه انداز	۳۰
۱-۱-۳ سوئیچ‌های ماسفتی و مقاومت حالت روشن آن‌ها	۳۰
۲-۱-۳ اساس عملکرد سوئیچ‌های خود راه انداز	۳۱
۳-۱-۳ پیاده سازی با ترانزیستورهای ماسفت و شبیه سازی سوئیچ	۳۲
۲-۳ مدار مقایسه کننده	۳۵
۱-۲-۳ ملاحظات طراحی مدار مقایسه کننده	۳۶
۲-۲-۳ مشخصه‌های عملکردی مدار مقایسه کننده	۳۷
۱-۲-۲-۳ مشخصه‌های استاتیک مقایسه کننده	۳۷
۲-۲-۲-۳ مشخصه‌های دینامیک مقایسه کننده	۳۹
۳-۲-۳ اجزای تشکیل دهنده مدار مقایسه کننده	۴۰
۱-۳-۲-۳ طبقه‌ی پیش تقویت کننده ورودی	۴۱
۲-۳-۲-۳ طبقه‌ی تصمیم گیر با فیدبک مثبت	۴۲
۳-۳-۲-۳ طبقه‌ی بافر خروجی	۴۴
۴-۲-۳ طراحی اجزاء مقایسه کننده	۴۶
۱-۴-۲-۳ آینه جریان کاسکود با سوئینگ بالا	۵۰
۲-۴-۲-۳ طبقه پیش تقویت کننده	۵۳
۳-۴-۲-۳ طبقه تصمیم گیر	۵۴
۴-۴-۲-۳ طبقه تقویت کننده CSDA	۵۵
۵-۲-۳ شبیه سازی مقایسه کننده طراحی شده	۵۷
۱-۵-۲-۳ تحلیل DC مقایسه کننده	۵۷
۲-۵-۲-۳ تحلیل حالت گذرای مقایسه کننده	۵۹
۳-۳ منبع جریان	۶۱

فصل چهارم: شبیه سازی رفتاری مدار CBSC و مدار CBSC با منبع جریان VCCS.....	۶۲
۱-۴ شبیه سازی های رفتاری مدار CBSC.....	۶۲
۱-۱-۴ بررسی پارامترهای مقایسه کننده بر روی عملکرد مدار.....	۶۲
۲-۱-۴ طراحی و شبیه سازی مدار CBSC single ramp gain stage.....	۶۷
۳-۱-۴ طراحی و شبیه سازی مدار CBSC dual ramp gain stage.....	۷۳
۲-۴ مدار CBSC با منبع جریان کنترل شونده با ولتاژ VCCS.....	۷۹
۳-۴ مدار CBSC با ترکیب منابع جریان ثابت و متغیر.....	۸۴
۴-۴ شبیه سازی مدار CBSC با ساختارهای مختلف.....	۸۷
فصل پنجم: نتیجه گیری و پیشنهادات.....	۸۹
منابع و مآخذ.....	۹۲

فهرست اشکال

شکل	صفحه
شکل ۱-۱. تقویت کننده‌ی زمان پیوسته و مدار معادل آن.....	۲
شکل ۲-۱. تقویت کننده‌ی زمان پیوسته با استفاده از خازن.....	۲
شکل ۳-۱. استفاده از مقاومت RF برای تعیین نقطه بایاس.....	۲
شکل ۴-۱. مدار تقویت کننده با سوئیچ‌های خازنی.....	۳
شکل ۵-۱. بررسی عملکرد تقویت کننده با سوئیچ‌های خازنی شکل ۴-۱.....	۴
شکل ۶-۱. انتقال بار از خازن C1 به خازن C2.....	۵
شکل ۷-۱. شماتیک کلی عملکرد تقویت کننده‌ی سوئیچ خازنی.....	۵
شکل ۸-۱. مدار نمونه بردار با استفاده از سوئیچ ماسفت n کانال.....	۶
شکل ۹-۱. تزریق بار وقتی که سوئیچ خاموش است.....	۷
شکل ۱۰-۱. تأثیر بار تزریق شده روی شکل موج خروجی.....	۷
شکل ۱۱-۱. مشخصه ورودی- خروجی مدار نمونه بردار با در نظر گرفتن تزریق بار.....	۷
شکل ۱۲-۱. خازن‌های همپوشان در ترانزیستور ماسفت.....	۸
شکل ۱۳-۱. اثر نفوذ کلاک در مدار نمونه بردار.....	۸
شکل ۱۴-۱. نویز حرارتی تولید شده در خروجی مدار نمونه بردار.....	۹
شکل ۱۵-۱. شماتیک کلی مدار OBSC.....	۱۰
شکل ۱۶-۱. مدار معادل ساختار OBSC در فاز نمونه برداری.....	۱۱
شکل ۱۷-۱. مدار OBSC در طی فاز انتقال بار.....	۱۱
شکل ۱۸-۱. مدار OBSC در فاز انتقال بار.....	۱۳
شکل ۱۹-۱. شماتیک مدار سوئیچ شونده خازنی مبتنی بر مقایسه کننده.....	۱۴
شکل ۲۰-۱. مدار CBSC در فاز نمونه برداری.....	۱۴
شکل ۲۱-۱. مدار CBSC در فاز انتقال بار.....	۱۵
شکل ۲۲-۱. مدار معادل ساده شده‌ی CBSC در فاز انتقال بار.....	۱۶
شکل ۲۳-۱. شماتیک مدار CBSC بهره استیج با سیگنال‌های کنترلی منابع جریان.....	۱۷
شکل ۲۴-۱. زیر فازهای فاز انتقال بار Φ_2	۱۷
شکل ۲۵-۱. مدار CBSC در زیر فاز P.....	۱۸
شکل ۲۶-۱. مدار CBSC در زیر فاز انتقال بار E1.....	۱۹

- شکل ۱-۲۷. مدار CBSC در زیر فاز انتقال بار E2 ۲۰
- شکل ۱-۲۸. مدار CBSC بهره استیج با اصلاح خطای فراجهبش ۲۱
- شکل ۱-۲۹. عملکرد مدار CBSC در طی زیر فاز انتقال بار E1 ۲۲
- شکل ۱-۳۰. عملکرد مدار CBSC با اصلاح خطای فراجهبش ۲۲
- شکل ۲-۱. مدار معادل ساده شده CBSC در فاز انتقال بار ۲۴
- شکل ۳-۱. مقاومت حالت روشن تزانزیستورهای NMOS و PMOS ۳۱
- شکل ۳-۲. شماتیک سوئیچ خود راه انداز ۳۲
- شکل ۳-۳. پیاده سازی سوئیچ خود راه انداز با ترانزیستورهای ماسفت ۳۳
- شکل ۳-۴. مدار S/H با سوئیچ خود راه انداز ۳۵
- شکل ۳-۵. ولتاژ خروجی مدار S/H با سوئیچ خود راه انداز ۳۵
- شکل ۳-۶. شماتیک مدار مقایسه کننده ۳۶
- شکل ۳-۷. منحنی مشخصه انتقالی مدار مقایسه کننده با بهره بی نهایت ۳۷
- شکل ۳-۸. منحنی مشخصه انتقالی مدار مقایسه کننده با بهره محدود ۳۸
- شکل ۳-۹. منحنی مشخصه انتقالی مدار مقایسه کننده با ولتاژ آفست ورودی ۳۹
- شکل ۳-۱۰. ولتاژ ورودی و خروجی مقایسه کننده با مشخصه تأخیر انتشار ۴۰
- شکل ۳-۱۱. بلوک دیاگرام مقایسه کننده ولتاژ ۴۱
- شکل ۳-۱۲. مدار داخلی طبقه ی پیش تقویت کننده ورودی ۴۲
- شکل ۳-۱۳. مدار معادل سیگنال کوچک ترانزیستور M1 ۴۲
- شکل ۳-۱۴. مدار داخلی طبقه ی تصمیم گیر ۴۲
- شکل ۳-۱۵. حالتی از مدار تصمیم گیر وقتی که $i_{o+} \gg i_{o-}$ باشد ۴۳
- شکل ۳-۱۶. حالتی دیگر از مدار تصمیم گیر وقتی که $i_{o+} \ll i_{o-}$ باشد ۴۳
- شکل ۳-۱۷. تقویت کننده تفاضلی خود بایاس مکمل ۴۴
- شکل ۳-۱۸. تقویت کننده تفاضلی خود بایاس مکمل اصلاح شده ۴۵
- شکل ۳-۱۹. تقویت کننده تفاضلی خود بایاس مکمل نهائی ۴۵
- شکل ۳-۲۰. موازنه های موجود در طراحی مدار مقایسه کننده ۴۸
- شکل ۳-۲۱. فلوجارت طراحی مدار مقایسه کننده به روش طراحی gm/ID ۴۹
- شکل ۳-۲۲. شماتیک آینه جریان کاسکود ۵۰
- شکل ۳-۲۳. شماتیک مدار پیش تقویت کننده ۵۳

- شکل ۳-۲۴. شماتیک مدار تصمیم گیر مقایسه کننده..... ۵۴
- شکل ۳-۲۵. شماتیک مدار تقویت کننده CSDA..... ۵۵
- شکل ۳-۲۶. شماتیک مدار اینورتر..... ۵۵
- شکل ۳-۲۷. شماتیک نهائی مدار مقایسه کننده‌ی طراحی شده..... ۵۶
- شکل ۳-۲۸. اندازه‌گیری ولتاژ آفست خروجی مقایسه کننده..... ۵۷
- شکل ۳-۲۹. اندازه‌گیری خطای آفست مقایسه کننده..... ۵۷
- شکل ۳-۳۰. اندازه‌گیری ولتاژ آفست خروجی مقایسه کننده..... ۵۸
- شکل ۳-۳۱. اندازه‌گیری خطای آفست مقایسه کننده..... ۵۸
- شکل ۳-۳۲. اندازه‌گیری رزولوشن مقایسه کننده..... ۵۹
- شکل ۳-۳۳. آرایش مدار برای تحلیل حالت گذرای مقایسه کننده..... ۵۹
- شکل ۳-۳۴. شبیه سازی حالت گذرای مقایسه کننده..... ۶۰
- شکل ۳-۳۵. آرایش مدار برای محاسبه زمان تأخیر انتشار مقایسه کننده..... ۶۰
- شکل ۳-۳۶. نتیجه شبیه سازی برای محاسبه زمان تأخیر انتشار مقایسه کننده..... ۶۱
- شکل ۴-۱. آرایش مدار شارژ خازن با منبع جریان ثابت..... ۶۳
- شکل ۴-۲. شماتیک مدار شبیه سازی شده برای بررسی پارامترهای مقایسه کننده..... ۶۴
- شکل ۴-۳. شکل موج خروجی مقایسه کننده..... ۶۳
- شکل ۴-۴. شکل موج ولتاژ دو سر خازن بار CL..... ۶۴
- شکل ۴-۵. شکل موج خروجی مقایسه کننده..... ۶۵
- شکل ۴-۶. شکل موج ولتاژ دو سر خازن بار CL..... ۶۵
- شکل ۴-۷. شکل موج خروجی مقایسه کننده..... ۶۶
- شکل ۴-۸. شکل موج ولتاژ دو سر خازن بار CL..... ۶۶
- شکل ۴-۹. شکل موج خروجی مقایسه کننده..... ۶۷
- شکل ۴-۱۰. شکل موج ولتاژ دو سر خازن بار CL..... ۶۷
- شکل ۴-۱۱. شماتیک مدار CBSC single ramp gain stage..... ۶۸
- شکل ۴-۱۲. شماتیک مدار شبیه سازی شده CBSC single ramp gain stage..... ۶۹
- شکل ۴-۱۳. پالس‌های فرمان به سوئیچ‌های نمونه بردار و انتقال بار..... ۷۰
- شکل ۴-۱۴. پالس فرمان به سوئیچ‌های انتقال بار..... ۷۰
- شکل ۴-۱۵. مدار CBSC single ramp در فاز نمونه برداری..... ۷۱

- شکل ۴-۱۶. مدار CBSC single ramp در فاز انتقال بار..... ۷۱
- شکل ۴-۱۷. ولتاژ نمونه برداری شده توسط خازن C1..... ۷۲
- شکل ۴-۱۸. ولتاژ نمونه برداری شده توسط خازن C2..... ۷۲
- شکل ۴-۱۹. شکل موج ولتاژ دو سر خازن بار CL..... ۷۳
- شکل ۴-۲۰. شماتیک مدار CBSC dual ramp gain stage..... ۷۳
- شکل ۴-۲۱. مدار کنترل برای تولید سیگنال‌های کنترلی منابع جریان..... ۷۴
- شکل ۴-۲۲. سیگنال‌های کنترلی تولید شده توسط مدار کنترل..... ۷۴
- شکل ۴-۲۳. پیاده سازی مدار CBSC dual ramp..... ۷۶
- شکل ۴-۲۴. مدار CBSC در فاز نمونه برداری..... ۷۷
- شکل ۴-۲۵. ولتاژ نمونه برداری شده توسط خازن C1..... ۷۷
- شکل ۴-۲۶. ولتاژ نمونه برداری شده توسط خازن C2..... ۷۷
- شکل ۴-۲۷. مدار CBSC در فاز انتقال بار به همراه مدار تولید سیگنال‌های کنترلی..... ۷۸
- شکل ۴-۲۸. شکل موج ولتاژ دو سر خازن بار CL..... ۷۹
- شکل ۴-۲۹. مدار CBSC منبع جریان ثابت و منبع جریان کنترل شونده با ولتاژ..... ۸۱
- شکل ۴-۳۰. مقایسه عملکرد مدار CBSC با منبع جریان ثابت و منبع جریان VCCS..... ۸۱
- شکل ۴-۳۱. بررسی موازنه‌های مدار CBSC با ایده‌ی پیشنهاد شده..... ۸۲
- شکل ۴-۳۲. تکنیک پیشنهاد شده‌ی شارژ خازن‌ها با ولتاژ کنترل شده (VCC)..... ۸۳
- شکل ۴-۳۳. ساختار منبع جریان کنترل شونده با ولتاژ VCCS..... ۸۴
- شکل ۴-۳۴. مدار CBSC با منابع جریان ثابت و متغیر..... ۸۶
- شکل ۴-۳۵. دیاگرام زمانی و عملکرد مدار CBSC با ایده پیشنهاد شده..... ۸۶
- شکل ۴-۳۶. مدار منبع جریان ثابت..... ۸۵
- شکل ۴-۳۷. مدار کنترل منطقی برای تولید سیگنال‌های کنترلی منابع جریان..... ۸۵
- شکل ۴-۳۸. ولتاژ V_x مدار CBSC با منبع جریان متغیر..... ۸۷
- شکل ۴-۳۹. ولتاژ V_x مدار CBSC با منابع جریان ثابت و متغیر..... ۸۸
- شکل ۴-۴۰. ولتاژ V_x مدار CBSC با منبع جریان ثابت..... ۸۸
- شکل ۵-۱. شماتیک مدار CBSC gain stage با حذف زیر فاز P..... ۸۹
- شکل ۵-۲. ساختار مدار CBSC تفاضلی..... ۹۰
- شکل ۵-۳. کنترل منبع جریان متغیر با سیگنال‌های کنترلی E1 و E2..... ۹۱

فهرست جداول

صفحه	جدول
۲۹.....	جدول ۱-۲. پارامترهای محاسبه شده برای طراحی مدار CBSC.....
۳۴.....	جدول ۱-۳. اندازه‌ی W/L ترانزیستورهای ماسفت استفاده شده در سوئیچ خود راه انداز... ..
۴۸.....	جدول ۲-۳. مشخصات طراحی مقایسه کننده.....
۵۲.....	جدول ۳-۳. اندازه ترانزیستورهای طراحی شده آینه جریان.....
۵۴.....	جدول ۴-۳. اندازه ترانزیستورهای طراحی شده طبقه پیش تقویت کننده.....
۵۴.....	جدول ۵-۳. اندازه ترانزیستورهای طراحی شده طبقه تصمیم گیر.....
۵۵.....	جدول ۶-۳. اندازه ترانزیستورهای طراحی شده مدار تقویت کننده CSDA و مدار اینورتر.....
۸۷.....	جدول ۱-۴. مقایسه‌ی نتایج شبیه سازی شده.....

Op-amp Operational Amplifier.

ADC Analog to Digital Converter.

SC Switched-Capacitor.

OBSC Op-amp Based switched-Capacitor.

CBSC Comparator Based Switched-Capacitor.

DAC Digital to Analog Converter.

MS/s Mega Samples per second.

GS/s Giga samples per second.

FOM Figure of Merit.

S/H Sample & Hold circuit.

VOC Voltage Overshoot Correction.

CSDA Complementary Self-biased Differential Amplifier.

VCM Voltage Common Mode.

VCC Voltage Controlled Charging technique.

VCCS Voltage controlled Current Source technique.

MNSW Main switch.

VCT Voltage Comparator Threshold

فصل اول

مدارهای سوئیچ شونده‌ی خازنی

۱-۱ مقدمه


در مقابل مدارهای زمان پیوسته مدارهایی نیز وجود دارند که در یک پریود خاص از ورودی نمونه برداری کرده و در خروجی ظاهر می‌کنند، به چنین مدارهایی سیستم‌های زمان گسسته یا سیستم‌های نمونه برداری دیتا گفته می‌شود [۱]. مدارهای سوئیچ شونده خازنی^۱ (SC) نیز جزو این دسته از سیستم‌ها بوده و کاربردهای فراوانی در طراحی فیلترها، مقایسه کننده‌ها، مبدل‌های آنالوگ به دیجیتال^۲ (ADC) و دیجیتال به آنالوگ^۳ (DAC) دارند. مدار تقویت کننده زمان پیوسته و مدار معادل آن در شکل (۱-۱) نشان داده شده است. پیاده سازی چنین مدارهایی در تکنولوژی CMOS مشکل است. برای دستیابی به بهره بالا، مقاومت خروجی حلقه باز تقویت کننده عملیاتی باید بزرگ باشد، حال آنکه مقاومت R2 در شکل (۱-۱) بهره حلقه باز را پایین آورده، در نتیجه باعث کاهش دقت مدار می‌شود. بهره‌ی حلقه بسته مدار از رابطه (۱-۱) محاسبه می‌شود.

$$\frac{V_{out}}{V_{in}} = - \frac{R_2}{R_1} \cdot \frac{A_v - \frac{R_{out}}{R_2}}{1 + \frac{R_{out}}{R_1} + A_v + \frac{R_2}{R_1}} \quad (1-1)$$

¹ Switched-capacitor circuits


² Analog to digital

³ Digital to analog




شکل ۱-۱. تقویت کننده‌ی زمان پیوسته و مدار معادل آن [۱]

در شکل (۱-۱) بهره حلقه بسته مدار به وسیله نسبت مقاومت‌های R_2 و R_1 تنظیم می‌شود. به منظور جلوگیری از کاهش بهره حلقه باز تقویت کننده عملیاتی می‌توان بجای مقاومت‌های شکل (۱-۱) از خازن استفاده کرد. شکل (۲-۱) چنین مداری را نشان می‌دهد.



شکل ۲-۱. تقویت کننده‌ی زمان پیوسته با استفاده از خازن [۱]

برای تنظیم ولتاژ در نقطه X می‌توان از یک مقاومت فیدبک بزرگ R_F مطابق شکل (۳-۱) استفاده کرد.



شکل ۳-۱. استفاده از مقاومت R_F برای تعیین نقطه بایاس مدار


تابع تبدیل مدار مطابق رابطه (۲-۱) است.

$$\frac{V_{out}}{V_{in}}(s) = -\frac{R_F C_1 S}{R_F C_2 S + 1} \quad (2-1)$$

اگر $w \gg (R_F C_2)^{-1}$ باشد، تابع تبدیل مدار برابر رابطه (۳-۱) خواهد بود.

$$V_{out} / V_{in} \approx -C_1 / C_2 \quad (3-1)$$


دقت شود که این مدار برای تقویت سیگنال‌های باند پهن مناسب نمی‌باشد، زیرا تابع تبدیل آن بالا گذر^۱ است. برای برطرف کردن عیب‌های دو مدار بالا از مدار سوئیچ شونده خازنی مطابق شکل (۴-۱) استفاده می‌شود.




شکل ۴-۱. مدار تقویت کننده با سوئیچ‌های خازنی [۲]

همانطور که از شکل (۴-۱) مشخص است، سه سوئیچ عملکرد مدار را کنترل می‌کنند. با فرض اینکه بهره‌ی حلقه باز تقویت کننده عملیاتی خیلی بزرگ باشد، عملکرد مدار طی دو فاز بررسی می‌شود. ابتدا فرض می‌شود که سوئیچ‌های S1 و S2 روشن و سوئیچ S3 خاموش باشد، مدار معادل این حالت در شکل (۱-۵-الف) نشان داده شده است. برای تقویت کننده عملیاتی با بهره بالا، $V_B = V_{out} \approx 0$ ، از اینرو ولتاژی معادل با ولتاژ ورودی V_{in} روی خازن C1 افت خواهد کرد. در زمان $t = t_0$ سوئیچ‌های S1 و S2 خاموش و سوئیچ S3 روشن شده و گره A را به زمین وصل می‌کند، در نتیجه VA از V_{in0} تا 0 تغییر کرده و ولتاژ خروجی باید از 0 تا $V_{in0} C_1 / C_2$ تغییر کند [۲].


¹ high pass



شکل الف. مد نمونه برداری




شکل ب. مد تقویت کنندگی



شکل ج. شکل موج ولتاژ خروجی


شکل ۱-۵. بررسی عملکرد تقویت کننده با سوئیچ‌های خازنی شکل ۱-۴

با استفاده از قضیه انتقال بار نیز ولتاژ خروجی محاسبه می‌شود. بار ذخیره شده روی خازن C_1 قبل از زمان t_0 برابر $V_{in0} C_1$ است. بعد از زمان $t = t_0$ فیدبک منفی از طریق خازن C_2 ولتاژ ورودی تفاضلی تقویت کننده عملیاتی را راه اندازی کرده و از اینرو ولتاژ خازن C_1 صفر می‌شود. شکل (۱-۶) این وضعیت را نشان می‌دهد.



شکل ۱-۶. انتقال بار از خازن C_1 به خازن C_2 [۲]


بار ذخیره شده روی خازن C_1 در لحظه $t = t_0$ به خازن C_2 انتقال پیدا کرده و ولتاژ خروجی برابر $V_{in0} C_1 / C_2$ می‌شود. مدار، V_{in0} را با ضریب C_1 / C_2 تقویت می‌کند. برخی از خصوصیات مدار شکل (۱-۴) آنرا از مدارهای زمان پیوسته قابل تشخیص می‌کند. اولاً مدار زمانی را برای نمونه برداری از ورودی اختصاص داده، خروجی را تا صفر تنظیم می‌کند و هیچ تقویتی را در این پریود انجام نمی‌دهد. ثانیاً بعد از نمونه برداری، برای $t > t_0$ مدار ولتاژ ورودی V_{in} را نادیده گرفته و ولتاژ نمونه برداری شده را تقویت می‌کند. ثالثاً وضعیت مدار به طور قابل ملاحظه‌ای از یک فاز به فاز دیگر تغییر می‌کند. به طور کلی مدار تقویت کننده با سوئیچ‌های خازنی در طی دو فاز عمل می‌کند: فاز نمونه برداری و فاز تقویت کننده، که در شکل (۱-۷) نشان داده شده است.



شکل ۱-۷. شماتیک کلی عملکرد تقویت کننده‌ی سوئیچ خازنی [۲]

۲-۱ تکنیک مدارهای سوئیچ شونده خازنی

در مدارهای نمونه بردار شامل سوئیچ و خازن، از ترانزیستورهای ماسفت به عنوان سوئیچ استفاده می‌شود. ترانزیستور ماسفت می‌تواند با جریان صفر روشن شده و ولتاژ پایه‌های سورس و درین آن به ولتاژ پایه گیت وابسته نیست [۳]. یعنی اگر ولتاژ گیت تغییر کند، ولتاژ پایه‌های درین و سورس ترانزیستور تابع تغییرات ولتاژ گیت نیستند (دقت شود که ترانزیستورهای دو قطبی فاقد این خصوصیات هستند). شکل (۱-۸) استفاده از ترانزیستور ماسفت به عنوان سوئیچ را نشان می‌دهد.



شکل ۱-۸. مدار نمونه بردار با استفاده از سوئیچ ماسفت n کانال [۱۳]

در فاصله زمانی بین t_0 و t_1 که پالس کلاک سطح بالایی دارد، سوئیچ ماسفت روشن شده و ولتاژ خروجی ولتاژ ورودی را دنبال می‌کند. در لبه پایین رونده پالس کلاک در زمان t_1 سوئیچ ماسفت خاموش شده و ولتاژ خروجی مقدار قبلی خودش را حفظ می‌کند، در حقیقت در این لحظه نمونه برداری انجام شده و ولتاژ ورودی روی دو سر خازن C_H ثابت نگه داشته می‌شود [۲]. از ملاحظاتی که در مدارهای سوئیچ شونده خازنی وجود دارد می‌توان به دو مورد سرعت و دقت اشاره کرد [۳]. بعد از آنکه کلید وصل شد (ترانزیستور روشن شد) زمان لازم برای رسیدن خروجی از صفر به حداکثر ولتاژ ورودی، معیار سرعت در نظر گرفته می‌شود. سرعت نمونه برداری مدار به دو عامل مقاومت روشن بودن سوئیچ و مقدار خازن نمونه بردار C_H بستگی دارد. از اینرو برای دستیابی به سرعت نمونه برداری بالا، باید ابعاد ترانزیستور را بزرگ و خازن نمونه بردار را کوچک انتخاب کرد. از طرف دیگر با انتخاب ابعاد ترانزیستور بزرگ و خازن نمونه برداری کوچک، دقت سیگنال نمونه برداری شده کاهش می‌یابد، بنابراین موازنه ای بین سرعت و دقت در مدارهای سوئیچ شونده خازنی وجود دارد [۱ و ۲].

۳-۱ مکانیزم‌های ایجاد خطاء در عملکرد سوئیچ‌های ماسفتی

در لحظه‌ای که سوئیچ خاموش می‌شود، سه مکانیزمی که در عملکرد ترانزیستور ماسفت باعث ایجاد خطاء می‌شوند، عبارتند از: تزریق بار کانال، نفوذ کلاک و نویز KT/C [۱].


۱-۳-۱ تزریق بار کانال^۱

با توجه به شکل (۱-۹) و با فرض اینکه ترانزیستور ماسفت روشن بوده و $V_{in} \approx V_{out}$ باشد، بار ذخیره شده روی خازن C_H برابر رابطه (۱-۴) است.

^۱ Channel Charge Injection


$$Q_{ch} = W L C_{ox} (V_{DD} - V_{in} - V_{TH})$$

(۴-۱)




شکل ۹-۱. تزریق بار وقتی که سوئیچ خاموش است [۱].

زمانی که سوئیچ خاموش است، Q_{ch} از پایه‌های درین و سورس خارج شده و پدیده‌ی تزریق بار کانال رخ می‌دهد. بار تزریق شده به سمت چپ مدار بوسیله منبع ورودی جذب شده و هیچ خطائی ایجاد نمی‌کند. بار تزریق شده به سمت راست مدار روی خازن C_H نشست کرده و خطای ΔV را در ولتاژ ذخیره شده روی خازن ایجاد می‌کند. خطای ایجاد شده متناسب با $W L C_{ox}$ بوده و رابطه‌ای عکس با C_H دارد. شکل (۱۰-۱) تأثیر بار تزریق شده روی شکل موج خروجی را نشان می‌دهد.



شکل ۱۰-۱. تأثیر بار تزریق شده روی شکل موج خروجی [۱].




شکل ۱۱-۱. مشخصه‌ی ورودی- خروجی مدار نمونه بردار با در نظر گرفتن اثر تزریق بار [۲].


بار تزریقی باعث ایجاد سه نوع خطاء در کلیدهای نمونه بردار ماسفتی می‌شود، که عبارتند از: خطای بهره، آفست‌های dc و اثر غیر خطی. در بسیاری از کاربردها، دو اثر اول قابل چشم پوشی بوده، اما از اثر آخر نمی‌توان چشم پوشی کرد.

۱-۳-۲ اثر نفوذ کلاک^۱

علاوه بر اثر مخرب تزریق بار کانال، یک کلید ماسفت به دلیل وجود خازن‌های همپوشانی گیت-سورس و گیت-درین که در شکل (۱۲-۱) نشان داده شده است، پرش کلاک را به خازن نمونه بردار منتقل می‌کند. همانطور که در شکل (۱۳-۱) نشان داده شده است، این پدیده باعث ایجاد خطاء در خروجی مدار نمونه بردار می‌شود.



شکل ۱-۱۲. خازن‌های همپوشان در ترانزیستور ماسفت [۱۳]



شکل ۱-۱۳. اثر نفوذ کلاک در مدار نمونه بردار [۱]

با فرض ثابت بودن خازن‌های همپوشانی، خطای نفوذ کلاک مطابق رابطه (۵-۱) محاسبه می‌شود:

$$\Delta V = V_{CK} \frac{W C_{ov}}{W C_{ov} + C_H} \quad (۵-۱)$$

^۱ Clock feedthrough