



دانشکده مهندسی برق و کامپیوتر

گروه الکترونیک

پایان نامه

برای دریافت درجه کارشناسی ارشد در رشته برق الکترونیک

عنوان:

طراحی بلوک **MDAC** مناسب برای طبقه اول مبدل خط لوله ای ۱۰ بیتی

با نرخ نمونه برداری  $300MS/s$  در تکنولوژی **CMOS 180nm**

استاد راهنما :

دکتر ضیا الدین دایی کوزه کنانی

استاد مشاور:

دکتر جعفر صبحی

پژوهشگر:

اسلام قربانی

۹۱ بهمن

نام خانوادگی دانشجو: قربانی	نام: اسلام
عنوان پایان نامه:	
طراحی بلوك <b>MDAC</b> مناسب برای طبقه اول مبدل خط لوله ای ۱۰ بیتی با نرخ نمونه برداری $300MS/s$ در تکنولوژی <b>CMOS 180nm</b>	
استاد راهنما: دکتر ضیاءالدین دایی کوزه کنانی	
استاد مشاور: دکتر جعفر صبحی	
قطع تحصیلی: کارشناسی ارشد رشته: برق گرایش: الکترونیک طراحی مدار دانشگاه: تبریز دانشکده: برق و کامپیوتر تاریخ فارغ التحصیلی: بهمن ۱۳۹۱ تعداد صفحات: <b>۸۶</b>	
کلید واژه ها: مبدل آنالوگ به دیجیتال، Pipeline 10-Bit, CMOS $0.18\mu m$ , $300Ms/s$ , MDAC ، تصحیح خطای دیجیتالی ، خطای بهره محدود	
<b>چکیده:</b>	
<p>در این پایان نامه سیستم MDAC ای را که خطینگی لازم برای کار در طبقه اول یک مبدل آنالوگ به دیجیتال خط لوله ای را داشته باشد، طراحی شده است. ماکریم سرعت نمونه برداری در آن سیصد میلیون نمونه در ثانیه است و رزولوشن مبدل خط لوله ای این MDAC ده بیت می باشد. طبقه اول این مبدل دو بیت تولید خواهد کرد که نیم بیت از آن برای تصحیح خطای دیجیتالی استفاده می شود. پس MDAC مورد نظر با ساختار ۱.۵ بیتی طراحی شده است. همچنین خطای دیجیتالی بهره محدود تقویت کننده را با استفاده از تنظیم نسبت خازنهای فیدبک اصلاح کرده ایم. در این روش خطای بهره حلقه باز باید تعییرات محدودی داشته باشد تا خطینگی بلوك MDAC کم نشود. بنابراین طراحی تقویت کننده با خطای بهره محدود حلقه باز یکی از چالش های مورد نظر در این پایان نامه است. برای طراحی از تکنولوژی CMOS 180nm استفاده شده است که شبیه سازیهای مدار در محیط HSpice صورت گرفته است.</p>	

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

## تقدیر و تشکر

با یاد و نام خدا که هر چه داریم از اوست. خدای را شاکرم که به من توانایی تحصیل علم را داده و در این راه یارای من است. از اساتید بزرگوارو ارجمند جناب آقای دکتر ضیا الدین کوزه کنانی و جناب آقای دکتر جعفر صبحی که با راهنمایی های ارزنده‌ی خود مرا در پیشبرد این پایان نامه یاری رسانده اند کمال تشکر و قدردانی را دارم و از دوستانی که با من در طی مراحل تحصیل و انجام پروژه همکاری کرده اند نهایت تشکر را دارم.

همچنین از همسر مهربان و فداکارم که همیشه مشوق اصلی من در تحصیل بوده و با صبوری تمامی سختی ها را در این مدت متحمل شده نهایت قدردانی را داشته و این پایان نامه را هر چند ناچیز تقدیم او می کنم.

## فهرست مطالب

۱	.....	مقدمه
		فصل اول
۴	.....	مبدل های آنالوگ به دیجیتال و پیشینه تحقیق
۱	- مبدل های آنالوگ به دیجیتال	
۴	.....	۱- نمونه برداری
۶	.....	۱.۱- مبدل با نرخ نمونه برداری بالا
۶	.....	۲.۱- مبدل های نایکوئیستی
۶	.....	۳.۱.۱- کوانتیزاسیون
۸	.....	۴.۱.۱- مبدل با سرعت پایین، دقت بالا
۹	.....	۵.۱.۱- مبدل با دقت و سرعت متوسط
۹	.....	۱۵.۱.۱- مبدل ثبات تقریب متواالی (SAR)
۱۰	.....	۲۵.۱.۱- مبدل الگوریتمی
۱۱	.....	۶.۱.۱- مبدل با سرعت بالا
۱۱	.....	۱۶.۱.۱- مبدل flash
۱۲	.....	۲.۱- مشخصات استاتیکی مبدل های آنالوگ به دیجیتال
۱۲	.....	۱۲.۱- غیر خطیگی انگرالی (INL)
۱۳	.....	۲۲.۱- غیر خطیگی دیفرانسیلی (DNL)
۱۵	.....	۳.۱- مشخصات دینامیکی مبدل های آنالوگ به دیجیتال
		مواد و روش ها
		فصل دوم
۱۹	.....	۲- مبدل خط لوله ای
۲۱	.....	۱.۲- طراحی بلوک های یک مبدل خط لوله ای
۲۲	.....	۱.۱.۲- مدار نمونه گیر و نگه دارنده ورودی

۲۴	۲.۱.۲-مدار مبدل دیجیتال به آنالوگ چند منظوره (MDAC)
۳۰	۳.۱.۲-بلوک sub-ADC
۳۲	۲.۲-مقایسه کننده ها
۳۴	۱.۲.۲-مقایسه کننده های حلقه باز
۳۵	۲.۲.۲-مقایسه کننده با طبقه پیش تقویت کننده
۳۶	۳.۲.۲-مقایسه کننده های دینامیکی latch شونده
۳۸	۳.۲-تکنیک سوئیچ خازنی برای مدارات آنالوگ
۴۰	۴.۲-نکات کلیدی برای طراحی مدارات سوئیچ خازنی با عملکرد بالا
۴۰	۵.۲-تقویت کننده ها در مدارات سوئیچ خازنی
۴۰	۱.۵.۲-ملاحظات طراحی تقویت کننده عملیاتی
۴۰	۲۵.۲-تقویت کننده های عملیاتی
۴۱	۱.۲.۵.۲-تقویت کننده های آینه جریان
۴۳	۲.۲.۵.۲-تقویت کننده میلری دو طبقه
۴۴	۳.۲.۵.۲-تقویت کننده تلسکوپی
۴۶	۴.۲.۵.۲-تقویت کننده فولدد کسکود
۴۷	۶.۲-پیاده سازی بلوک MDAC
۵۴	۷.۲-متاستابیلیتی
۵۵	۸.۲-سوئیچها در مدارات سوئیچ خازنی
۵۷	۹.۲-بررسی منابع
۵۷	۱.۹.۲-مرجع [28]
۵۹	۲.۹.۲-مرجع [29]
۶۱	۳.۹.۲-مرجع [30]
۶۳	۴.۹.۲-مرجع [31]

۶۶	۱.۳-ساختار MDAC استفاده شده در طبقه اول مبدل خط لوله ای.....
۶۷	۲.۱-ایجاد سیگنال های کنترلی مدار.....
۷۱	۲.۳-طراحی تقویت کننده های عملیاتی.....
۷۶	۴.۳-تست مدار MDAC در داخل طبقه اول مبدل.....
۷۸	۵.۳-نتایج FFT خروجی مدار.....
۸۱	۳.۶-مقایسه نتایج ..... مراجع فصل چهارم
۸۳	مراجع

فهرست شکل ها

۱۰- مدل آنالوگ به دیجیتال.....**شکل ۱.۱**

۱۱- خطای کوانزیاسیون.....**شکل ۳.۱**

۱۲- کلاسه بندهای مدلهای آنالوگ به دیجیتال.....**شکل ۴.۱**

۱۳- مقایسه انواع معماری مدلها.....**شکل ۵.۱**

۱۴- تپولوژی مدل SAR.....**شکل ۶.۱**

۱۵- بلوک دیاگرام مدل cyclic.....**شکل ۷.۱**

۱۶- مقایسه خط کش و مدل flash.....**شکل ۸.۱**

۱۷- سخطای آفست و خطای یهره در یک مدل.....**شکل ۹.۱**

۱۸- مثالی از INL و DNL.....**شکل ۱۰.۱**

۱۹- مدل خط لوله ای.....**شکل ۱.۲**

۲۰- اثرات غیرایده آل بودن در یک طبقه مدل خط لوله ای.....**شکل ۲.۱**

۲۱- کلاک ساعت های بکاررفته در مدارات سوئیچ خازنی.....**شکل ۳.۲**

۲۲- طرح non-flipped over.....**شکل ۴.۲**

۲۳- طرح flipped over.....**شکل ۵.۲**

۲۴- بلوک اساسی یک مدل آنالوگ به دیجیتال خط لوله ای.....**شکل ۶.۲**

- شکل ۷.۲- مدار نمونه گیر و نگه دارنده با یک خازن (a) و با دو خازن (b) ترکیب ساختار مدارات بالا(c) ..... ۲۵
- شکل ۸.۲ a- مدار سوئیچ خازنی MDAC در فاز نمونه برداری و شکل ۸.۲ b- فاز تقویت ..... ۲۷
- شکل ۹.۲-تابع انتقال یک MDAC با دقت ۱۵ بیت در هر طبقه ..... ۲۸
- شکل ۱۰.۲- مدار سوئیچ خازنی MDAC با دقت ۱۵ بیت در هر طبقه ..... ۲۹
- شکل ۱۱.۲-ساختار یک sub-ADC نمونه ..... ۳۰
- شکل ۱۲.۲- اتصال خازنی یک مقایسه کننده نمونه ..... ۳۱
- شکل ۱۳.۲- (a) شماتیک مدار (b) تابع انتقال ایده آل (c) تابع انتقال عملی با بهره محدود، ولتاژ آفست و نویز RMS ..... ۳۳
- شکل ۱۴.۲- (a) مقایسه کننده حلقه باز دو طبقه (b) مقایسه کننده حلقه باز با خروجی پوش-پول ..... ۳۵
- شکل ۱۵.۲- مقایسه کننده های latch شونده ..... ۳۵
- شکل ۱۶.۲- (a) مقایسه کننده Lewis-Gray یا مقسم مقاومتی (b) ساده شده طرح مقایسه کننده مقسم مقاومتی ..... ۳۷
- شکل ۱۷.۲- تقویت کننده آینه جریان ..... ۴۲
- شکل ۱۸.۲- تقویت کننده میلری دو طبقه ..... ۴۴
- شکل ۱۹.۲- تقویت کننده تلسکوپی ..... ۴۵
- شکل ۲۰.۲- تقویت کننده فوللد کسکود ..... ۴۷
- شکل ۲۱.۲- زمان نشست و نگه داشتن در یک فلیپ-فلاب ..... ۵۵
- شکل ۲۲.۲- سوئیچ های ترانزیستوری MOS ..... ۵۵
- شکل ۲۲.۲- مفهوم کلی ساختار سوئیچ Bootstrap ..... ۵۶
- شکل ۲۴.۲- ساختار بلوک MDAC بکار رفته در مرجع [28] ..... ۵۸
- شکل ۲۵.۲- تقویت کننده بکار رفته در ساختار [28] MDAC ..... ۵۹
- شکل ۲۶.۲- ساختار بلوک MDAC استفاده شده در مرجع [29] ..... ۶۰
- شکل ۲۷.۲- تقویت کننده دو طبقه استفاده شده در [29] MDAC ..... ۶۱
- شکل ۲۸.۲- ساختار MDAC استفاده شده [30] ..... ۶۲
- شکل ۲۹.۲- تقویت کننده استفاده شده [30] ..... ۶۳
- شکل ۳۰.۲- ساختار MDAC بکار رفته در مبدل [31] ..... ۶۴

۶۴- شکل ۳۱.۲- تقویت کننده استفاده شده در MDAC [31] مدار

۶۵- شکل ۱.۳- ساختار MDAC استفاده شده در مدار

۶۶- شکل ۲.۳- سوئیچ bootstrap در ورودی مدار

۶۷- شکل ۳.۳- مقسم ولتاژ

۶۸- شکل ۴.۳-تابع انتقال MDAC یک و نیم بیتی

۶۹- شکل ۵.۳- مقایسه کننده

۷۰- شکل ۶.۳- مدار منطقی برای ایجاد کدهای کنترلی

۷۱- شکل ۷.۳- خروجی مقایسه کننده و مدار منطقی

۷۲- شکل ۸.۳- تقویت کننده طراحی شده شماره ۱

۷۳- شکل ۹.۳- پاسخ فرکانسی تقویت کننده شماره ۱

۷۴- شکل ۱۰.۳- تقویت کننده طراحی شده شماره ۲

۷۵- شکل ۱۱.۳- پاسخ فرکانسی تقویت کننده شماره ۲

۷۶- شکل ۱۲.۳- تقویت کننده طراحی شده شماره ۳

۷۷- شکل ۱۳.۳- پاسخ فرکانسی تقویت کننده شماره ۳

۷۸- شکل ۱۴.۳- ورودی سینوسی با دامنه کمتر از ولتاژ رفرنس

۷۹- شکل ۱۵.۳- ورودی سینوسی با دامنه بیشتر از ولتاژ رفرنس

۸۰- شکل ۱۶.۳- ورودی شبیه

۸۱- شکل ۱۷.۳- FFT سیگنال خروجی با فرکانس ورودی ۷۳.۵۳ مگا هرتز

۸۲- شکل ۱۸.۳- FFT سیگنال خروجی در گوشه FF با فرکانس ورودی ۷۳.۵۳ مگا هرتز

۸۳- شکل ۱۹.۳- FFT سیگنال خروجی در گوشه FS با فرکانس ورودی ۷۳.۵۳ مگا هرتز

۸۴- شکل ۲۰.۳- FFT سیگنال خروجی با فرکانس ورودی ۱۴۶.۷۷ مگا هرتز

۸۵- شکل ۲۱.۳- FFT سیگنال خروجی در گوشه FS با فرکانس ورودی ۱۴۶.۷۷ مگا هرتز

۸۶- شکل ۲۲.۳- FFT سیگنال خروجی در گوشه FF با فرکانس ورودی ۱۴۶.۷۷ مگا هرتز

## فهرست جداول

۸.....	جدول ۱.۱ - کلاسه بنای مدلها
۴۸.....	نمودار ۱.۲ - نمودار نویز حرارتی خازن در یک مدل ۱۰ بیتی
۷۵.....	جدول ۱.۳ - مقایسه تغییرات بهره تقویت کننده

انقلاب سریع تکنولوژیکی در زمینه ساخت ادوات *CMOS* با سایز کوچک، به ما این اجازه را می دهد تا سیستم های پیچیده الکترونیکی بیشتری را در یک مدار مجتمع ایجاد کنیم. حال در این مسیر گرایش به سمت پردازش سیگنال در حوزه دیجیتال وجود دارد. ولی اکثر سیگنالهای مورد پردازش معمولاً بصورت آنالوگ در دنیای واقعی وجود دارند. اگر بخواهیم این سیگنالها را در حوزه دیجیتال پردازش کنیم نیاز به بلوکی داریم که در بین این دو سیگنال رابط باشند. مبدلها آنالوگ به دیجیتال<sup>۱</sup> (ADCs) یک سیگنال آنالوگ را به دیجیتال تبدیل می کنند. چنین سیستم هایی در رنج وسیعی کاربرد دارند که از کاربردهای مخابراتی تا تجهیزات پزشکی را شامل می شود. مبدلها در معماریها، سایزها و سرعت های مختلفی ساخته می شوند. تقاضا برای کوچک بودن و مصرف توان کمتر این مبدلها زمینه تحقیق در تکنیک های طراحی مبدلها آنالوگ به دیجیتال را فراهم می سازد. برای کاربردهای گفته شده مبدلها آنالوگ به دیجیتال مختلفی با معماریهای متفاوتی ایجاد شده تا نیازمندیهای Folding، Two- Step ADC، Pipeline، Flash ADC، Successive Approximation Register (SAR)، Delta-Sigma ADC، and Interpolating ADC اشاره کرد. در بین معماریهای مختلف، مبدل آنالوگ به دیجیتال خط لوله ای<sup>۲</sup> به خاطر دقت و سرعت نسبتاً بالا و مصرف توان مناسب مورد توجه طراحان می باشد. مبدل خط لوله ای در مواردی نظیر سیستم های ویدیوئی با کیفیت بالا، سیستم های تبادل دیتا با سرعت های بالا، سیستم های مخابراتی دیجیتالی کاربرد دارد که هر دو فاکتور سرعت و دقت در این سیستم ها مسئله اساسی می باشد.<sup>[۱۰]</sup>

یکی از مهمترین بلوکهای مبدل خط لوله ای، بلوک MDAC<sup>۳</sup> است که بصورت یک مدار سوئیچ خازنی پیاده سازی می شود. در داخل این بلوک از یک تقویت کننده نمونه بردار و نگهدارنده<sup>۴</sup>، یک مدار sub-DAC (که سیگنال دیجیتال را به آنالوگ تبدیل می کند) و تفریق کننده که همراه با یک تقویت کننده در داخل هر طبقه مبدل ایجاد شده است. به کل بلوک پیاده

<sup>۱</sup> Analog to Digital Convertor

<sup>۲</sup> Pipeline

<sup>۳</sup> Multiplying Digital to Analog Convertor

<sup>۴</sup> Sample and Hold Amplifier

سازی شده توسط مدارات سوئیچ خازنی مبدل آنالوگ به دیجیتال چندگانه(MDAC) گفته می شود. بنابراین برای ساخت هر

طبقه از مبدل خط لوله ای تنها به دو بلوک MDAC و sub-ADC نیاز داریم.

در این پژوهه سعی بر آن داشتیم که یک بلوک MDAC مناسب برای طبقه اول مبدل خط لوله ای با نرخ نمونه برداری ۳۰۰ MS/s طراحی کنیم که شامل طراحی یک تقویت کننده مناسب با تغییرات بهره‌ی کم، طراحی مدار سوئیچ خازنی مناسب با توان تلفاتی و اعوجاج کم، طراحی سوئیچ‌های مناسب و... می‌شود.


برای پیاده سازی و تست بلوک MDAC ، بطوریکه قابل استفاده در داخل یک طبقه مبدل خط لوله ای باشد و از حالت ایده آل به سمت جواب واقعی پیش برمی‌ریم ما مجبور به طراحی بلوک sub-ADC شدیم. که این دو طبقه در کنار یکدیگر طبقه اول یک مبدل خط لوله ای را تشکیل می دهد. برای طراحی بلوک sub-ADC نیاز به طراحی مقایسه کننده‌هایی داشتیم که از خروجی این مقایسه کننده‌ها در بلوک MDAC استفاده کنیم.

# فصل اول

مبدل‌های آنالوگ به دیجیتال و پیشینه تحقیق

## ۱- مبدل‌های آنالوگ به دیجیتال

مبدل‌های آنالوگ به دیجیتال (ADCs) پلی بین سیگنال‌های آنالوگ در دنیای واقعی و دنیای سیگنال‌های دیجیتال و پردازش دیتا می‌باشد. شکل ۱.۱ مفهوم اصلی مبدل آنالوگ به دیجیتال را نشان می‌دهد که در آن سیگنال پیوسته آنالوگ ورودی به سیگنال گسسته در خروجی تبدیل شده است که این سیگنال خروجی را می‌توان توسط سیستم‌های دیجیتال مانند پروسسورها یا سیستم‌های دیجیتالی دیگر پردازش کرد.



شکل ۱.۱- مبدل آنالوگ به دیجیتال


رشد سریع سیستم‌های دیجیتالی، باعث شده تا بیشتر سیستم‌های پردازش بصورت دیجیتال پیاده سازی شوند. در این پیاده سازی‌ها اندازه سیستم‌های پردازش کوچک می‌شوند و در نتیجه تعداد گیت‌های منطقی پردازش در واحد سطح افزایش می‌یابد همچنین این پیاده سازی‌ها باعث کاهش مصرف توان در سیستم‌ها می‌شوند. پردازش سیگنال در حوزه دیجیتال انعطاف پیشتری دارد. برای دستیابی به چنین مزیت‌هایی در سیستم‌های دیجیتال سیگنال‌های آنالوگ در دنیای واقعی باید به سیگنال دیجیتال تبدیل شوند. مبدل‌های آنالوگ به دیجیتال این نیاز را مرتفع می‌سازند.

چنین مبدل‌هایی بنا به نیازمندی‌های ما با معماری‌های مختلفی قابل ساخت هستند. بعضی از این معماری‌ها شامل سیستم‌های کالیبراسیون نیز هستند تا عملکرد کلی مبدل را بهبود دهند. بعضی از مبدل‌ها دارای سرعت بالا، بعضی دیگر دارای دقت بالا می‌باشند.

### ۱.۱- نمونه برداری

یکی از بنیادی‌ترین اجزاء مبدل‌های آنالوگ به دیجیتال، قسمت نمونه برداری می‌باشد. با توجه به اینکه سیگنال پیوسته آنالوگ باید به سیگنال ای گسسته تبدیل شود بنابراین سیگنال آنالوگ باید نسبت به زمان نمونه برداری شود. شکل ۱.۲a یک سیگنال آنالوگ را که در زمانهای  $t_s$  نمونه برداری شده است را نشان می‌دهد. نمونه برداری در زمانهای مساوی  $t_s$  معادل با فرکانس نمونه برداری برابر با  $f_s$  می‌باشد. در حالت ایده‌آل ورودی نمونه برداری شده بصورت یک سری تابع ایمپالس در می-

آید که در شکل ۱.۲b نشان داده شده است. این توابع ایمپالس با فاصله های زمانی  $T_s$  از هم قرار دارند و مقدار آنها برابر با مقدار تابع ورودی در زمان  $nT_s$  میباشد که  $n$  یک عدد صحیح است.



a سیگنال پیوسته در زمان ۲.۱

b سیگنال گسسته در زمان ۲.۱

شکل ۲.۱ - نمونه برداری از یک سیگنال آنالوگ

برای اینکه ما مطمئن باشیم از سیگنال نمونه برداری شده اطلاعاتی از بین نمی رود و همچنین از طرف دیگر از پدیده همپوشانی<sup>۱</sup> جلوگیری شود، انتخاب فرکانس نمونه برداری بر اساس قضیه Nyquist - Shannon میشود که بیان می کند اگر فرکانس نمونه برداری بصورت زیر باشد[۱۶]:

$$f_s > B_{signal} \quad 1.1$$

سیگنال ورودی بصورت کامل پوشش داده می شود. رفتار گسسته سیگنال خروجی باعث ایجاد خطای کوانتیزاسیون می شود که در ادامه بررسی خواهد شد.

مبدل‌های آنالوگ به دیجیتال بنا به نرخ نمونه برداری آنها به دو دسته عمده تقسیم میشوند:

مبدل با نرخ نمونه برداری بالا<sup>۲</sup>

مبدل های نایکوئیستی

<sup>1</sup> Aliasing

<sup>2</sup> Over sampling

### ۱.۱.۱ - مبدل با نرخ نمونه برداری بالا

این مبدلها با نرخ بالاتر از نرخ نایکوئیست طراحی میشوند. این نرخ نمونه برداری بالا باعث بزرگتر شدن طیف سیگنال میشود که در حالت ایده آل از همپوشانی نمونه ها جلوگیری بعمل می آید. اینگونه مبدلها هنگامی که دقت بالا مورد نیاز است و می خواهیم اثرات همپوشانی را در مدار کم کنیم بکار می روند<sup>[۱۶]</sup> و نمونه آن سیگنالهای باند محدود مثل موزیک میباشد. در اینگونه مبدلها بده بستان برای دقت بالا بازده کمی دارد و برای عملکرد خود نیاز به تعداد زیادی نمونه از سیگنال ورودی دارند.

### ۲.۱.۱ - مبدل های نایکوئیستی

اینگونه مبدلها می توانند سیگنال ورودی را تا فرکانسی برابر نصف فرکانس نمونه برداری مورد پردازش قرار دهند. دلیل این مقدار بنا به قضیه نایکوئیست است که بیان می کند فرکانس نمونه برداری حداقل باید دو برابر فرکانس سیگنال ورودی باشد تا بتوان اطلاعات سیگنال را بازیابی کرد:


$$f_s = 2 * bandwidth(\text{input signal}) \quad ۲.۱$$

این مبدلها بازده بهتری نسبت به مبدلها دیگر دارند، بده بستان ایجاد شده برای ایجاد سرعت در این مبدلها باعث کم شدن دقت میشود. بعضی از مبدلها نایکوئیستی سرعت بالایی دارند ولی دقت آنها در سطح متوسط و پایین است. از جمله این مبدلها، مبدلها flash و خط لوله ای هستند. تعدادی دیگر برای حد متوسط در سرعت و دقت طراحی میشوند که مبدل SAR(successive approximation register) و مبدل cyclic باشند.

### ۳.۱.۱ - کوانتیزاسیون<sup>۱</sup>


عمل کوانتیزاسیون یا گسسته سازی برای مبدلها آنالوگ به دیجیتال الزامی است. کوانتیزاسیون مقدار دهی به یک سیگنال گسسته ایجاد شده از سیگنال پیوسته است که این مقادیر دارای رنج مشخصی میباشند و این خود باعث ایجاد خطای کوانتیزاسیون میشود. خطای کوانتیزاسیون اختلاف بین مقدار کوانتیزه شده با مقدار واقعی سیگنال آنالوگ میباشد. در شکل ۱.۳a سیگنال ورودی مشخص است اگر در زمان  $T_1$  نمونه برداری انجام شود این مقدار در شکل ۱.۳b به مقدار  $n_2$  کوانتیزه میشود. و در شکل مشخص است که اختلاف بین این دو مقدار بیانگر خطای کوانتیزاسیون میباشد.

<sup>۱</sup> quantization



شکل ۳.۱ - خطای کوانتیزاسیون

اگر تابع انتقال یک مبدل آنالوگ به دیجیتال ایده آل بصورت شکل زیر باشد خطای کوانتیزاسیون چنین سیستمی نشان داده شده است.




۴.۱ - کلاسه بندی مبدل‌های آنالوگ به دیجیتال

مبدل‌های آنالوگ به دیجیتال اغلب به سه دسته عمده از نظر سرعت و دقیقت تقسیم می‌شوند. جدول ۱.۱ این دسته بندی را نشان می‌دهد.

Low Speed, High Accuracy	Medium Speed , Medium Accuracy	High Speed, Low Accuracy
Interpolating	Successive Approximation Register	Flash
Oversampling	Algorithmic	Two-Step
		Pipeline
		Time-Interleaved

جدول ۱.۱ - کلاسه بندهای مبدلها

انتخاب نوع معماری مبدل با توجه به نرخ نمونه برداری و رنج دقت آنها از روی شکل زیر می تواند انجام گیرد.



شکل ۱.۵- مقایسه انواع معماری مبدلها

#### ۴.۱.۱- مبدل با سرعت پایین ، دقت بالا

بعضی از طرح ها برای سرعت پایین و دقت بالا ایجاد شده اند که از جمله آنها **Integrating ADC** و **مبدل سیگما-دلتا** را می توان نام برد. مبدل های **Integrating** کند هستند و زمان تبدیل آنها متناسب با ولتاژ ورودی است. در حالت کلی چنین مبدل هایی برای  $N$  بیت دقت نیاز به تعداد  $2^N$  سیکل از کلاک ساعت نیاز دارد. یعنی هر چقدر دقت بالاتر رود زمان زیادی برای ایجاد خروجی لازم است.


## ۵.۱.۱ - مبدل با دقت و سرعت متوسط

تعدادی از مبدلها برای دقت ها و سرعت های متوسط طراحی می شوند که از جمله آنها مبدل SAR و Cyclic را می

توان نام برد.

### ۱.۵.۱.۱ - مبدل ثبات تقریب متوالی<sup>۱</sup> (SAR)

معماری مبدل SAR معمولا همانند الگوریتم باینری می باشد، یک قیاس معمولی برای چنین الگوریتمی مثل جستجوی یک صفحه از داخل یک کتاب است. در این حالت جستجوگر از صفحه درست اطلاعی ندارد و فقط با طرح سوال که جواب آن بهله یا خیر است به صفحه مورد نظر می رسد. ابتدا وسط کتاب انتخاب شده و سوال میشود که آیا عدد صفحه موردنظر بیشتر از عدد صفحه است یا نه؟ و پس از شنیدن جواب قسمت موردنظر دوباره نصف شده و سوال تکرار میشود. تصمیم گیری برای مبدل SAR در شکل زیر بصورت الگوریتمی آمده است.



<sup>۱</sup> Successive approximation register