



بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه تهران
دانشکده فنی



گروه مهندسی برق و کامپیوتر



پایان نامه برای دریافت درجه کارشناسی ارشد

مهندسی برق - گرایش الکترونیک

موضوع:

مدل سازی و طراحی منبع تغذیه پالسی لیزر یاک

توسط:

محمد شعبانی

استاد راهنما:

دکتر شاهرخ فرهنگی

۲/ ۲۷۱۵

۲۵۷۹۳

موضوع:

مدل سازی و طراحی منبع تغذیه پالسی لیزر یاگ

توسط: محمد شعبانی

پایان نامه برای دریافت درجه کارشناسی ارشد

رشته برق - گرایش الکترونیک

از این پایان نامه در تاریخ ۷۸/۱/۳۰ در مقابل هیئت داوران

دفاع به عمل آمده و مورد تصویب قرار گرفت.

محل امضاء

سرپرست تحصیلات تکمیلی دانشکده فنی: دکتر محمد علی بنی هاشمی

مدیر گروه آموزشی: دکتر محمود کمره‌ای

سرپرست تحصیلات تکمیلی گروه: دکتر محمود کمره‌ای

استاد راهنما: دکتر شاهرخ فرهنگی

عضو هیئت داوران: دکتر سعید افشارنیا

عضو هیئت داوران: دکتر صادق واعظزاده

عضو هیئت داوران: دکتر سید مهدی فخرایی

تقدیم به

خانواده های معظم شهدا

جانبازان

آزادگان

تقدیر و تشکر

بدینوسیله از استاد ارجمندم جناب آقای دکتر فرهنگی صمیمانه
قدر دانی و تشکر می نمایم.

فهرست مطالب

| | |
|---|----|
| چکیده..... | ۱ |
| فصل ۱- مروری بر کلید زنی سخت و نرم..... | ۲ |
| ۱-۱: مقدمه | ۲ |
| ۱-۲: مبدل تمام پل با مدولاسیون پهنای پالس و انتقال فاز..... | ۳ |
| ۱-۳: روش های مختلف تحقق منابع تغذیه تمام پل با کلید | |
| زنی نرم..... | ۷ |
| ۱-۴: آرایش مناسب برای ولتاژ خروجی بالا..... | ۱۳ |
| فصل ۲- توپولوژی پیشنهادی و مدلسازی آن..... | ۱۸ |
| ۲-۱: مدار پیشنهادی..... | ۱۸ |
| ۲-۲: تحلیل و مدلسازی مدار پیشنهادی | ۲۳ |
| ۲-۳: معادلات مبدل در فازهای مختلف..... | ۲۵ |
| ۱-۲-۳-۱ فاز..... | ۲۵ |
| ۲-۲-۳-۲ فاز..... | ۲۸ |
| ۴-۲-۳-۴ فاز..... | ۳۳ |
| ۵-۲-۳-۵ فاز..... | ۳۵ |
| ۶-۲-۳-۶ فاز..... | ۳۷ |
| ۷-۲-۳-۷ فاز..... | ۳۸ |
| ۸-۲-۳-۸ فاز..... | ۴۰ |
| ۹-۲-۳-۹ فاز..... | ۴۲ |

- ۴-۲- معادلات نرم شده سیستم ۴۴
- ۴-۲-۱- پایه های هنجار سازی ۴۴
- ۴-۲-۲- معادلات نرم شده در فاز ۱ ۴۶
- ۴-۲-۳- معادلات نرم شده در فاز ۲ ۴۶
- ۴-۲-۴- معادلات نرم شده در فاز ۴ ۴۷
- ۴-۲-۵- معادلات نرم شده در فاز ۵ ۴۸
- ۴-۲-۶- معادلات نرم شده در فاز ۷ ۴۸
- ۴-۲-۷- معادلات نرم شده در فاز ۸ ۴۹
- ۴-۲-۸- معادلات نرم شده در فاز ۹ ۵۰
- ۲-۵- شرایط عملکرد صحیح ساختار پیشنهادی ۵۰
- ۲-۵-۱- بررسی اجمالی عملکرد مدار ۵۰
- ۲-۵-۲- محدودیت های موجود در عملکرد
صحیح مدار ۵۱

- فصل ۳- شبیه سازی و بهینه سازی ۵۳
- ۳-۱- مقدمه ۵۳
- ۳-۲- اصول شبیه سازی و برنامه شبیه ساز ۵۴
- ۳-۲-۱- زیر برنامه () phase ۱ ۵۶
- ۳-۲-۲- زیر برنامه () phase ۲ ۵۷
- ۳-۲-۳- زیر برنامه () phase ۴ ۵۷
- ۳-۲-۴- زیر برنامه () phase ۵ ۵۷
- ۳-۲-۵- زیر برنامه () phase ۷ ۵۷
- ۳-۲-۶- زیر برنامه () phase ۸ ۵۸
- ۳-۲-۷- زیر برنامه () phase ۹ ۵۸
- ۳-۲-۸- زیر برنامه () c_dv ۵۸
- ۳-۲-۹- زیر برنامه () cy_dv ۵۸

| | |
|---------|---|
| ۵۹..... | ۱۱-۲-۳- زیر برنامه (cy_dλ): |
| ۶۰..... | ۱۲-۲-۳- زیر برنامه (c_dε): |
| ۶۰..... | ۳-۳- فلوجارت برنامه اصلی..... |
| ۶۲..... | ۴-۳- مشخصه های عملکردی مبدل..... |
| ۶۴..... | ۱-۴-۳- ویژگی های عمومی مشخصه ها..... |
| ۶۷..... | ۲-۴-۳- متوسط جریان خروجی..... |
| ۷۰..... | ۳-۴-۳- حداکثر جریان سلف L۱..... |
| | ۴-۴-۳- جریان سلف L۱ در پایان حالت |
| ۷۳..... | فعال مدار..... |
| ۷۵..... | ۵-۴-۳- حداکثر ولتاژ خازن C۱..... |
| ۷۸..... | فصل ۴ - طراحی..... |
| | ۱-۴- روش طراحی مبدل بکمک منحنیهای حاصل از |
| ۷۸..... | برنامه شبیه ساز..... |
| ۸۱..... | ۴-۲- طراحی مبدل مورد نظر..... |
| ۸۵..... | ۴-۳- مقایسه نتایج با Pspice..... |
| ۸۹..... | ۴-۴- طراحی بهینه..... |
| ۹۵..... | فصل ۵ - نتیجه گیری..... |
| ۹۷..... | مراجع..... |

فهرست شکلها

- شکل (۱-۱) - مبدل DC/DC تمام پل با کلید زنی سخت ۳
- شکل (۱-۲) - شکل موجهای فرمان ترانزیستورها در
مبدل تمام پل ۴
- شکل (۱-۳) : شکل موج ولتاژ کلید S۱ برای مدار
شکل (۱-۴) ۶
- شکل (۱-۴) : مدار یک مولد با کلید زنی سخت ۶
- شکل (۱-۵) : مدار تمام پل با کلید زنی نرم از نوع
انتقال فاز ۷
- شکل (۱-۶) - شکل موج جریان و وضعیت کلیدها و دیودها
در مدار تمام پل با کلید زنی نرم ۸
- شکل (۱-۷) - مدار تمام پل با کلید زنی نرم که در آن از
سلف اشباع استفاده شده است ۱۰
- شکل (۱-۸) - شکل موجهای مربوط به مدار تمام پل
شکل (۱-۷) ۱۱
- شکل (۱-۹) - مدار تمام پل با کلید زنی نرم در جریان صفر ۱۴
- شکل (۱-۱۰) - شکل موجهای مبدل تمام پل با کلید زنی
در جریان صفر ۱۴
- شکل (۱-۱۱) - مدار معادل در فاز ۱ ۱۵
- شکل (۱-۱۲) - مدار معادل در فاز ۳ ۱۶
- شکل (۱-۱۳) - مدار معادل در فاز ۴ ۱۷
- شکل (۲-۱) - مبدل باک و شکل موج جریان سلف در

- ۱۹..... رژیم نا پیوسته.....
- شکل (۲-۲) - مبدل تمام پل با کلید زنی نرم..... ۲۰.....
- شکل (۲-۳) - شکل جریان سلفهای L_{lk} و L_o ۲۱.....
- شکل (۲-۴) - ساختار تغییر یافته خروجی مدار تمام پل
- شکل (۲-۲)..... ۲۲.....
- شکل (۲-۵) - مدار مبدل تمام پل با کلید زنی نرم و
- ولتاژ خروجی بالا (مدار پیشنهادی)..... ۲۳.....
- شکل (۲-۶) - مدار معادل مبدل شکل (۲-۵)..... ۲۴.....
- شکل (۲-۹) - مدار معادل در فاز ۱..... ۲۵.....
- شکل (۲-۷): شکل موجهای ساختار پیشنهادی برای
- گونه کاری کاری ۱..... ۲۶.....
- شکل (۲-۸): شکل موجهای ساختار پیشنهادی برای
- گونه کاری کاری ۲..... ۲۷.....
- شکل (۲-۱۰) - مدار معادل در فاز..... ۲۹.....
- شکل (۲-۱۱) - مدار معادل در فاز ۳..... ۳۲.....
- شکل (۲-۱۳) - مدار معادل در فاز ۳ در حالت خاص..... ۳۲.....
- شکل (۲-۱۴) - نحوه تغییر ولتاژ خازنهای CS_1 و CS_2
- در طول فاز ۳..... ۳۳.....
- شکل (۲-۱۴) - مدار معادل در فاز ۴..... ۳۳.....
- شکل (۲-۱۵): (الف) جریان سلف L_2 - (ب) ولتاژ خازن
 C_1 - (ج) جریان سلف L_1 که در آن زمان فازهای
مختلف برای گونه کاری ۱ در حالتی نشان داده شده
است که فاز ۴ نیز وجود دارد..... ۳۶.....
- شکل (۲-۱۶) - مدار معادل در فاز ۵..... ۳۷.....
- شکل (۲-۱۷) - مدار معادل در فاز ۶..... ۳۷.....

- شکل (۱۸-۲) - ولتاژ خازنهای CS۳ و CS۴ در طول فاز ۶ ۳۸
- شکل (۱۹-۲) - مدار معادل در فاز ۷ ۳۹
- شکل (۲۰-۲): الف) جریان سلف L۲ - ب) ولتاژ خازن C۱
 - ج) جریان سلف L۱ که در آن محدوده بین فازهای ۴
 الی ۹ برای گونه کاری ۱ نشان داده شده است ۴۱
- شکل (۲۱-۲) - مدار معادل در فاز ۸ ۴۲
- شکل (۲۲-۲) - مدار معادل در فاز ۹ ۴۳
- شکل (۲۳-۲) - مدار معادل ساختار پیشنهادی ۵۱
- شکل (۱-۳) - فلوجارت زیر برنامه () c_{dv} ۵۹
- شکل (۲-۳) - فلوجارت برنامه اصلی ۶۱
- شکل (۳-۳) نمونه ای از منحنی های بدست آمده از برنامه
 شبیه ساز الف) جریان سلف L۱ در پایان حالت فعال
 مدار ب) جریان خروجی ج) حداکثر جریان خروجی
 د) ولتاژ خازن C۱ ۶۴
- شکل (۴-۳) اثر تغییرات λ بر روی نقطه شروع منحنی جریان
 خروجی در الف) $\lambda = 6$ در ب) $\lambda = 2$ و در ج) $\lambda = 1.4$
 $\lambda = 1.4$ می باشد. مقدار v ثابت بوده و در هر سه
 حالت برابر 1.8 است ۶۶
- شکل (۵-۳) - تعدادی از منحنی های مشخصه جریان خروجی
 الف) $v = 1.6$ و $\lambda = 6$ ب) $v = 1.6$ و $\lambda = 2$ ج) $v = 1.2$
 و $\lambda = 6$ و د) $v = 1.2$ و $\lambda = 2$ ۶۹
- شکل (۶-۳) - تعدادی از منحنی های جریان سلف L۱ الف)
 $v = 1.6$ و $\lambda = 6$ ب) $v = 1.6$ و $\lambda = 2$ ج) $v = 1.2$
 و $\lambda = 6$ و د) $v = 1.2$ و $\lambda = 2$ ۷۱
- شکل (۷-۳) - تعدادی از منحنی های جریان سلف L۱

در پایان حالت فعال مدار الف) $\lambda = 6$ و $\nu = 1.6$

ب) $\lambda = 2$ و $\nu = 1.6$ ج) $\lambda = 6$ و $\nu = 1.2$ د) $\lambda = 6$ و $\nu = 1.2$

۷۴..... $\lambda = 2$ و $\nu = 1.2$

شکل (۳-۸) - تعدادی از منحنی های کمیت ولتاژ خازن

C۱ الف) $\lambda = 6$ و $\nu = 1.6$ ب) $\lambda = 6$ و $\nu = 1.6$ ج) $\lambda = 2$ و $\nu = 1.6$

۷۶..... $\lambda = 6$ و $\nu = 1.2$ د) $\lambda = 6$ و $\nu = 1.2$

شکل (۴-۱) - یک نمونه از دسته منحنی هائی که بوسیله

برنامه شبیه ساز بدست آمده است . الف) متوسط

جریان خروجی ب) مقدار جریان سلف L۱ ج) مقدار

جریان سلف L۱ در پایان حالت فعال مدار و د) مقدار

ولتاژ خازن C۱ ۸۲

شکل (۴-۲) الف) جریان سلف L۲ - ب) ولتاژ خازن C۱

ج) جریان سلف L۱ که از شبیه سازی مبدل طراحی

شده در بخش ۴-۲ بوسیله Pspice بدست آمده اند .

در این شکل ولتاژ ورودی ۲۶۵ ولت و ولتاژ خروجی

۱۰۰۰ ولت می باشد ۸۶

شکل (۴-۳) الف) جریان سلف L۲ - ب) ولتاژ خازن C۱

ج) جریان سلف L۱ که از شبیه سازی مبدل طراحی

شده در بخش ۴-۲ بوسیله Pspice بدست آمده اند .

در این شکل ولتاژ ورودی ۳۵۰ ولت و ولتاژ خروجی

۱۰۰۰ ولت می باشد ۸۷

شکل (۴-۴) : نتایج حاصل از شبیه سازی بوسیله Pspice

برای طرح انتخاب شده در بخش (۴-۴) الف) جریان

سلف L۲ - ب) ولتاژ خازن C۱ - ج) جریان سلف L۱

در این شکل ولتاژ ورودی ۲۶۵ ولت و ولتاژ خروجی

۱۰۰۰ ولت می باشد..... ۹۳

شکل (۴-۵): نتایج حاصل از شبیه سازی بوسیله Pspice

برای طرح انتخاب شده در بخش (۴-۴) الف) جریان

سلف L۲ - ب) ولتاژ خازن C۱ - ج) جریان سلف L۱

در این شکل ولتاژ ورودی ۳۵۰ ولت و ولتاژ خروجی

۱۰۰۰ ولت می باشد..... ۹۴

فهرست جداول

- جدول (۴-۱) - مقایسه نتایج حاصل از برنامه شبیه ساز و نتایج
Pspice برای حداکثر جریان سلف L۱ ۸۸
- جدول (۴-۲) - مقایسه نتایج حاصل از برنامه شبیه ساز و نتایج
Pspice برای جریان سلف L۱ در پایان حالت فعال مدار ۸۸
- جدول (۴-۳) - مقایسه نتایج حاصل از برنامه شبیه ساز و نتایج
Pspice برای حداکثر ولتاژ خازن C۱ ۸۸
- جدول (۴-۴) - نتایج حاصل از طراحی بوسیله برنامه شبیه ساز
به ازای $\mu_{min} = 0/6$ و $\mu_{max} = 0/8$ ۹۰
- جدول (۴-۵) - نتایج حاصل از طراحی بوسیله برنامه شبیه ساز
به ازای $\mu_{min} = 0/52$ و $\mu_{max} = 0/7$ ۹۱

فهرست علائم و نشانه های بکار رفته در این پایان نامه

| | |
|-----------------------------------|--|
| $\mu = \frac{V_{out}}{V_{in}}$ | ولتاژ خروجی یکه شده |
| $v = \frac{f_r}{f_s}$ | فرکانس تشدید یکه شده |
| $\lambda = \frac{L_1}{L_{eq}}$ | سلف L_1 یکه شده |
| $D = \frac{t}{t_s}$ | زمان یکه شده |
| $X_1 = \frac{V_{C1}}{V_{in}}$ | ولتاژ یکه شده خازن C1 |
| $Y_1 = \frac{i_{L1} Z_0}{V_{in}}$ | جریان یکه شده سلف L_1 |
| $Y_2 = \frac{i_{L2} Z_0}{V_{in}}$ | جریان یکه شده سلف L_2 |
| y_{avg} | جریان متوسط یکه شده سلف L_2 |
| y_{peak} | جریان حداکثر یکه شده سلف L_1 |
| x_{peak} | ولتاژ حداکثر یکه شده خازن C1 |
| y_{zvs} | مقدار جریان یکه شده سلف L_1 در پایان فاز ۴ |