

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



پایان نامه‌ی دوره کارشناسی ارشد مهندسی برق-الکترونیک

کاهش مصرف توان در پردازنده‌های دیجیتال با تاکید بر جریان و توان نشتی

زهره کیائی

استاد راهنما:

دکتر محمدباقر غزنوی قوشچی

تابستان ۱۳۹۰

تأییدیه هیات داوران  
(برای پایان نامه)

اعضای هیئت داوران، نسخه نهائی پایان نامه خانم : زهره کیائی

را با عنوان: کاهش مصرف توان در پردازنده‌های دیجیتالی با تاکید بر جریان و توان نشتی

از نظر فرم و محتوی بررسی نموده و پذیرش آن را برای تکمیل درجه کارشناسی ارشد تأیید می‌کند.

امضاء	رتبه علمی	نام و نام خانوادگی	اعضای هیئت داوران
			۱-استاد راهنما
			۲- استاد مشاور
			۳- استاد مشاور
			۴- استاد ممتحن
			۵- استاد ممتحن
			۶- نماینده گروه

به پاس عاطفه سرشار و گرمای امیدبخش وجودشان که در این سردترین روزگاران بهترین پشتیبان است این مجموعه را به پدر و مادر عزیزم تقدیم می کنم

## **تشکر و قدردانی**

بر خود لازم می‌دانم که از زحمات بی‌دریغ، تلاش‌های بی‌وقفه و راهنمایی‌های ارزشمند استاد گرامی جناب آقای دکتر محمد باقر غزنوی قوشچی در راستای انجام این پروژه تشکر و قدردانی نمایم.

## چکیده

در سال‌های اخیر به دلیل افزایش سیستم‌های قابل حمل که منابع تغذیه‌ی قابل دسترسی محدودی دارند، مصرف توان به یکی از مفاهیم اساسی در طراحی سیستم‌ها تبدیل شده است. در تکنولوژی‌های CMOS این مصرف توان به دو بخش توان استاتیکی و توان دینامیکی تقسیم می‌شود. توان استاتیکی معمولاً در مدارهای با فشردگی پائین قابل صرف‌نظر است، اما با مقیاس بندی تکنولوژی و افزایش چگالی ترانزیستورها در تراشه‌ها، بخش عمده‌ای از توان کل را به خود اختصاص داده است. در این تحقیق به بررسی منابع مصرف توان استاتیکی، جریان‌های نشتی، عوامل موثر روی آنها و همچنین راه‌های کاهش توان استاتیکی پرداخته شده است. با ارائه‌ی مزایا و معایب هر یک از تکنیک‌ها، محدودیت‌هایی که هر یک از آنها به مدارات اعمال می‌کنند بررسی شده است.

به منظور کنترل و کاهش مصرف توان در ناحیه‌ی زیرآستانه ابتدا ساختارهای مناسب برای پیاده‌سازی سلول پایه در ناحیه‌ی زیرآستانه بررسی شده است و در نتیجه مدارات تفاضلی برای این منظور انتخاب شدند زیرا یکی از مسائل مهم در ناحیه‌ی زیرآستانه، مسأله‌ی نویز است و مدارات تفاضلی به دلیل ساختار تفاضلی حذف نویز بهتری در مقایسه با سایر ساختارها دارند. از این رو انتخاب مناسبی برای پیاده‌سازی مدارات در ناحیه‌ی زیرآستانه هستند.

علم کامپیوتر همواره سعی در بهبود کارایی پردازنده‌ها داشته است. اما با توجه به اهمیت میزان مصرف توان در پردازنده‌های امروزی که یکی از مهم‌ترین بخش‌ها در بسیاری از سیستم‌ها می‌باشند و مصرف توان قابل توجهی را به خود اختصاص می‌دهند، به کارگیری تکنیک‌های کنترل و کاهش مصرف توان اهمیت ویژه‌ای پیدا کرده است.

با توجه به مزایا و معایب تکنیک‌های مختلف کاهش نشتی که در این تحقیق مطالعه شده‌اند، روش MTCMOS برای پیاده‌سازی واحدهای پردازنده‌ی MIPS که یکی از پردازنده‌های با کارایی بالا می‌باشد انتخاب شد، سپس از NDR (Negative Differential Resistance) در تکنیک<sup>1</sup> NDRCMOS برای کنترل و کاهش مصرف توان پردازنده‌ها استفاده شد. علاوه بر این با پیاده‌سازی بخش‌های محاسباتی پردازنده شامل جمع‌کننده و ALU ۳۲ بیتی، رجیستر فایل ۳۲ بیتی و در نهایت MIPS شامل سه مرحله خط لوله با استفاده از هر دو روش MTCMOS و NDRCMOS، کارایی این دو روش با یکدیگر مقایسه شد.

شبیه‌سازی‌های انجام شده توسط HSPICE نشان می‌دهند با استفاده از قرار دادن مدارات در حالت آماده به کار (در شرایط بی‌کاری) توسط تکنیک NDRCMOS، وبا تغییر این بازه از ۵٪ تا ۵۰٪ مصرف توان به اندازه‌ی ۵۸٪ کاهش می‌یابد.

**کلید واژه :** توان استاتیک، جریان نشتی، سیستم‌های قابل حمل، مدارات تفاضلی، NDRCMOS، پردازنده‌های دیجیتال.

<sup>1</sup> Negative Differential Resistance CMOS

## فهرست مطالب

### عنوان

### صفحه

---

فهرست جدول‌ها.....	أ
فهرست شکل‌ها.....	ب
۱-۱- پیشگفتار.....	۱
۲-۱- هدف از انجام تحقیق.....	۴
۳-۱- نوآوری تحقیق.....	۴
۴-۱- ساختار مطلب.....	۴
<b>فصل ۲- منابع مصرف توان در ترانزیستورهای CMOS.....</b>	<b>۶</b>
۲-۱- توان دینامیکی.....	۶
۲-۱-۱- مصرف توان Glitching.....	۷
۲-۲- توان استاتیکی.....	۷
۲-۲-۱- جریان نشتی گیت.....	۹
۲-۲-۱-۱- عوامل موثر روی جریان نشتی گیت.....	۱۰
۲-۲-۲- جریان نشتی زیر آستانه.....	۱۰
۲-۲-۲-۱- عوامل موثر روی نشتی زیر آستانه.....	۱۲
۲-۲-۳- جریان نشتی پیوند p-n بایاس معکوس و تونل زنی باند به باند (BTBT).....	۱۵
۲-۲-۴- جریان نشتی درین القاء شده توسط گیت (GIDL).....	۱۶
۲-۲-۵- جریان سوراخ شدن (Punch Through Current).....	۱۶
نتیجه گیری.....	۱۷
<b>فصل ۳- تکنیک های مداری کاهش نشتی.....</b>	<b>۱۹</b>
۳-۱-۱- کنترل بردار ورودی.....	۲۰
۳-۱-۱-۱- اثر پشته ای.....	۲۰

کاهش نشتی با استفاده از پشته های طبیعی .....	۲۲
کاهش نشتی از طریق اعمال پشته های ترانزیستوری .....	۲۳
کنترل دریچه ی توان .....	۲-۱-۳
تاثیر کنترل دریچه ی توان روی جریان نشتی گیت .....	۱-۲-۱-۳
چند آستانه ای (MTCMOS) .....	۲-۲-۱-۳
دو آستانه ای .....	۳-۱-۳
CMOS با ولتاژ آستانه ی متغیر .....	۴-۱-۳
مقیاس بندی دینامیکی ولتاژ .....	۵-۱-۳
بایاس بدنه .....	۶-۱-۳
تکنولوژی CMOS با $V_{TH}$ متغیر (VTCMOS) .....	۱-۶-۱-۳
تاثیر بایاس بدنه روی اجزاء مختلف نشتی .....	۲-۶-۱-۳
بایاس معکوس بهینه ی بدنه برای حداقل نشتی آماده به کار .....	۳-۶-۱-۳
نتیجه گیری .....	۳۸
<b>فصل ۴ - بررسی مدارات با کارآیی بالا و جریان نشتی پائین .....</b>	<b>۴۰</b>
مدارات تفاضلی و کاربردهای آن .....	۱-۴
مدارات تفاضلی با کارآیی بالا .....	۱-۱-۴
DSCL .....	۱-۱-۱-۴
BDDSCl .....	۲-۱-۱-۴
ترانزیستورهای drain-bulk متصل در مقایسه با ترانزیستورهای bulk-driven متداول .....	۳-۱-۱-۴
مقایسه ی بار های پیشنهادی با لچ PMOS ای در DSCL .....	۴-۱-۱-۴
کاهش PDP .....	۵-۱-۱-۴
بهینه سازی ضریب P/N .....	۶-۱-۱-۴
مقایسه ی کارآیی ۵۶ .....	۷-۱-۱-۴
پیاده سازی مدارات تفاضلی به صورت دینامیکی .....	۲-۴
پیاده سازی تکنیک کنترل دریچه ی توان (MTCMOS) برای مدارات تفاضلی .....	۳-۴
نتیجه گیری .....	۶۳
<b>فصل ۵ - مدارات مبتنی بر مقاومت تفاضلی منفی .....</b>	<b>۶۴</b>
مقدمه ای بر مدارات مقاومت تفاضلی منفی و کاربردهای آنها .....	۱-۵
مدار NDR در کاربرد کنترل مصرف توان و مقایسه ی آن با روش MTCMOS .....	۱-۱-۵
مقایسه ی کارآیی NDR با MTCMOS در کنترل مصرف توان .....	۱-۱-۱-۵
ارزیابی کارآیی ساختار NDRCMOS در کاهش و کنترل توان نشتی در مدارات پایه .....	۱-۱-۵
نتیجه گیری .....	۷۷
<b>فصل ۶ - پردازنده های کم مصرف و ضرورت کاهش مصرف توان در پردازنده ها .....</b>	<b>۷۸</b>
مقدمه ای بر پردازنده های RISC .....	۱-۶
مقدمه ای بر پردازنده ی MIPS .....	۱-۱-۶



انواع هازارد های خط لوله ای و اعمال no-op	۲-۱-۶	۸۱
سهیم بخش های مختلف پردازنده در اجرای دستورات	۳-۱-۶	۸۱
واحد کنترل توان (PMU)	۲-۶	۸۲
واحدهای محاسباتی و ارزیابی کنترل توان	۳-۶	۸۵
واحد ALU و ارزیابی مصرف توان	۱-۳-۶	۸۶
رجیستر فایل	۴-۶	۸۹
نتیجه گیری		۹۵
<b>فصل ۷- نتیجه گیری و پیشنهادات</b>		۹۶
نتیجه گیری	۱-۷	۹۶
پیشنهادات	۲-۷	۹۶

---

## فهرست جدول‌ها

---

- جدول ۱-۲ : مقایسه مقیاس بندی تکنولوژی بین المللی نیمه هادی ها از سال ۲۰۰۳ تا سال ۲۰۱۵.....۲
- جدول ۱-۳ : مقایسه ی طرح های MTCMOS محلی و کلی [۲۲].....۳۰
- جدول ۱-۴ : مولفه‌های خازن گیت ترانزیستور MOS در نواحی مختلف کاری.....۴۷
- جدول ۲-۴ : نتایج شبیه سازی برای گیت‌های مختلف با خازن ورودی ثابت.....۵۷
- جدول ۳-۴ : نتایج شبیه سازی‌ها برای دو جمع کننده ی RCA با خازن ورودی ثابت.....۵۸
- جدول ۴-۴ : مقادیر مصرف توان برای جمع کننده ی CLA ۴بیتی مبتنی بر توپولوژی DCVSCL، دارای ترانزیستور خواب NMOS به عنوان سوئیچ، در بازه‌های مختلف آماده به کار.....۶۲
- جدول ۱-۵ : مشخصات بخشهای کنترلی برای شبیه‌سازی جمع‌کننده ی CLA ۸ بیتی در فرکانس.....۷۶
- جدول ۱-۶ : متوسط و فراوانی و زمان اجرای دستورات مرتبط با هر یک از واحدهای پردازنده.....۸۲
- جدول ۲-۶ : تعداد گیت‌های واحدهای مختلف پردازنده ی MIPS [۴۹].....۸۲
- جدول ۳-۶ : عملیات تولید شده توسط ساختار ALU ی نشان داده شده در شکل ۴-۶ [۴۹].....۸۷
- جدول ۴-۶ : مقادیر مصرف توان دو ساختار ALU برای بازه‌های مختلف آماده به کار.....۸۸
- جدول ۵-۶ : مقادیر توان، تاخیر و PDP برای DFF فعال شونده با دو لبه ی کلاک.....۹۱
- جدول ۶-۶ : مقادیر توان، تاخیر و PDP برای DFF فعال شونده با لبه ی پائین رونده ی کلاک.....۹۱
- جدول ۷-۶ : مشخصات رجیستر فایل پیاده‌سازی شده.....۹۲
- جدول ۸-۶ : نتایج مربوط به شبیه سازی سه مرحله از پردازنده ی MIPS با فرکانس کلاک 500kHz.....۹۵
-

## فهرست شکل‌ها

- شکل ۱-۲ : (بالا) افزایش توان نشتی و توان کل بر حسب سال ، شکل ۱-۱ (پایین) مقایسه توان دینامیکی و استاتیکی بر حسب پیشرفت تکنولوژی..... ۳
- شکل ۱-۲ : هزینه های نسبی تولید بر اساس قانون مور [۱]..... ۸
- شکل ۲-۲ : مسیر های مختلف جریان های نشتی در مدارات CMOS ..... ۸
- شکل ۳-۲ : افزایش جریان نشتی گیت با کاهش ضخامت اکسید [۱۵]..... ۹
- شکل ۴-۲ : جریان های نشتی در ترانزیستورهای زیر میکرون عمیق [۱۷]..... ۱۱
- شکل ۵-۲ : منحنی  $I_D$  بر حسب  $V_{GS}$  (مقیاس لگاریتمی) برای..... ۱۲
- شکل ۶-۲ : وابستگی جریان نشتی زیر آستانه به دما ، برای طول کانال های مختلف ، از  $0.18\mu m$  تا  $0.05\mu m$  میکرون [۵]..... ۱۳
- شکل ۷-۲ : وابستگی ولتاژ آستانه به تغییرات طول کانال و ولتاژ درین، تکنولوژی  $0.18\mu m$  . n تعداد ترانزیستورهای نمونه است..... ۱۴
- شکل ۸-۲ : وابستگی جریان نشتی زیر آستانه به ولتاژ آستانه، جریان درین ترانزیستور NMOS در تکنولوژی  $90\text{ nm}$  ( $W = 5\mu m$  ,  $L = 80\text{ nm}$ ) بر حسب ولتاژ گیت - سورس ، در مقیاس لگاریتمی [۱۲]..... ۱۴
- شکل ۹-۲ : مشارکت بخش های مختلف نشتی در NMOS در تکنولوژی های گوناگون [۱۳]..... ۱۶
- شکل ۱۰-۳ : دسته بندی تکنیک های کاهش نشتی [۱۲]..... ۱۹
- شکل ۲-۳ : تفاوت نشتی بین تک ترانزیستور خاموش و پشته‌ی دو ترانزیستوری . همانطور که در باند انرژی نشان داده شده است به دلیل کاهش  $V_{DS}$  در پشته ، ارتفاع سد پتانسیل افزایش یافته و منجر به کاهش نشتی می شود. بدنه ی ترانزیستورها به زمین متصل است [۱۸]..... ۲۱
- شکل ۳-۳ : پشته ی دو NMOS ای و حل DC برای ولتاژ گره ی میانی [۵]..... ۲۲
- شکل ۴-۳ : نتایج حاصل از شبیه سازی برای پشته ها ی دو NMOS ای و دو PMOS ای در دما و  $V_{TH}$  های مختلف [۵]..... ۲۳
- شکل ۵-۳ : اعمال پشته های ترانزیستوری و طرحهای با دو  $V_{TH}$  می تواند نشتی گیت ها را در مسیرهایی که سریع تر از میزان مورد نظر هستند کاهش دهد [۵]..... ۲۴
- شکل ۶-۳ : (الف) کاهش جریان خاموش با استفاده از اعمال اثر بایاس سورس از طریق اعمال امپدانس سوئیچ سورس (ب) منحنی نیمه لگاریتمی جریان ، نقطه کار جدید مدار را در اثر بایاس سورس نشان می دهد [۲۱]..... ۲۵
- شکل ۷-۳ : مدارات کنترل درجه ی توان [۲۱]..... ۲۵
- شکل ۸-۳ : ساختار پایه ی MTCMOS با ترانزیستور خواب NMOS ومدارهای معادل مد فعال و مد استراحت مدار [۲۲]..... ۲۷
- شکل ۹-۳ : طرح بنادی MTCMOS (سمت چپ) ، الحاق PMOS (شکل وسط) ، الحاق NMOS (سمت راست) [۱۳]..... ۲۹
- شکل ۱۰-۳ : یک چک کننده ی برابری با استفاده از متد های خواب محلی و کلی [۲۲]..... ۲۹

شکل ۳-۱۱: نتایج شبیه سازی تاخیر مسیر بحرانی یک چک کننده ی برابری ۳۲ بیتی را نشان می دهد . مقدار بالا زدگی خط مجازی زمین برای ادوات خواب کلی به سائز ترانزیستور خواب ( $W_{GLOBAL}$ ) و دیتای مسیر خاموش ( $Vector1, Vector2$ ) بستگی دارد . بالا زدگی خط مجازی باعث کاهش حاشیه ی نویز می شود [۲۲]..... ۳۱

شکل ۴-۱: توپولوژی گیت دو ورودی XOR/XNOR، برای گیت های (الف) DSCL، (ب) SCL، (ج) DCVSCL..... ۴۳

شکل ۴-۲: بلوک دیاگرام (الف) BDDSCl، (ب) DSCL..... ۴۴

شکل ۴-۳: توپولوژی مداری گیت XOR BDDSCl، به همراه بار پیشنهادی شماره ی یک..... ۴۴

شکل ۴-۴: المان های بلوک بار/لج، (الف) سلول لج DSCL، (ب) بار پیشنهادی شماره ی یک، (ج) بار پیشنهادی شماره ی دو (د) تغییر یافته ی بار شماره ی یک..... ۴۵

شکل ۴-۵: ساختار زیر لایه ی ترانزیستورها در تکنولوژی Twin-Well..... ۴۶

شکل ۴-۶: خازن های داخلی ترانزیستور MOS..... ۴۷

شکل ۴-۷: مدل خازن ها و منابع جریان ساختارهای DSCL و BDDSCl..... ۵۰

شکل ۴-۸: خازن خروجی گیت های DSCL و BDDSCl با بهکارگیری بار/لج پیشنهادی..... ۵۲

شکل ۴-۹: جریان گذرای عبوری از منبع در لحظات سوئیچینگ برای گیت های DSCL و BDDSCl (با استفاده از بار پیشنهادی شماره ی ۱)..... ۵۲

شکل ۴-۱۰: نرخ بهبود PDP طرح پیشنهادی BDDSCl در مقایسه با DSCL به ازای fanout های مختلف. PDP نرمالیزه شده ی DSCL در تمام fanout ها ۱ است..... ۵۳

شکل ۴-۱۱: توان و تاخیر نرمالیزه ی گیت های DSCL و BDDSCl با استفاده از بار پیشنهادی شماره ی ۱، به عنوان تابعی از ضریب P/N برای fan-out های ۱ و ۳. مقادیر تاخیر و توان به مقدار تاخیر و توان BDDSCl در  $P/N=1.3$  برای هر fan-out نرمالیزه شده است..... ۵۴

شکل ۴-۱۲: توان و تاخیر نرمالیزه ی BDDSCl با استفاده از بار پیشنهادی شماره ی ۱، به عنوان تابعی از ضریب P/N، برای  $fan-out = 1$  و  $fan-out = 3$ . خط تیره ها نتایج مربوط به حالت بدون بار، نقطه چین ها حالت بار با ابعاد  $3\mu m$  و خط پیوسته نتایج بار با ابعاد  $1\mu m$  را نشان می دهند. مقادیر تاخیر به مقدار تاخیر در حالت بدون بار،  $fan-out = 1$  و  $P/N = 1.3$  نرمالیزه شده اند. برای هر fan-out، توان به مقدار توان در همان fan-out و  $P/N = 1.3$  نرمالیزه شده است..... ۵۵

شکل ۴-۱۳: مقادیر نرمالیزه ی محل تقاطع خروجی های گیت BDDSCl،  $((crosspoint - 0.5 vdd) / (0.5 vdd))$ ، برای  $fan-out = 1$  و به عنوان تابعی از ضریب P/N. خط پیوسته نتایج را برای بار با اندازه ی  $1\mu m$ ، خط تیره ها نتایج حالت بدون بار و نقطه چین ها نتایج حالت بار با اندازه ی  $3\mu m$  را نشان می دهند..... ۵۶

شکل ۴-۱۴: شکل موجهای ورودی و خروجی گیت BDDSCl..... ۵۶

شکل ۴-۱۵: ساختار گیت لج تفاضلی پیشنهادی..... ۵۹

شکل ۴-۱۶: شکل موجهای ورودی و خروجی لج تفاضلی در تکنولوژی ۹۰ نانومتر..... ۵۹

شکل ۴-۱۷: شکل موجهای ورودی و خروجی جمع کننده ی ۴ بیتی CLA با استفاده از توپولوژی BDDSCl..... ۶۰

شکل ۴-۱۸: شکل موجهای ورودی و خروجی جمع کننده ی ۴ بیتی CLA با استفاده از توپولوژی DCVSCL..... ۶۱

شکل ۴-۱۹: شکل موجهای ورودی و خروجی گیت XOR/XNOR دو ورودی مبتنی بر توپولوژی DCVSCL در ناحیهی زیر آستانه. ۶۲.....

شکل ۵-۱: ساختار پایه‌ی مدار NDR. ۶۵.....

شکل ۵-۲: مدار NDR با استفاده از ترانزیستورهای HBT و MOS [۴۶]. ۶۶.....

شکل ۵-۳: منحنی N شکل جریان بر حسب ولتاژ مدار NDR پیاده‌سازی شده توسط MOS. ۶۷.....

شکل ۵-۴: منحنی  $\Lambda$  شکل جریان بر حسب ولتاژ مدار NDR پیاده سازی شده توسط MOS. ۶۷.....

شکل ۵-۵: منحنی  $\Lambda$  شکل جریان بر حسب ولتاژ NDR بر حسب تغییرات ولتاژ بایاس  $V_{gg}$ . ۶۸.....

شکل ۵-۶: منحنی N شکل جریان بر حسب ولتاژ NDR بر حسب تغییرات ولتاژ بایاس  $V_{gg}$ . ۶۸.....

شکل ۵-۷: ساختار پیشنهادی کنترل توان نشستی در [۴۵]. ۷۰.....

شکل ۵-۸: مدارات پیشنهادی برای کنترل زمین مجازی در [۴۵]. ۷۱.....

شکل ۵-۹: ساختار NDR به کار رفته در تحقیق حاضر. ۷۱.....

شکل ۵-۱۰: جریان عبوری از منبع برای گیت NOR دو ورودی با دو ساختار MTCMOS و NDRCMOS. ۷۲.....

شکل ۵-۱۱: جریان عبوری از منبع برای گیت NAND دو ورودی با دو ساختار MTCMOS و NDRCMOS. ۷۳.....

شکل ۵-۱۲: سطح ولتاژ زمین مجازی در وضعیت آماده به کار و فعال مدار. ۷۴.....

شکل ۵-۱۳: سطح ولتاژ زمین مجازی و جریان تغذیه‌ی جمع کننده‌ی CLA ۴ بیتی در وضعیت آماده به کار، ۷۴.....

شکل ۵-۱۴: ساختار جمع کننده‌ی ۴ بیتی CLA. ۷۵.....

شکل ۵-۱۵: منحنی جریان بر حسب  $V_{dd}$  های مختلف در حالت  $V_{gg}=0$ . ۷۶.....

شکل ۵-۱۶: مقادیر مصرف توان جمع کننده‌ی ۸ بیتی CLA، با سه ساختار CMOS، NDRCMOS، MTCMOS در بازه‌های مختلف آماده به کار. ۷۷.....

شکل ۶-۱: ساختار تغییر یافته‌ی پردازنده‌ی [۴۷]. ۸۴.....

شکل ۶-۲: واحد کنترل توان و سیگنال‌های کنترلی. ۸۵.....

شکل ۶-۳: مقایسه‌ی مصرف توان جمع کننده‌ی CLA ۳۲ بیتی در بازه‌های مختلف آماده به کار برای سه حالت CMOS معمولی، MTCMOS و NDRCMOS. ۸۵.....

شکل ۶-۴: ساختار ALU یک بیتی [49]. ۸۶.....

شکل ۶-۵: ساختار ALU ۴ بیتی با استفاده از Cascade کردن ALU یک بیتی [۴۹]. ۸۸.....

شکل ۶-۶: ساختار DFF فعال شونده با دو لبه‌ی کلاک [۵۰]. ۸۹.....

شکل ۶-۷: ساختار DFF پیاده‌سازی شده توسط گیت‌های انتقال، فعال شونده با لبه‌ی پائین رونده‌ی کلاک. ۹۰.....

شکل ۶-۸: شکل موج های ورودی و خروجی DFF فعال شونده با دو لبه‌ی کلاک. ۹۰.....

شکل ۶-۹: شکل موجهای ورودی و خروجی DFF فعال شونده با لبه‌ی پائین رونده‌ی کلاک. ۹۱.....

شکل ۶-۱۰: ساختار رجیستر فایل پیاده‌سازی شده. ۹۳.....

شکل ۶-۱۱: مقادیر توان در بازه‌های مختلف آماده به کار برای ساختارهای CMOS، MTCMOS و NDRCMOS. ۹۴.....

با پیشرفت سریع تکنولوژی نیمه هادی سایز ترانزیستورها مرتبا در حال کاهش است، طبق قانون مور<sup>۱</sup> هر بیست و چهار ماه یکبار چگالی قطعات روی هر تراشه تقریبا دو برابر می شود [۱] و به طراحان تراشه ها این قدرت را می دهد تا بتوانند سیستم های بسیار پیچیده را روی یک تراشه پیاده کنند. در پی گسترش روز افزون بازار سیستم های قابل حمل مانند تلفن های همراه، ابزارهای محاسباتی شخصی، کامپیوترهای جیبی، دستیارهای دیجیتال شخصی<sup>۲</sup>، تجهیزات پزشکی (تقویت کنند های شنوایی)، سیستم های الکترونیکی که با باتری کار می کنند امروزه به طور وسیعی در سراسر جهان استفاده می شوند. مهمترین معیار در این سیستم ها توان می باشد به علاوه با گرایش به سمت مخابرات بی سیم، مصرف توان به یک پارامتر بسیار حیاتی و تعیین کننده در طراحی سیستم ها تبدیل شده است [۲]. لازم به ذکر است که پردازنده ها یکی از واحدهای اساسی در تمام کاربردهایی که بیان شد می باشند، بنابراین سهم قابل توجهی از مصرف توان کل سیستم را به خود اختصاص می دهند.

با وجود کاهش ولتاژ تغذیه حین پیشرفت تکنولوژی، مصرف توان کاهش نمی یابد، بلکه اندازه ی توان در واحد سطح در حال افزایش است. افزایش مصرف توان، مشکل افزایش دما را نیز به دنبال دارد [۲] مصرف توان بالاتر در سیستم ها موجب افزایش هزینه ی بسته بندی و همچنین نیاز به استفاده از سیستم های سرد کننده می شود و این امر سبب افزایش هزینه ی کل تولید و کاهش قابلیت اطمینان می شود [۳] قابلیت اطمینان نیز یک پارامتر مهم در سیستم ها است و با هر ۱۰ درجه سانتی گراد افزایش دما درصد شکست یک قطعه تقریبا دو برابر می شود [۲].

با توجه به اهمیت طول عمر باتری و قابلیت اطمینان در سیستم های قابل حمل، طراحی کم مصرف برای مدارات<sup>۳</sup> (VLSI) مبتنی بر (CMOS<sup>۴</sup>) توجهات زیادی را در سال های اخیر به خود جلب کرده است و تحقیقات گسترده ای برای ارئه ی تکنیک های مختلف جهت کاهش مصرف توان انجام می شود [۴].

به طور کلی مصرف توان به دو دسته توان دینامیکی و توان استاتیکی تقسیم می شود، توان دینامیکی متناسب است با مجذور ولتاژ تغذیه، بنابراین با مقیاس بندی تکنولوژی و ولتاژ تغذیه توان دینامیکی کاهش می یابد. اما مقیاس بندی ترانزیستور ها در ابعاد نانو باعث افزایش شدید جریان های نشتی در ترانزیستور های (MOS) شده است. با کاهش ولتاژ تغذیه، ولتاژ آستانه<sup>۵</sup> ی ترانزیستور ها نیز به منظور حفظ کارایی<sup>۶</sup> ترانزیستور ها کاهش یافته است. بنابر این جریان نشتی بخش عمده ای از توان مصرفی کل را به خود اختصاص داده است،

<sup>1</sup> Moors Law

<sup>2</sup> Personal Digital Assistant

<sup>3</sup> Very Large Integrated Circuit

<sup>4</sup> Complementary Metal Oxide

<sup>5</sup> Threshold Voltage

<sup>6</sup> Performance



در بسیاری از تکنولوژی های مقیاس بندی شده حدود ۵۰٪-۳۰٪ از توان مصرفی مربوط به جریان های نشتی است [۵] در جدول (۱-۱) کاهش سایز ترانزیستورها و همچنین مقدار ولتاژ تغذیه طبق پیش بینی مسیر کلی تکنولوژی بین المللی نیمه هادی (ITRS<sup>۱</sup>) آورده شده است.

جدول ۱-۲: مقایسه مقیاس بندی تکنولوژی بین المللی نیمه هادی ها از سال ۲۰۰۳ تا سال ۲۰۱۵ [۱]

Year	$L_G$ (nm)	$V_{DD}$ (V)
2003	45	1.2
2005	32	1.1
2007	25	1.1
2009	20	1.0
2011	16	1.0
2013	13	0.9
2015	10	0.9

در شکل ۱-۱ (بالا) افزایش توان نشتی بر حسب سال نشان داده شده است و در شکل ۱-۱ (پایین) مقایسه میزان توان دینامیکی و توان استاتیکی با توجه به پیشرفت تکنولوژی قابل مشاهده است. با توجه به شکل ۱-۱ کاهش توان استاتیکی نقش بسیار مهمی در طراحی سیستم های امروزی به ویژه سیستم های دیجیتال کم مصرف دارد. توان استاتیکی می تواند ناشی از جریان های نشتی در حالت آماده به کار و یا فعال مدار باشد، در هر سیستم با در نظر گرفتن نوع عملکرد آن می توان روی کاهش توان نشتی در حالت آماده به کار و یا فعال متمرکز شد، به عنوان مثال در تلفن های همراه و یا کامپیوتر های جیبی مدت زمان بی کاری سیستم قابل توجه است، بنا بر این کاهش توان نشتی در حالت آماده به کار تاثیر بیشتری در کاهش مصرف توان کل خواهد داشت [۲].

<sup>1</sup> International Technology Roadmap



شکل ۱-۲: (بالا) افزایش توان نشتی و توان کل بر حسب سال ، شکل ۱-۱ (پایین) مقایسه توان دینامیکی و

### استاتیکی بر حسب پیشرفت تکنولوژی [۱]

به طور خلاصه منابع مصرف توان نشتی در ترانزیستورهای CMOS به شرح زیر است :

- ۱- جریان نشتی گیت<sup>۱</sup>
- ۲- جریا نشتی زیر آستانه<sup>۲</sup>
- ۳- جریان نشتی پیوند P-N بایاس معکوس و تونل زنی باند به باند<sup>۳</sup>

<sup>1</sup> Gate Leakage Current

<sup>2</sup> Subthreshold Current

<sup>3</sup> Reverse Biase P-N Junction Current And Band -To-Band Tunneling



۴- جریان نشتی درین القایی توسط گیت<sup>۱</sup> (GIDL)

۵- جریان نشتی سوراخ شدن<sup>۲</sup>

مهمترین بخش توان نشتی در حالت آماده به کار جریان نشتی زیر آستانه و در حالت فعال جریان نشتی گیت است.

### ۱-۲- هدف از انجام تحقیق

مسالهای مورد نظر در این تحقیق، کنترل و کاهش مصرف توان در پردازنده‌ها با تاکید بر توان و جریان نشتی می‌باشد.

در حقیقت هدف از انجام این تحقیق بررسی تکنیک‌های مختلف کاهش توان و در نتیجه ارائه یک تکنیک مناسب برای کنترل و کاهش توان در پردازنده‌های دیجیتال می‌باشد. برای این منظور راه‌کارهای زیر دنبال شد :

- دستیابی به توپولوژی‌های مناسب برای انتخاب یک سلول پایه‌ی مناسب جهت پیاده‌سازی مدارات در ناحیه‌ی زیرآستانه.
- بررسی روش‌های مختلف کنترل جریان و توان نشتی.
- طراحی مدارات و سلول‌ها با توان نشتی کنترل شده.
- ارائه‌ی روش مناسب برای کنترل و کاهش مصرف توان در پردازنده‌های دیجیتالی.

### ۱-۳- نوآوری تحقیق

در این تحقیق یک ساختار بهبود یافته‌ی تفاضلی برای پیاده‌سازی سلول‌های پایه ارائه شده است که برای کاربردهایی که حساسیت زیادی به نویز دارند بسیار مناسب است، از جمله‌ی این کاربردها طراحی مدارات در ناحیه‌ی زیرآستانه است. علاوه بر این تکنیک NDRCMOS برای کنترل مصرف توان به ویژه توان استاتیک در ناحیه‌ی زیر آستانه ارائه شده است.

### ۱-۴- ساختار مطلب

در فصل دوم منابع نشتی و اتلاف توان استاتیکی در ترانزیستورهای CMOS بررسی شده است. به علاوه در این فصل به بررسی عوامل تاثیر گذار روی جریان های نشتی، به ویژه تاثیر مقیاس بندی تکنولوژی روی منابع نشتی پرداخته شده است.

در فصل سوم تکنیک های مختلف کاهش نشتی در تکنولوژی CMOS در سطح تکنیک‌های مداری معرفی شده است. در این بخش سعی بر این بوده تا علاوه بر مزایا، محدودیت هایی که هر یک از تکنیک ها به

<sup>1</sup> Gate Induced Drain Leakage Current

<sup>2</sup> Punch Through Current

مدارات اعمال می کنند، به ویژه در ابعاد نانو معرفی شود تا بینش خوبی نسبت به گزینش هر یک از آنها ارائه شود.

در فصل چهارم مدارات با کارایی بالا و جریان نشتی پائین بررسی شده‌اند و ساختار تفاضلی<sup>1</sup> BDDSCl معرفی شده است.

در فصل پنجم ساختار مقاومت تفاضلی منفی و مدارات مبتنی بر آن مطالعه و بررسی شده است. در فصل ششم ساختار NDRCMOS برای کنترل و کاهش مصرف توان در پردازنده‌ها معرفی شده است.

در فصل هفتم نتیجه گیری و پیشنهادات برای کارهای آینده ارائه شده است.

---

<sup>1</sup> Bulk-Driven Differential Static CMOS Logic

## فصل ۲- منابع مصرف توان در ترانزیستورهای CMOS

مصرف توان کل در مدارات شامل گیت‌های استاتیکی CMOS به دو بخش توان دینامیکی و توان استاتیکی تقسیم می‌شود (معادله‌ی ۱-۲)

$$P_{\text{Total}} = P_{\text{Dynamic}} + P_{\text{Leakag}} \quad (1-2)$$

توان دینامیکی به دلیل شارژ و دشارژ خازن‌ها جهت تعیین منطق کاری مدار و همچنین ایجاد یک مسیر مستقیم بین منبع تغذیه و زمین در حالت‌های گذرا مصرف می‌شود و اتلاف توان ناشی نیز به این دلیل است که ترانزیستور نمی‌تواند به طور کامل خاموش شود [۶].

### ۲-۱- توان دینامیکی

توان دینامیکی توانی است که فقط حین عملکرد مدار صرف می‌شود (وقتی گره‌های داخلی مدار در حال سوئیچینگ هستند) و شامل دو بخش است، بخش اول توان سوئیچینگ و بخش دوم توان اتصال کوتاه است [۷].

برای فرکانس سوئیچینگ ( $f^1$ ) و ضریب فعالیت ( $\alpha^2$ ) توان دینامیکی متوسط به صورت زیر بیان می‌شود

$$P_{\text{Dynamic}} = \alpha f V_{\text{dd}}^2 C_L \quad (2-2)$$

$C_L$  خازن بار است و شامل خازن‌های پارازیتی ترانزیستور و خازن‌های اتصالات<sup>۳</sup> است، خازن‌های اتصالات وابسته به میزان برون رو<sup>۴</sup>، طول سیم‌ها و اندازه‌ی ادواتی که ترانزیستور آنها را درآیو می‌کند است [۶].

دومین منبع مصرف توان دینامیکی از طریق مسیرهای اتصال کوتاه ایجاد می‌شود. توان اتصال کوتاه در هر گذار<sup>۵</sup> به صورت زیر است [۶]:

$$P_{\text{SC}} = \beta/12 (V_{\text{dd}} - V_{\text{th}})^3 \tau \quad (3-2)$$

<sup>1</sup> Frequency switching

<sup>2</sup> Activity Factor

<sup>3</sup> Interconnect

<sup>4</sup> Fanout

<sup>5</sup> Transition

در معادله‌ی (۳-۲)،  $\beta$  فاکتور گین ترانزیستور،  $v_{th}$  ولتاژ آستانه‌ی ترانزیستورها،  $\tau$  زمان گذار ورودی و  $T$  دوره تناوب ورودی است. توان اتصال کوتاه متناسب است با سرعت تغییرات ورودی و همچنین با افزایش  $v_{th}$  نیز کاهش می‌یابد، البته افزایش  $v_{th}$  طبق معادله ۴-۲ جریان حالت فعال ترانزیستور را کم می‌کند و در نتیجه موجب کاهش سرعت ترانزیستور می‌شود [۶].

$$I_{ds} = \beta/2 (v_{GS} - v_{th})^2 \quad (4-2)$$

## ۲-۱-۱- مصرف توان Glitching

Glitch یک گذار ناخواسته در خروجی گیت‌ها است و به دلیل تاخیر در زمان رسیدن سیگنال به ورودی گیت اتفاق می‌افتد [۹][۸]. Glitch از طریق خروجی گیت به گیت‌های بعدی انتقال پیدا می‌کند و باعث ایجاد این مساله در آن گیت‌ها نیز می‌شود. در مدارات با برون رو بالا این پدیده می‌تواند منجر به صرف انرژی قابل توجهی در گذارهای بی‌استفاده شود. معمولا Glitch حدود ۷۰٪-۲۰٪ توان دینامیکی سوئیچینگ را به خود اختصاص می‌دهد [۹] [۸].

## ۲-۲- توان استاتیکی

سایز بندی تکنولوژی CMOS در ابعاد نانو با وجود تمام مزایایی که دارد افزایش روز افزون جریان‌های نشتی را نیز به دنبال داشته است. این افزایش نشتی علاوه بر تاثیر روی مصرف توان، حاشیه‌های مجاز طراحی‌ها را نیز به دلیل ارتباط قوی بین تغییرات فرآیند<sup>۱</sup> و توان نشتی کاهش می‌دهد، بنابراین شناخت منابع نشتی، عوامل تاثیر گذار بر منابع نشتی و راه‌های کاهش آن بسیار ضروری واجتناب ناپذیر است [۵]. برای شناخت منابع نشتی، درک چگونگی توسعه‌ی ترانزیستورها در طی زمان با پیروی از قانون مور [۱] ضروری است. همانطور که در شکل ۱-۲ نشان داده شده است بر اساس قانون مور [۱] با افزایش تعداد قطعات روی یک تراشه هزینه‌ی تولید نیز کاهش می‌یابد، اما با کوچکتر شدن سایز ترانزیستورها و بروز پدیده‌های نشتی در تکنولوژی‌های جدیدتر هزینه‌ی تولید افزایش می‌یابد [۵].

<sup>1</sup> Process Variation