



دانشگاه آزاد اسلامی  
واحد تهران مرکزی

### دانشکده فنی و مهندسی، گروه مهندسی برق

پایان نامه برای دریافت درجه کارشناسی ارشد (M.Se)  
گرایش : الکترونیک

عنوان:

## طراحی یک کنترل کننده منطق فازی (FLC) مد جریان با فن آوری CMOS

استاد راهنمای  
دکتر فرهاد رزاقیان

استاد مشاور  
دکتر فرداد فرخی

پژوهشگر  
مهناز رنجبر

تابستان ۱۳۹۱

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ

تقدیم به مهربان فرشتگانی که :

لحظات ناب باور بودن، لذت و غرور دانستن، جسارت خواستن،  
عظمت رسیدن و تمام تجربه‌های یکتا و زیبای زندگیم، مديون  
حضور سبز آنهاست . . .

پدر عزیزم

۹

مادر مهربانم

## تقدیر و تشکر

سپاس بیکران پروردگار یکتا را که هستی مان بخشدید و به طریق علم و دانش رهنمونمان شد و به همنشینی رهروان علم و دانش مفتخرمان نمود و خوشه چینی از علم و معرفت را روزیمان ساخت.

در ابتدا بر خود لازم می‌دانم که از زحمات استاد گرانقدر جناب آقای دکتر فرهاد رزاقیان که در این مدت از بنده حمایت کامل را ابراز داشتند کمال تشکر و قدردانی داشته باشم و برای ایشان موفقیت روزافزون و کسب درجات علمی بالاتر را از خداوند منان خواهانم.

از استاد ارجمند جناب آقای دکتر فرداد فرخی که حامی و گره‌گشای بسیاری از مشکلات بنده در این مدت بودند کمال تشکر و قدردانی می‌نمایم و برای ایشان موفقیت در تمامی مراحل زندگی و کسب درجات علمی بالاتر را از ایزد منان خواهانم.

همچنین از جناب آقای دکتر امیرآبادی که داوری پایان نامه اینجانب را تقبل نمودند صمیمانه تشکر و سپاسگزاری می‌نمایم.

از استاد گرانقدر جناب آقای دکتر غلامرضا کریمی که با صبر و شکیبایی، بنده را در تمام مدت تحصیل در به نتیجه رساندن هرچه بهتر این پایان نامه یاری نمودند کمال تشکر و قدردانی دارم.

در انتهای تشکر و قدردانی صمیمانه و خالصانه خود را به مهندس علی رنجبر، مهندس منیژه رنجبر و خواهر عزیزم مریم که در تمام این مدت مشوق و حامی بزرگی برای بنده بودند تقدیم می‌نمایم و از خداوند حکیم برای ایشان موفقیت روزافزون در تمامی مراحل زندگی را خواستارم.

## فهرست مطالب

عنوان	صفحه
چکیده	۱
فصل اول	۳
۱-۱ مقدمه	۴
۱-۲ اهداف	۴
۱-۳ سازماندهی	۵
فصل دوم	۷
۱-۲ منطق فازی و مجموعه های فازی	۸
۱-۱-۱ عملکرد مجموعه های فازی	۹
۱-۱-۲ مشخصات مجموعه های فازی	۹
۱-۲-۱ سیستم های کنترل فازی	۱۱
۱-۲-۲ رویکردهای کنترل کننده فازی	۱۲
۱-۲-۳ تکنیک های طراحی سخت افزاری	۱۳
۱-۲-۴ پیاده سازی سیستم های کنترل فازی در تکنولوژی cmos	۱۴
۱-۳-۱ مدارهای آینه جریان	۱۵
۱-۳-۲ مدار زوج تفاضلی	۱۹
۱-۳-۳ ترکیب مدارهای MOS	۲۱
۱-۴-۱ ساختار اصلی سیستم	۲۴
۱-۴-۲ فازی ساز	۲۴
۱-۴-۳ تولید توابع عضویت در مدار جریان	۲۴
۱-۴-۴-۱ مدار (۱) : مدار پایه ای تولید تابع عضویت همراه با بررسی تغییرات هدایت انتقالی	۲۴
۱-۴-۴-۲ مدار (۲) : مدار تولید شش تابع عضویت گوسی توسط پنج زوج تفاضلی	۲۷
۱-۴-۴-۳ مدار (۳) : تولید تابع عضویت گوسی با سیگنالهای ترکیبی	۲۹
۱-۴-۴-۴ مدار (۴) : مدار تولید تابع عضویت با مدار مینیمم و تفریق گر	۳۱

۳۴	۵-۱-۱-۴-۲ مدار (۵): تابع عضویت متقارن با چهار زوج تفاضلی به همراه مدار تفرقی گر
۳۷	۶-۱-۱-۴-۲ مدار (۶): تابع عضویت متقارن مثلثی با آینه جریان کنترل پذیر
۴۱	۷-۱-۱-۴-۲ مدار (۷): تولید تابع عضویت گوسی توسط مدار تولید معادله
۴۳	۸-۱-۱-۴-۲ مدار (۸): تابع عضویت غیرمتقارن با آینه جریان PMOS
۴۶	۲-۱-۴-۲ مدارهای مد ولتاژ
۴۶	۱-۲-۱-۴-۲ مدار (۱): تولید انواع توابع عضویت توسط یک مدار واحد
۴۹	۲-۲-۱-۴-۲ مدار (۲) : تولید تابع عضویت مثلثی و ذوزنقه ای توسط تابع تولید شیب
۵۴	۳-۲-۱-۴-۲ مدار (۳) : تولید تابع عضویت با مدار تولید شیب بصورت پله ای به همراه دیکدر
۵۸	۲-۴-۲ پایگاه قواعد
۵۸	۱-۲-۴-۲ مدار (۱) : مدار ماکزیمم و مینیمم
۶۱	۲-۲-۴-۲ مدار (۲): مدار Min به همراه ترانزیستور تزویج و محدود کننده
۶۳	۳-۴-۲ نافازی ساز
۶۳	۱-۳-۴-۲ مدار (۱) : مدار نافازی ساز با ضرب/ تقسیم کننده
۶۴	۲-۳-۴-۲ مدار (۲) : مدار نافازی ساز پایدار بدون مدار تقسیم کننده با اتصالات موازی
۶۶	۳-۳-۴-۲ مدار (۳) : مدار نافازی ساز با ضرب/ تقسیم کننده به همراه جمع کننده واحد
۶۸	۴-۳-۴-۲ مدار (۴) : مدار نافازی ساز به همراه مدار تقسیم کننده ساده
۶۹	۵-۳-۴-۲ مدار (۵) : تقسیم کننده تکمیلی مدار (۴)
۷۰	۶-۳-۴-۲ مدار (۶) : مدار نافازی ساز به همراه مدار انعکاس جریان
۷۳	۷-۳-۴-۲ مدار (۷) : مدار نافازی ساز توسط مدار مجذور اریشه و مجذور/ تقسیم کننده
۷۹	<b>فصل سوم</b>
۸۰	۱-۳ مدار فازی ساز
۸۱	۱-۱-۳ مدار فازی ساز مثلثی
۸۴	۱-۱-۳ نتایج شبیه سازی در تکنولوژی 0.35um
۸۶	۱-۱-۳ نتایج شبیه سازی در تکنولوژی 90nm
۸۹	۲-۱-۳ مدار فازی ساز گوسی
۹۰	۱-۲-۱-۳ نتایج شبیه سازی مدار در تکنولوژی 0.35um
۹۲	۲-۲-۱-۳ نتایج شبیه سازی مدار در تکنولوژی 90nm

۹۴.....	جانمایی مدار فازی ساز گوسی	۳-۲-۱-۳
۹۶.....	Min-Max مدار	۲-۳
۹۷.....	نتایج شبیه سازی مدار Min-Max با تکنولوژی 0.35um	۱-۲-۳
۹۸.....	نتایج شبیه سازی مدار Min-Max با تکنولوژی 90nm	۲-۲-۳
۱۰۰.....	مدار نافازی ساز	۳-۳
۱۰۵.....	نتایج شبیه سازی با تکنولوژی CMOS 0.35um	۱-۱-۳-۳
۱۰۶.....	نتایج شبیه سازی مدار انتگرالگیر با تکنولوژی CMOS 90nm	۲-۱-۳-۳
۱۱۲.....		<b>فصل چهارم</b>
۱۱۳.....	نتایج شبیه سازی مدار کنترل کننده منطق فازی	۱-۴
۱۱۳.....	کنترل کننده اول	۱-۱-۴
۱۱۸.....	کنترل کننده دوم	۲-۱-۴
۱۲۲.....		<b>فصل پنجم</b>
۱۲۳.....	نتیجه گیری و پیشنهادات	
۱۲۸.....		<b>فهرست مراجع</b>
۱۳۱ .....		چکیده انگلیسی

## فهرست جدول ها

عنوان	صفحه
جدول ۱-۲ تغییرات $I_{out2}$ برای مقادیر مختلف ولتاژ ورودی [۸]	۳۶
جدول ۲-۲ شبیب نمودار جریان خروجی و اندازه ترانزیستورهای مدار پیشنهادی [۹]	۳۹
جدول ۱-۳ کنترل دیجیتال شبیب توابع عضویت	۸۲
جدول ۲-۳ نسبت $W/L$ ترانزیستورهای زوج تفاضلی	۸۴
جدول ۳-۳ کنترل دیجیتال شبیب توابع عضویت	۸۵
جدول ۴-۳ تاثیر ولتاژ کنترلی بر روی مدار Min-Max پیشنهادی	۹۷
جدول ۵-۳ نسبت ترانزیستورها برای تعیین شبیب توابع عضویت خروجی	۱۱۰
جدول ۱-۴ مشخصات مداری توابع عضویت ورودی	۱۱۴
جدول ۲-۴ مشخصات مداری توابع عضویت خروجی	۱۱۴
جدول ۳-۴ قوانین فازی-nonsingletons	۱۱۵
جدول ۴-۴ مشخصات مداری توابع عضویت ورودی	۱۱۸
جدول ۵-۴ مشخصات مداری توابع عضویت خروجی	۱۱۸
جدول ۱-۵ مقایسه نتیجه مدارهای فازی* ساز	۱۲۴
جدول ۲-۵ نتیجه مدارهای کنترل کننده منطق فازی	۱۲۵
جدول ۳-۵ مقایسه نتایج مدارهای کنترل کننده منطق فازی	۱۲۶

## فهرست شکل‌ها

صفحه	عنوان
۱۰	شکل -۲ -۱ توابع عضویت: (الف) گوسی (ب) ذوزنقه ای (ج) مثلثی [۱]
۱۰	شکل -۲ -۲ عملکرد عملگرها: (الف) اجتماع (ب) اشتراک (ج) متمم [۱]
۱۲	شکل -۲ -۳ روش‌های پاسخ فازی ممدادی و Takagi-Sugeno [۴]
۱۵	شکل -۲ -۴ مقایسه جریان خروجی مدارهای آینه جریان [۶]
۱۶	شکل -۲ -۵ مشخصات ورودی- خروجی جریان آینه ای توسط بکارگیری [۶]
۱۶	شکل -۲ -۶ مدارهای آینه جریان [۲۶]
۱۷	شکل -۲ -۷ ساختار اول برای تولید توابع عضویت [۲۶]
۱۸	شکل -۲ -۸ ساختار دوم برای تولید توابع عضویت [۲۶]
۱۸	شکل -۲ -۹ ساختار سوم تولید توابع عضویت [۲۶]
۲۰	شکل -۲ -۱۰ مدار تقویت کننده تفاضلی ساده به همراه معادلات آن [۱]
۲۲	شکل -۲ -۱۱ تغییرات هدایت انتقالی در حالت‌های مختلف [۲۳]
۲۴	شکل -۲ -۱۲ تحقق تابع عضویت هدایت انتقالی توسط مدار جریان [۲۳]
۲۵	شکل -۲ -۱۳ مدار تابع عضویت خطی- تکه‌ای مدار جریان CMOS و شکل‌های انتقال جریان کمکی [۲۳]
۲۶	شکل -۲ -۱۴ مدار تولید تابع عضویت [۲۳]
۲۷	شکل -۲ -۱۵ تاثیر تنظیم شبیه توابع عضویت در ترکیب ترانزیستورها [۲۳]
۲۸	شکل -۲ -۱۶ مدار فازی ساز با پنج زوج تفاضلی جهت ایجاد شش تابع عضویت: (چهار نابع گوسی برای مرکز و دو نابع هلالی در طرفین) [۱۱]
۲۹	شکل -۲ -۱۷ نمونه‌ای از شش جریان خروجی از مدار فازی ساز [۱۱]
۲۹	شکل -۲ -۱۸ مدار فازی‌ساز با ولتاژ صریح $V_{in}$ ، ولتاژهای مرجع، کلیدهای کنترلی و جریان فازی خروجی، [۱] تاء [۱] [۲۷]
۳۰	شکل -۲ -۱۹ مدار زوج تفاضلی پایه جهت تولید تابع عضویت گوسی [۲۷]
۳۱	شکل -۲ -۲۰ نتایج شبیه سازی [۲۷]
۳۲	شکل -۲ -۲۱ مدار فازی ساز پیشنهادی مدار (۴) [۲۵]
۳۳	شکل -۲ -۲۲ نتیجه شبیه سازی اولین تابع عضویت فازی ساز [۲۵]
۳۳	شکل -۲ -۲۳ نتایج شبیه سازی [۲۵]
۳۴	شکل -۲ -۲۴ (الف) ایده اصلی مدار مینیمم (ب) ساختار مدار مینیمم پیشنهادی [۲۵]
۳۵	شکل -۲ -۲۵ نمای کلی مدار فازی ساز پیشنهادی [۱۰]
۳۵	شکل -۲ -۲۶ شماتیک مدار فازی ساز با مدار تفریق گر [۸]
۳۶	شکل -۲ -۲۷ نتایج تابع عضویت گوسی با $W/L$ مختلف [۸]
۳۷	شکل -۲ -۲۸ تابع عضویت ذوزنقه ای با اعمال ولتاژهای مرجع بالا [۸]
۳۷	شکل -۲ -۲۹ مدار پیشنهادی فازی ساز [۹]
۳۸	شکل -۲ -۳۰ مدار یکسوکننده جریان [۹]
۳۸	شکل -۲ -۳۱ آینه جریان کنترل پذیر [۹]

..... ۳۹	..... شکل ۲-۲ شکل تابع عضویت خروجی [۹]
..... ۴۰	..... شکل ۲-۳ اثر تغییر $I_X$ بر شکل تابع عضویت [۹]
..... ۴۰	..... شکل ۲-۴ تاثیر $I_{ref}$ بر شکل تابع عضویت [۹]
..... ۴۰	..... شکل ۲-۵ تنظیم شیب توسط $S_1, S_2, S_3$
..... ۴۱	..... شکل ۲-۶ تاثیر $I_{ref}$ بر شکل تابع عضویت [۹]
..... ۴۲	..... شکل ۲-۷ نمودار بلوکی مدار پیشنهادی [۲۱]
..... ۴۲	..... شکل ۲-۸ مدار یکسوساز، مجدور / تقسیم کننده [۲۱]
..... ۴۳	..... شکل ۲-۹ نمودار بلوکی تابع عضویت [۱۳]
..... ۴۴	..... شکل ۲-۱۰ شماتیک مدار تابع عضویت [۱۳]
..... ۴۴	..... شکل ۲-۱۱ تنظیم عرض تابع گوسی توسط تنظیم $w/L$
..... ۴۵	..... شکل ۲-۱۲ تنظیم شیب سمت چپ تابع گوسی توسط تغییر $w/L$ ترانزیستورهای $M_3, M_4$ و سمت راست توسط تغییر ترانزیستورهای $M_1, M_2$
..... ۴۵	..... شکل ۲-۱۳ تنظیم سمت راست تابع دوزنقه ای [۱۳]
..... ۴۵	..... شکل ۲-۱۴ تنظیم سمت چپ تابع دوزنقه ای [۱۳]
..... ۴۶	..... شکل ۲-۱۵ تولید تابع عضویت z-shape
..... ۴۶	..... شکل ۲-۱۶ تولید تابع عضویت S-shape
..... ۴۷	..... شکل ۲-۱۷ شماتیک مدار تولید تابع عضویت فازی آنالوگ CMOS
..... ۴۷	..... شکل ۲-۱۸ ولتاژ درین ترانزیستورهای $M_9, M_6, M_5$ (به ترتیب از بالا) [۳]
..... ۴۸	..... شکل ۲-۱۹ تولید توابع مثلثی و ذوزنقه‌ای با تغییر $V_{ref1}$ (تصویر راست) و $V_{ref2}$ (تصویر چپ) [۳]
..... ۴۸	..... شکل ۲-۲۰ تولید توابع s-shape و z-shape با تغییر ولتاژ مرجع [۳]
..... ۴۸	..... شکل ۲-۲۱ تولید تابع مثلثی با $V_{grade}$ مختلف [۳]
..... ۴۹	..... شکل ۲-۲۲ نتایج حاصل از تغییر در $W/L$ ترانزیستورها [۳]
..... ۴۹	..... شکل ۲-۲۳ نتایج تاثیر تغییرات دمایی [۳]
..... ۵۰	..... شکل ۲-۲۴ نمودار بلوکی مدار فازی ساز [۵]
..... ۵۰	..... شکل ۲-۲۵ مشخصات تابع عضویت ذوزنقه ای [۵]
..... ۵۰	..... شکل ۲-۲۶ مدار فازی ساز پیشنهادی [۵]
..... ۵۱	..... شکل ۲-۲۷ نمودار بلوکی مدار تولید تابع عضویت [۵]
..... ۵۱	..... شکل ۲-۲۸ جریان خروجی مدار تابع عضویت [۵]
..... ۵۲	..... شکل ۲-۲۹ مدار مینیمم دو ورودی [۵]
..... ۵۲	..... شکل ۲-۳۰ نتیجه شبیه سازی مدار مینیمم [۵]
..... ۵۳	..... شکل ۲-۳۱ مدار مکمل فازی [۵]
..... ۵۳	..... شکل ۲-۳۲ نتایج شبیه سازی مدار فازی ساز [۵]
..... ۵۴	..... شکل ۲-۳۳ بلوک دیاگرام مدار پیشنهادی [۲۴]
..... ۵۴	..... شکل ۲-۳۴ نمونه ای از نتیجه تابع عضویت [۲۴]
..... ۵۵	..... شکل ۲-۳۵ نمودار بلوکی مدار تولید تابع شیب دیجیتال [۲۴]

..... ۵۵	جزیيات مدار تابع عضويت [۲۴] .....	شکل -۲ ۶۶
..... ۵۶.	مدار ديكدر [۲۴] .....	شکل -۲ ۶۷
..... ۵۷	تابع عضويت با هفت گام [۲۴] .....	شکل -۲ ۶۸
..... ۵۷	تابع عضويت با شيب هاي مختلف (۴ و ۱۰ و ۱۵) [۲۴] .....	شکل -۲ ۶۹
..... ۵۷	توليد تابع عضويت مثلسي و ذوزنقه اي [۲۴] .....	شکل -۲ ۷۰
..... ۵۸	مدار مينيمم پيشنهادي [۲۷] .....	شکل -۲ ۷۱
..... ۵۹	مدار ماكزيمم پيشنهادي [۲۷] .....	شکل -۲ ۷۲
..... ۶۰.	نتيجه شبие سازی مدار MIN (شکل -۷۲ -الف) [۲۷] .....	شکل -۲ ۷۳
..... ۶۰.	نتيجه شبие سازی مدار MAX (شکل -۷۲ -الف) [۲۷] .....	شکل -۲ ۷۴
..... ۶۱.	نتيجه شبие سازی مدار MAX (شکل -۷۲ -ب) [۲۷] .....	شکل -۲ ۷۵
..... ۶۱.	مدار MIN پيشنهادي [۱۷] .....	شکل -۲ ۷۶
..... ۶۲.	نتيجه شبие سازی مدار MIN [۱۵] .....	شکل -۲ ۷۷
..... ۶۳.	مدار آينه جريان [۲۵] .....	شکل -۲ ۷۸
..... ۶۳.	مدار تقسيم کننده جريان - ولتاژ [۲۵] .....	شکل -۲ ۷۹
..... ۶۵.	مدار تقسيم کننده با اتصالات موازي [۵] .....	شکل -۲ ۸۰
..... ۶۵.	مدار شيفت دهته مثبت [۵] .....	شکل -۲ ۸۱
..... ۶۶.	مدار ازبين برننده تغييرات ولتاژ آستانه در مدار شيفت دهنه [۵] .....	شکل -۲ ۸۲
..... ۶۶.	نمودار شماتيكي كامل مدار نافازى ساز [۵] .....	شکل -۲ ۸۳
..... ۶۷..... [۲۷]	مدار ضرب/تقسيم کننده بهبود داده شده با جريان ورودي $I_{min1}$ ، $I_{s1}$ و $I_{sum}$ جريان خروجي $I_{out}$ .....	شکل -۲ ۸۴
..... ۶۷.	نتيجه شبие سازی [۲۷] .....	شکل -۲ ۸۵
..... ۶۸.	مدار تقسيم کننده جريان [۸] .....	شکل -۲ ۸۶
..... ۶۹.	نتيجه شبие سازی مدار تقسيم کننده [۸] .....	شکل -۲ ۸۷
..... ۶۹.	مدار پيشنهادي تقسيم کننده در مد جريان [۱۰] .....	شکل -۲ ۸۸
..... ۷۰.	نتيجه شبие سازی [۱۰] .....	شکل -۲ ۸۹
..... ۷۱	نموار بلوكي مدار نافازى ساز [۱۳] .....	شکل -۲ ۹۰
..... ۷۱	مدار انعکاس جريان [۱۳] .....	شکل -۲ ۹۱
..... ۷۲	مدار ضرب/تقسيم کننده [۱۳] .....	شکل -۲ ۹۲
..... ۷۲	پاسخ مدار انعکاس جريان $2, 1, 0.5, a=0.5$ [۱۳] .....	شکل -۲ ۹۳
..... ۷۳	عملکرد مدار ضرب/تقسيم کننده به عنوان ضرب کننده [۱۳] .....	شکل -۲ ۹۴
..... ۷۳	عملکرد مدار ضرب/تقسيم کننده به عنوان تقسيم کننده [۱۳] .....	شکل -۲ ۹۵
..... ۷۴	مجموعه هاي فازى و پاسخ توابع عضويت آنها [۱۴] .....	شکل -۲ ۹۶
..... ۷۴	ناحие جريان نافازى ساز [۱۴] .....	شکل -۲ ۹۷
..... ۷۵	مدار نافازى ساز با ۹ مجموعه فازى [۱۴] .....	شکل -۲ ۹۸
..... ۷۵	مدار مجذور/ريشه مد جريان [۱۴] .....	شکل -۲ ۹۹
..... ۷۶.	نتيجه تجربى مدار مجذور/ريشه [۱۴] .....	شکل -۲ ۱۰۰

..... ۷۷	..... شکل ۲-۲ ۱۰۱ مدار مجذور/ تقسیم کننده [۱۴]
..... ۷۸	..... شکل ۲-۲ ۱۰۲ نتایج تجربی مدار مجذور/ تقسیم کننده [۱۴]
..... ۷۸	..... شکل ۲-۲ ۱۰۳ نتیجه تجربی نافازی ساز با $I_{y1}+1=20\mu A$ و $I_{y1}=10\mu A$ [۱۴]
..... ۸۱	..... شکل ۱-۳ مدار فازی ساز مثلثی طراحی شده
..... ۸۲	..... شکل ۲-۳ زوج تفاضلی ورودی به همراه سوییچها و ترانزیستورهای کنترلی مدار طراحی شده
..... ۸۳	..... شکل ۳-۳ قسمت خروجی مدار فازی ساز مثلثی
..... ۸۴	..... شکل ۴-۳ نتیجه شبیه سازی مدار فازی ساز با تغییر ولتاژ مرجع و $S_r=111$ و $S=001$
..... ۸۵	..... شکل ۵-۳ نتیجه شبیه سازی مدار فازی ساز با تغییر جریان $I_{ref}$ (تنظیم ارتفاع تابع عضویت توسط کنترل دیجیتال $S_r$ با مشخصات $S=001$ و $V_1=2v$ )
..... ۸۵	..... شکل ۶-۳ نتیجه شبیه سازی مدار فازی ساز با تغییر ولتاژ کنترلی در کنترل شیب $V_1=1.5v$ و $S_r=111$
..... ۸۶	..... شکل ۷-۳ نمونه مدار شبیه سازی شده با مشخصه $S_r=111$ و $S=001$ و $v_{in}=1.5v$ و $S_r=111$
..... ۸۶	..... شکل ۸-۳ نتیجه توان مصرفی مدار فازی ساز با مشخصه $S_r=111$ و $S=001$ و $v_{in}=1.5v$ و $S_r=111$
..... ۸۷	..... شکل ۹-۳ نتیجه شبیه سازی مدار با مشخصات $I_{ref}=10u$ و $I_{ss}=10u$ و $W/L=8$ و $v_1=[0.2v-0.8v]$
..... ۸۷	..... شکل ۱۰-۳ نتیجه شبیه سازی مدار با مشخصات $I_{ref}=10u$ و $I_{ss}=10u$ و $W/L=[1-8]$ و $L=0.1um$ و $V_1=0.4m$
..... ۸۷	..... شکل ۱۱-۳ نتایج شبیه سازی مدار با تغییر جریان $I_{ref}$ با مشخصات $I_{ref}=[4u-10u]$ و $W/L=8$ و $V_1=40mv$ و $S_r=111$
..... ۸۸	..... شکل ۱۲-۳ توان مصرفی مدار با مشخصات $I_{ref}=10u$ و $I_{ss}=10u$ و $W/L=8$ و $v_1=400mv$ و $S_r=111$
..... ۸۹	..... شکل ۱۳-۳ دیاگرام کلی مدار فازی ساز گوسی پیشنهادی
..... ۹۰	..... شکل ۱۴-۳ نتیجه شبیه سازی مدار فازی ساز گوسی با تنظیم ولتاژهای مرجع و شیب توابع عضویت با مشخصات $W/L=[1-10]$ و $L=0.4um$
..... ۹۱	..... شکل ۱۵-۳ نتیجه شبیه سازی مدار فازی ساز گوسی با تغییر جریان مرجع $I_0$
..... ۹۱	..... شکل ۱۶-۳ توان مصرفی مدار فازی ساز طراحی شده با مشخصات $I_{ss}=10\mu A$ ، $W/L=5$
..... ۹۲	..... شکل ۱۷-۳ نتایج شبیه سازی مدار با مشخصات $I_{ss}=10\mu A$ و $W/L=[1-7]$ و $L=0.1um$ و $W/L=8$
..... ۹۲	..... شکل ۱۸-۳ نتایج شبیه سازی مدار با تغییر $I_{ss}$ و $W/L=[1-7]$ و $L=0.1um$ و $W/L=8$
..... ۹۳	..... شکل ۱۹-۳ توان مصرفی مدار شبیه سازی شده با مشخصات $I_{ss}=10\mu A$ و $W/L=[1-7]$ و $L=0.1um$ و $W/L=3/0.4$
..... ۹۴	..... شکل ۲۰-۳ نتیجه شبیه سازی جانمایی طراحی شده مدار فازی ساز گوسی $I_{ss}=30\mu A$ و $W/L=3/0.4$
..... ۹۵	..... شکل ۲۱-۳ جانمایی مدار فازی ساز گوسی
..... ۹۶	..... شکل ۲۲-۳ مدار Min-Max پیشنهادی با کنترل دیجیتال
..... ۹۷	..... شکل ۲۳-۳ نتایج شبیه سازی مدار Min-Max در حالت Min
..... ۹۸	..... شکل ۲۴-۳ نتایج شبیه سازی مدار Min-Max در حالت Max
..... ۹۸	..... شکل ۲۵-۳ نتایج شبیه سازی مدار Min-Max در حالت Min
..... ۹۹	..... شکل ۲۶-۳ نتایج شبیه سازی مدار Min-Max در حالت Max
..... ۱۰۱	..... شکل ۲۷-۳ مقایسه روش نافازی سازی مرکز ثقل ممданی و takagi-sugeno [۴]
..... ۱۰۲	..... شکل ۲۸-۳ دیاگرام کلی الگوریتم پیشنهادی نافازی ساز
..... ۱۰۲	..... شکل ۲۹-۳ جزئیات الگوریتم پیشنهادی نافازی ساز
..... ۱۰۲	..... شکل ۳۰-۳ تابع عضویت مثلثی

۱۰۳.....	شکل ۳۱-۳ مدار ضرب کننده/ تقسیم کننده [۲۸]
۱۰۴.....	شکل ۳۲-۳ نتایج شبیه سازی مدار ضرب کننده
۱۰۵.....	شکل ۳۳-۳ ورودی اول مورد نیاز برای مدار انتگرال گیر (ورودیهای سمت چپ)
۱۰۵.....	شکل ۳۴-۳ ورودی دوم مورد نیاز برای مدار انتگرال گیر (ورودیهای سمت راست)
۱۰۶.....	شکل ۳۵-۳ نتایج شبیه سازی مدار انتگرال گیر با مشخصات $A_{ss}=10uA$ و $I_x=[0-10u]$ در تکنولوژی $0.35um$
۱۰۶.....	شکل ۳۶-۳ خطای مدار انتگرال گیر با مشخصات $A_{ss}=10uA$ و $I_x=[0-10u]$ در تکنولوژی $0.35um$
۱۰۷.....	شکل ۳۷-۳ نتایج شبیه سازی مدار انتگرال گیر با مشخصات $A_{ss}=10uA$ و $I_x=[0-10u]$ در تکنولوژی $90nm$
۱۰۷.....	شکل ۳۸-۳ خطای مدار انتگرال گیر با مشخصات $A_{ss}=10uA$ و $I_x=[0-10u]$ در تکنولوژی $90nm$
۱۰۹.....	شکل ۳۹-۳ محل برخورد دوتابع عضویت
۱۱۰.....	شکل ۴۰-۳ شبیه های تولد شده توسط تنظیم نسبت $(W/L)_7$
۱۱۱.....	شکل ۴۱-۳ مدار طراحی شده برای محاسبه تقاطع دوتابع عضویت مجاور
۱۱۱.....	شکل ۴۲-۳ نتایج شبیه سازی مدار محاسبه جریان فصل مشترک دوتابع عضویت مجاور
۱۱۴.....	شکل ۱-۴ بلوک دیگرام کنترل کننده اول
۱۱۵.....	شکل ۲-۴ توابع عضویت ورودی "۱"
۱۱۵.....	شکل ۳-۴ توابع عضویت ورودی "۲"
۱۱۵.....	شکل ۴-۴ توابع عضویت خروجی
۱۱۶.....	شکل ۵-۴ توان مصرفی مدار کنترل کننده منطق فازی طراحی شده
۱۱۷.....	شکل ۶-۴ نتیجه خروجی فازی ساز Matlab
۱۱۷.....	شکل ۷-۴ نتیجه خروجی مدار کنترل کننده فازی طراحی شده
۱۱۸.....	شکل ۸-۴ بلوک دیاگرام کنترل کننده دوم
۱۱۹.....	شکل ۹-۴ توابع عضویت ورودی "۱"
۱۱۹.....	شکل ۱۰-۴ توابع عضویت ورودی "۲"
۱۱۹.....	شکل ۱۱-۴ توابع عضویت خروجی
۱۲۰.....	شکل ۱۲-۴ نتیجه خروجی فازی ساز Matlab
۱۲۰.....	شکل ۱۳-۴ نتیجه خروجی مدار کنترل کننده فازی طراحی شده
۱۲۱.....	شکل ۱۴-۴ توان مصرفی مدار کنترل کننده منطق فازی طراحی شده

## چکیده

کنترل کننده‌های منطق فازی یکی از پرکاربردترین کنترل کننده‌ها در سیستم‌ها و کاربردهای مختلف بوده که در هر دو صورت سخت‌افزاری و نرم‌افزاری قابل پیاده‌سازی و اجرا می‌باشند. اما سیستم‌های نرم افزاری بنابر مشکلاتی مانند سرعت پایین در سیستم‌های پیچیده، در بسیاری از موارد دارای محدودیت می‌باشند. بنابراین جهت غلبه بر اینگونه مشکلات تمایل برای پیاده‌سازی سخت‌افزاری روبه گسترش است. در این پایان نامه مدارهای مختلفی برای پیاده‌سازی کنترل کننده‌های منطق فازی در هرسه قسمت: (۱) فازی ساز (۲) پایگاه قواعد (۳) نافازی ساز در مد جریان با فناوری CMOS طراحی و توسط نرم فزار Hspice شبیه سازی شده است. در قسمت اول، در مدارهای فازی ساز، دو مدار پیشنهاد شده است که نسبت به موارد مشابه دارای برتری‌های اساسی مانند افزایش کنترل پذیری، افزایش دقت و کاهش توان مصرفی می‌باشد که در دو تکنولوژی  $0.35\text{um}$  و  $90\text{nm}$  طراحی و شبیه سازی شده اند. مدار فازی ساز اول، مدار تولید تابع عضویت مثلثی با دقت بسیار بالا و توان مصرفی پایین با کنترل دیجیتال بوده که توسط ولتاژهای ترکیبی، کنترل پذیری بسیار بالایی را در شبیب، ارتفاع و موقعیت تابع عضویت دارا می‌باشد. در مدار دوم، فازی ساز گوسی با کنترل پذیری بالایی در شبیب، ارتفاع و موقعیت توابع عضویت پیشنهاد شده است که قابلیت تولید توابع مثلثی و ذوزنقه‌ای را نیز توسط ولتاژهای آنالوگ در اختیار کاربر قرار می‌دهد. جانمایی این مدار با قابلیت تولید ۵ تابع عضویت در تکنولوژی  $0.35\text{um}$  توسط نرم افزار Microwind صورت گرفته و شبیه سازی آن توسط نرم افزار EDA Tanner ارایه شده است. ابعاد این مدار  $92.2\text{um} \times 16.6\text{um}$  بوده که در مقایسه با موارد مشابه بسیار مناسب می‌باشد. در قسمت دوم، مدار Min-Max با قابلیت کنترل دیجیتال جهت انتخاب عملگر Max یا Min ارایه شده است که استفاده از آن باعث افزایش کنترل پذیری مدار کنترل کننده فازی خواهد شد. در قسمت سوم نیز یک الگوریتم جدید در پیاده سازی مداری نافازی سازها، توسط روش نافازی سازی مرکز ثقل ممدانی، ارایه شده و با استفاده از مدارهای ضرب کننده/ تقسیم کننده با دقت بالا، طراحی و پیاده سازی شده است. این الگوریتم با توجه به کاهش پیچیدگی‌های مدار و استفاده از مدارهای ساده، توان مصرفی مدار کنترل کننده فازی را کاهش داده و کنترل پذیری بسیاری بالایی را در طراحی توابع عضویت خروجی در اختیار کاربر قرار می‌دهد و به دلیل استفاده از روش نافازی ساز ممданی،

باعث افزایش دقت خروجی نهایی خواهد شد. در انتها دو مدار کنترل کننده فازی، توسط مدارهای ارایه شده، با تعداد توابع عضویت مختلف در ورودی و تعداد قوانین مختلف طراحی و پیاده سازی شده است. مدار کنترل کننده اول دارای دو ورودی با ۳ تابع عضویت، یک خروجی با ۵ تابع عضویت مثلثی و ۹ قانون بوده که توان مصرفی این مدار  $8.75\text{mW}$  محاسبه شده است که دارای سرعت استنتاج  $11.9\text{MFLIPS}$  می‌باشد. مدار کنترل کننده دوم نیز دارای دو ورودی با ۴ تابع عضویت، یک خروجی با ۷ تابع عضویت مثلثی و ۱۶ قانون بوده که دارای توان مصرفی  $16.3\text{mW}$  و سرعت استنتاجی معادل  $10.5\text{MFLIPS}$  می‌باشد.

با مقایسه نتایج بدست آمده در نرم افزار Hspice و انتقال آن به نرم افزار Matlab جهت رسم رویه حاصل از خروجی و مقایسه آن با نتایج شبیه سازی حاصل از کنترل کننده فازی نرم افزاری، دقت بالای این کنترل کننده‌ها به وضوح مشاهده می‌شود. با توجه به ویژگی‌های مهمی مانند کنترل پذیری و دقت بسیار بالا به دلیل استفاده از نافازی ساز ممدازی، نتایج بدست آمده حاکی از سرعت و دقت بالای هر دو کنترل کننده در مقایسه با کنترل کننده‌های مشابه می‌باشد.

# فصل اول

## ۱-۱ مقدمه

ایجاد منطق فازی را می‌توان وقوع یکی از انقلاب‌های عظیم در قرن اخیر دانست که کاربرد آن در علوم و فنون مختلف از جمله صنعت الکترونیک، دال بر ادعای پیشرفت آن است. تئوری این منطق که توسط آقای پروفسور لطفی زاده در سال ۱۹۶۵ ارایه گردید، بر اساس مدلی استوار است که پارامترهای محیط غیرخطی را به دنیای منطق فازی، که بصورت عبارت‌های زبانی ایجاد می‌شوند، تبدیل می‌کند. از آنجا که آنالیز داده‌های صریح<sup>۱</sup> در محیط کلاسیک با استفاده از مدل‌سازی توابع ریاضی منجر به پیچیده شدن انها می‌شود. تجزیه و تحلیل داده‌های فازی شده، امکان بررسی بصورت نرم‌تر و اعمال قانون‌های دلخواه کنترلی را ایجاد و آسانتر می‌نماید. و از طرفی نیز با توجه به برتری سیستم‌های سخت افزاری نسبت به عملکرد آن در سیستم‌های نرم افزاری، مانند سرعت بالاتر، تمایل به طراحی کنترل‌کننده‌های فازی در حالت سخت افزاری روبه گسترش می‌باشد.

## ۲-۱ اهداف

استفاده از خاصیت انعطاف‌پذیری منطق فازی، منجر به ایجاد کنترل‌کننده‌های فازی با قابلیت داشتن هوش مصنوعی می‌شود که رفتار محسوس بشری را با دقت‌های بالا، مدل و کنترل می‌کند. منطق فازی به دلیل کاهش پیچیدگی‌های معادلات، یکی از جذاب‌ترین منطق‌ها به شمار می‌آید. پیاده سازی این منطق به

<sup>۱</sup> crisp

صورت نرم افزاری توسط بسیاری از نرم افزارها قابل اجرا می‌باشد اما بنابر دلایلی مانند: پایین بودن سرعت محاسبات، بکارگیری آن بسیار مطلوب نمی‌باشد. بنابراین جهت افزایش سرعت محاسبات (به عنوان یکی از مهمترین دلایل) تمایل مهندسان برای پیاده سازی سخت‌افزاری این منطق، افزایش یافته است. در پیاده سازی سخت افزاری علاوه بر افزایش سرعت معیارهایی مانند کاهش سطح اشغالی، کاهش توان مصرفی، کاهش پیچیدگی‌های مداری حائز اهمیت می‌باشد.

در این پایان نامه، تعدادی از این مدارها که تا کنون برای این امر طراحی شده اند مورد بررسی و تحلیل قرار گرفته و ویژگی‌های آنها بیان شده است. سپس با توجه به نکته‌های موجود برای تمامی قسمت‌های کنترل کننده‌ی منطق فازی، مدارها و الگوریتم‌های جدیدی با ویژگی‌های بهتر مانند توان مصرفی پایین‌تر، کنترل پذیری بالاتر و مساحت اشغالی کمتر طراحی و ارایه شده است. در ابتدا ۲ مدار فازی ساز مثلثی و گوسی طراحی و تحلیل شده که از نظر توان مصرفی نسبت به مدارهای مشابه عملکرد بسیار مناسبی را نشان می‌دهند. جانمایی مدار فازی ساز گوسی نیز طراحی و شبیه سازی شده است که دارای مساحت اشغالی بسیار کمی در مقابل کارهای گذشته می‌باشد. سپس مدار Min-Max جهت استفاده در پایگاه قواعد طراحی و تحلیل شده است که نسبت به مدارهای مشابه دارای کنترل پذیری دیجیتالی در انتخاب نوع عملگر می‌باشد. در انتهای نیز با بهره‌گیری از مدارهای ضرب کننده/ تقسیم کننده در کارهای گذشته به همراه طراحی‌های مناسب، الگوریتمی جدید در نافازی سازی مدانی در پیاده سازی سخت‌افزاری کنترل کننده‌های فازی ارایه شده است که دارای کنترل پذیری بسیار بالایی در بسیاری از پارامترهای مهم و اساسی یک کنترل کننده می‌باشد که مزیتی نسبت به کارهای گذشته به شمار می‌رود. سپس با ترکیب این مدارها دو نوع کنترل کننده منطق فازی طراحی و نتایج آن بررسی شده است.

### ۳-۱ سازماندهی

پایان نامه مشتمل بر پنج فصل می‌باشد که در ادامه، مطالب به صورت زیر ارایه شده است:

**فصل دوم : مروری بر منطق فازی ، معرفی و تحلیل کارهای گذشته**

در ابتدای این فصل ابتدا منطق فازی و تعدادی از ویژگی های آن مورد بررسی قرار گرفته است. سپس مقالات با توجه به تقسیم بندی های منطق فازی، دسته بندی و ارایه شده است و همراه با نتیجه مقاله مورد بررسی قرار گرفته اند.

### فصل سوم: معرفی و تحلیل مدارهای طراحی شده

در این فصل مدارهای طراحی شده در هر سه قسمت کنترل کننده فازی شامل: (۱) مدارهای فازی ساز مثلثی و گوسی (۲) مدار Min-Max (۳) مدارهای نافازی ساز، ارایه و تحلیل شده و همراه با نتایج شبیه سازی توسط نرم افزار Hspice در دو تکنولوژی  $0.35\text{um}$  و  $90\text{nm}$  نشان داده شده است. جانمایی طراحی شدهی مدار فازی ساز گوسی در نرم فزار Microwind به همراه نتیجه شبیه سازی توسط نرم افزار Tanner نیز در این بخش ارایه شده است.

### فصل چهارم: نتایج شبیه سازی کنترل کننده های طراحی شده

پس از بررسی تمامی قسمت های کنترل کننده در فصل قبل، با ترکیب این مدارها دو کنترل کننده فازی با تعداد توابع عضویت متفاوت در ورودی و خروجی طراحی شده و نتایج آن پس از شبیه سازی توسط نرم افزار Hspice در تکنولوژی  $0.35\text{um}$  ، در نرم افزار Matlab وارد شده و رویه حاصل از شبیه سازی مداری با رویه حاصل از همان کنترل کننده بصورت نرم افزاری مقایسه شده است.

### فصل ۵ : نتیجه گیری و پیشنهادات

در این قسمت، تمامی نتایج بدست آمده در فصل ۳ و فصل ۴، ارایه شده و با نتایج کارهای گذشته مقایسه گردیده است. در انتهای این فصل نیز با توجه به ویژگی ها و قابلیت های مدارهای طراحی شده، پیشنهادهایی برای بهبود عملکرد سخت افزاری این مدارها ارایه گردیده است.

# فصل دوم