



دانشگاه آزاد اسلامی
واحد تهران مرکزی

دانشکده فنی و مهندسی، گروه مهندسی برق

پایان نامه برای دریافت درجه کارشناسی ارشد (M.Se)

گرایش: الکترونیک

عنوان:

طراحی یک کنترل کننده منطق فازی (FLC) مد جریان با فن آوری CMOS

استاد راهنما

دکتر فرهاد رزاقیان

استاد مشاور

دکتر فرداد فرخی

پژوهشگر

مهناز رنجبر

تابستان ۱۳۹۱

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

تقدیم به مهربان فرشتگانی که :

لحظات ناب باورِ بودن، لذت و غرورِ دانستن، جسارتِ خواستن،
عظمتِ رسیدن و تمام تجربه‌های یکتا و زیبای زندگی‌م، مدیون
حضور سبز آنهاست . . .

پدر عزیزم

و

مادر مهربانم

تقدیر و تشکر

سپاس بیکران پروردگار یکتا را که هستی مان بخشید و به طریق علم و دانش رهنمونمان شد و به همنشینی رهروان علم و دانش مفتخرمان نمود و خوشه چینی از علم و معرفت را روزیمان ساخت.

در ابتدا بر خود لازم می‌دانم که از زحمات استاد گرانقدر جناب آقای **دکتر فرهاد رزاقیان** که در این مدت از بنده حمایت کامل را ابراز داشتند کمال تشکر و قدردانی داشته باشم و برای ایشان موفقیت روزافزون و کسب درجات علمی بالاتر را از خداوند منان خواهانم.

از استاد ارجمند جناب آقای **دکتر فرداد فرخی** که حامی و گره‌گشای بسیاری از مشکلات بنده در این مدت بودند کمال تشکر و قدردانی می‌نمایم و برای ایشان موفقیت در تمامی مراحل زندگی و کسب درجات علمی بالاتر را از ایزد منان خواهانم.

همچنین از جناب آقای **دکتر امیر امیرآبادی** که داوری پایان نامه اینجانب را تقبل نمودند صمیمانه تشکر و سپاسگزاری می‌نمایم.

از استاد گرانقدر جناب آقای **دکتر غلامرضا کریمی** که با صبر و شکیبایی، بنده را در تمام مدت تحصیل در به نتیجه رساندن هرچه بهتر این پایان نامه یاری نمودند کمال تشکر و قدردانی دارم.

در انتها تشکر و قدردانی صمیمانه و خالصانه خود را به **مهندس علی رنجبر**، **مهندس منیژه رنجبر** و **خواهر عزیزم مریم** که در تمام این مدت مشوق و حامی بزرگی برای بنده بودند تقدیم می‌نمایم و از خداوند حکیم برای ایشان موفقیت روزافزون در تمامی مراحل زندگی را خواستارم.

فهرست مطالب

صفحه	عنوان
۱	چکیده.....
۳	فصل اول.....
۴	۱-۱ مقدمه.....
۴	۲-۱ اهداف.....
۵	۳-۱ سازماندهی.....
۷	فصل دوم.....
۸	۱-۲ منطق فازی و مجموعه های فازی.....
۹	۱-۱-۲ عملکرد مجموعه های فازی.....
۹	۲-۱-۲ مشخصات مجموعه های فازی.....
۱۱	۲-۲ سیستم های کنترل فازی.....
۱۲	۱-۲-۲ رویکردهای کنترل کننده فازی.....
۱۳	۲-۲-۲ تکنیک های طراحی سخت افزاری.....
۱۴	۳-۲ پیاده سازی سیستمهای کنترل فازی در تکنولوژی CMOS.....
۱۵	۱-۳-۲ مدارهای آینه جریان.....
۱۹	۲-۳-۲ مدار زوج تفاضلی.....
۲۱	۳-۳-۲ ترکیب مدارهای MOS.....
۲۴	۴-۲ ساختار اصلی سیستم.....
۲۴	۱-۴-۲ فازی ساز.....
۲۴	۱-۱-۴-۲ تولید توابع عضویت در مد جریان.....
۲۴	۱-۱-۴-۲ مدار (۱): مدار پایه ای تولید تابع عضویت همراه با بررسی تغییرات هدایت انتقالی.....
۲۷	۲-۱-۴-۲ مدار (۲): مدار تولید شش تابع عضویت گوسی توسط پنج زوج تفاضلی.....
۲۹	۳-۱-۴-۲ مدار (۳): تولید تابع عضویت گوسی با سیگنالهای ترکیبی.....
۳۱	۴-۱-۴-۲ مدار (۴): مدار تولید تابع عضویت با مدار مینیموم و تفریق گر.....

- ۳۴ ۲-۴-۱-۱-۵ مدار (۵): تابع عضویت متقارن با چهار زوج تفاضلی به همراه مدار تفریق گر
- ۳۷ ۲-۴-۱-۱-۶ مدار (۶): تابع عضویت متقارن مثلثی با آینه جریان کنترل پذیر
- ۴۱ ۲-۴-۱-۱-۷ مدار (۷): تولید تابع عضویت گوسی توسط مدار تولید معادله
- ۴۳ ۲-۴-۱-۱-۸ مدار (۸): تابع عضویت غیرمتقارن با آینه جریان PMOS
- ۴۶ ۲-۴-۱-۲ مدارهای مد ولتاژ
- ۴۶ ۲-۴-۱-۲ مدار (۱): تولید انواع توابع عضویت توسط یک مدار واحد
- ۴۹ ۲-۴-۱-۲ مدار (۲): تولید تابع عضویت مثلثی و ذوزنقه ای توسط تابع تولید شیب
- ۵۴ ۲-۴-۱-۳ مدار (۳): تولید تابع عضویت با مدار تولید شیب بصورت پله ای به همراه دیکدر
- ۵۸ ۲-۴-۲ پایگاه قواعد
- ۵۸ ۲-۴-۱ مدار (۱): مدار ماکزیمم و مینیمم
- ۶۱ ۲-۴-۲ مدار (۲): مدار Min به همراه ترانزیستور تزویج و محدود کننده
- ۶۳ ۲-۴-۳ نافیازی ساز
- ۶۳ ۲-۴-۱ مدار (۱): مدار نافیازی ساز با ضرب/تقسیم کننده
- ۶۴ ۲-۴-۲ مدار (۲): مدار نافیازی ساز پایدار بدون مدار تقسیم کننده با اتصالات موازی
- ۶۶ ۲-۴-۳ مدار (۳): مدار نافیازی ساز با ضرب/تقسیم کننده به همراه جمع کننده واحد
- ۶۸ ۲-۴-۴ مدار (۴): مدار نافیازی ساز به همراه مدار تقسیم کننده ساده
- ۶۹ ۲-۴-۵ مدار (۵): تقسیم کننده تکمیلی مدار (۴)
- ۷۰ ۲-۴-۶ مدار (۶): مدار نافیازی ساز به همراه مدار انعکاس جریان
- ۷۳ ۲-۴-۷ مدار (۷): مدار نافیازی ساز توسط مدار مجذور/ریشه و مجذور/تقسیم کننده
- ۷۹ فصل سوم
- ۸۰ ۳-۱ مدار فازی ساز
- ۸۱ ۳-۱-۱ مدار فازی ساز مثلثی
- ۸۴ ۳-۱-۱-۱ نتایج شبیه سازی در تکنولوژی 0.35um
- ۸۶ ۳-۱-۱-۲ نتایج شبیه سازی در تکنولوژی 90nm
- ۸۹ ۳-۱-۲ مدار فازی ساز گوسی
- ۹۰ ۳-۱-۲-۱ نتایج شبیه سازی مدار در تکنولوژی 0.35um
- ۹۲ ۳-۱-۲-۲ نتایج شبیه سازی مدار در تکنولوژی 90nm

۹۴.....	۳-۲-۱-۳	جانمایی مدار فازی ساز گوسی.....
۹۶.....	۲-۳	مدار Min-Max.....
۹۷.....	۱-۲-۳	نتایج شبیه سازی مدار Min-Max با تکنولوژی 0.35um.....
۹۸.....	۲-۲-۳	نتایج شبیه سازی مدار Min-Max با تکنولوژی 90nm.....
۱۰۰.....	۳-۳	مدار نافازی ساز.....
۱۰۵.....	۱-۱-۳-۳	نتایج شبیه سازی با تکنولوژی CMOS 0.35um.....
۱۰۶.....	۲-۱-۳-۳	نتایج شبیه سازی مدار انتگرالگیر با تکنولوژی CMOS 90nm.....
۱۱۲.....		فصل چهارم
۱۱۳.....	۱-۴	نتایج شبیه سازی مدار کنترل کننده منطق فازی.....
۱۱۳.....	۱-۱-۴	کنترل کننده اول.....
۱۱۸.....	۲-۱-۴	کنترل کننده دوم.....
۱۲۲.....		فصل پنجم
۱۲۳.....		نتیجه گیری و پیشنهادات.....
۱۲۸.....		فهرست مراجع
۱۳۱.....		چکیده انگلیسی

فهرست جدول ها

عنوان	صفحه
جدول ۱-۲ تغییرات I_{out2} برای مقادیر مختلف ولتاژ ورودی [۸]	۳۶
جدول ۲-۲ شیب نمودار جریان خروجی و اندازه ترانزیستورهای مدار پیشنهادی [۹]	۳۹
جدول ۱-۳ کنترل دیجیتال شیب توابع عضویت	۸۲
جدول ۲-۳ نسبت W/L ترانزیستورهای زوج تفاضلی	۸۴
جدول ۳-۳ کنترل دیجیتال شیب توابع عضویت	۸۵
جدول ۴-۳ تاثیر ولتاژ کنترلی بر روی مدار Min-Max پیشنهادی	۹۷
جدول ۵-۳ نسبت ترانزیستورها برای تعیین شیب توابع عضویت خروجی	۱۱۰
جدول ۱-۴ مشخصات مداری توابع عضویت ورودی	۱۱۴
جدول ۲-۴ مشخصات مداری توابع عضویت خروجی	۱۱۴
جدول ۳-۴ قوانین فازی - nonsingletons	۱۱۵
جدول ۴-۴ مشخصات مداری توابع عضویت ورودی	۱۱۸
جدول ۵-۴ مشخصات مداری توابع عضویت خروجی	۱۱۸
جدول ۱-۵ مقایسه نتیجه مدارهای فازی* ساز	۱۲۴
جدول ۲-۵ نتیجه مدارهای کنترل کننده منطق فازی	۱۲۵
جدول ۳-۵ مقایسه نتایج مدارهای کنترل کننده منطق فازی	۱۲۶

فهرست شکل‌ها

صفحه	عنوان
۱۰	شکل ۱-۲ توابع عضویت: (الف) گوسی (ب) دوزنقه ای (ج) مثلثی [۱].....
۱۰	شکل ۲-۲ عملکرد عملگرها: (الف) اجتماع (ب) اشتراک (ج) متمم [۱].....
۱۲	شکل ۳-۲ روش های پاسخ فازی ممدانی و Takagi-Sugeno [۴].....
۱۵	شکل ۴-۲ مقایسه جریان خروجی مدارهای آینه جریان [۶].....
۱۶	شکل ۵-۲ مشخصات ورودی-خروجی جریان آینه ای توسط بکارگیری [۶].....
۱۶	شکل ۶-۲ مدارهای آینه جریان [۲۶].....
۱۷	شکل ۷-۲ ساختار اول برای تولید توابع عضویت [۲۶].....
۱۸	شکل ۸-۲ ساختار دوم برای تولید توابع عضویت [۲۶].....
۱۸	شکل ۹-۲ ساختار سوم تولید توابع عضویت [۲۶].....
۲۰	شکل ۱۰-۲ مدار تقویت کننده تفاضلی ساده به همراه معادلات آن [۱].....
۲۲	شکل ۱۱-۲ تغییرات هدایت انتقالی در حالت های مختلف [۲۳].....
۲۴	شکل ۱۲-۲ تحقق تابع عضویت هدایت انتقالی توسط مد جریان [۲۳].....
۲۵	شکل ۱۳-۲ مدار تابع عضویت خطی- تکه ای مد جریان CMOS و شکل های انتقال جریان کمکی [۲۳].....
۲۶	شکل ۱۴-۲ مدار تولید تابع عضویت [۲۳].....
۲۷	شکل ۱۵-۲ تاثیر تنظیم شیب توابع عضویت در ترکیب ترانزیستورها [۲۳].....
۲۸	شکل ۱۶-۲ مدار فازی ساز با پنج زوج تفاضلی جهت ایجاد شش تابع عضویت: (چهار تابع گوسی برای مرکز و دو تابع هلالی در طرفین) [۱۱].....
۲۹	شکل ۱۷-۲ نمونه ای از شش جریان خروجی از مدار فازی ساز [۱۱].....
۲۹	شکل ۱۸-۲ مدار فازی ساز با ولتاژ صریح V_{in} ، ولتاژهای مرجع، کلیدهای کنترلی و جریان فازی خروجی I_1 تا I_7 [۲۷].....
۳۰	شکل ۱۹-۲ مدار زوج تفاضلی پایه جهت تولید تابع عضویت گوسی [۲۷].....
۳۱	شکل ۲۰-۲ نتایج شبیه سازی [۲۷].....
۳۲	شکل ۲۱-۲ مدار فازی ساز پیشنهادی مدار (۴) [۲۵].....
۳۳	شکل ۲۲-۲ نتیجه شبیه سازی اولین تابع عضویت فازی ساز [۲۵].....
۳۳	شکل ۲۳-۲ نتایج شبیه سازی [۲۵].....
۳۴	شکل ۲۴-۲ (الف) ایده اصلی مدار مینیمم (ب) ساختار مدار مینیمم پیشنهادی [۲۵].....
۳۵	شکل ۲۵-۲ نمای کلی مدار فازی ساز پیشنهادی [۱۰].....
۳۵	شکل ۲۶-۲ شماتیک مدار فازی ساز با مدار تفریق گر [۸].....
۳۶	شکل ۲۷-۲ نتایج تابع عضویت گوسی با W/L مختلف [۸].....
۳۷	شکل ۲۸-۲ تابع عضویت دوزنقه ای با اعمال ولتاژهای مرجع بالا [۸].....
۳۷	شکل ۲۹-۲ مدار پیشنهادی فازی ساز [۹].....
۳۸	شکل ۳۰-۲ مدار یکسوکننده جریان [۹].....
۳۸	شکل ۳۱-۲ آینه جریان کنترل پذیر [۹].....

شکل ۲-۳۲	شکل تابع عضویت خروجی [۹]	۳۹
شکل ۲-۳۳	اثر تغییر I_x بر شکل تابع عضویت [۹]	۴۰
شکل ۲-۳۴	تاثیر I_s بر شکل تابع عضویت [۹]	۴۰
شکل ۲-۳۵	تنظیم شیب توسط $S1, S2, S3$ [۹]	۴۰
شکل ۲-۳۶	تاثیر I_{ref} بر شکل تابع عضویت [۹]	۴۱
شکل ۲-۳۷	نمودار بلوکی مدار پیشنهادی [۲۱]	۴۲
شکل ۲-۳۸	مدار یکسوساز، مجذور/ تقسیم کننده [۲۱]	۴۲
شکل ۲-۳۹	نمودار بلوکی تابع عضویت [۱۳]	۴۳
شکل ۲-۴۰	شماتیک مدار تابع عضویت [۱۳]	۴۴
شکل ۲-۴۱	تنظیم عرض تابع گوسی توسط تنظیم w/L [۱۳]	۴۴
شکل ۲-۴۲	تنظیم شیب سمت چپ تابع گوسی توسط تغییر w/L ترانزیستورهای $M3, M4$ و سمت راست توسط تغییر ترانزیستورهای $M1, M2$ [۱۳]	۴۵
شکل ۲-۴۳	تنظیم سمت راست تابع دوزنقه ای [۱۳]	۴۵
شکل ۲-۴۴	تنظیم سمت چپ تابع دوزنقه ای [۱۳]	۴۵
شکل ۲-۴۵	تولید تابع عضویت z-shape [۱۳]	۴۶
شکل ۲-۴۶	تولید تابع عضویت S-shape [۱۳]	۴۶
شکل ۲-۴۷	شماتیک مدار تولید تابع عضویت فازی آنالوگ CMOS [۳]	۴۷
شکل ۲-۴۸	ولتاژ درین ترانزیستورهای M_5, M_6, M_9 (به ترتیب از بالا) [۳]	۴۷
شکل ۲-۴۹	تولید توابع مثلثی و دوزنقه‌های با تغییر V_{ref1} (تصویر راست) و V_{ref2} (تصویر چپ) [۳]	۴۸
شکل ۲-۵۰	تولید توابع s-shape و z-shape با تغییر ولتاژ مرجع [۳]	۴۸
شکل ۲-۵۱	تولید تابع مثلثی با V_{grade} مختلف [۳]	۴۸
شکل ۲-۵۲	نتایج حاصل از تغییر در W/L ترانزیستورها [۳]	۴۹
شکل ۲-۵۳	نتایج تاثیر تغییرات دمایی [۳]	۴۹
شکل ۲-۵۴	نمودار بلوکی مدار فازی ساز [۵]	۵۰
شکل ۲-۵۵	مشخصات تابع عضویت دوزنقه ای [۵]	۵۰
شکل ۲-۵۶	مدار فازی ساز پیشنهادی [۵]	۵۰
شکل ۲-۵۷	نمودار بلوکی مدار تولید تابع عضویت [۵]	۵۱
شکل ۲-۵۸	جریان خروجی مدار تابع عضویت [۵]	۵۱
شکل ۲-۵۹	مدار مینیمم دو ورودی [۵]	۵۲
شکل ۲-۶۰	نتیجه شبیه سازی مدار مینیمم [۵]	۵۲
شکل ۲-۶۱	مدار مکمل فازی [۵]	۵۳
شکل ۲-۶۲	نتایج شبیه سازی مدار فازی ساز [۵]	۵۳
شکل ۲-۶۳	بلوک دیاگرام مدار پیشنهادی [۲۴]	۵۴
شکل ۲-۶۴	نمونه ای از نتیجه تابع عضویت [۲۴]	۵۴
شکل ۲-۶۵	نمودار بلوکی مدار تولید تابع شیب دیجیتال [۲۴]	۵۵

شکل ۶۶-۲	جزییات مدار تابع عضویت [۲۴]	۵۵
شکل ۶۷-۲	مدار دیکدر [۲۴]	۵۶
شکل ۶۸-۲	تابع عضویت با هفت گام [۲۴]	۵۷
شکل ۶۹-۲	تابع عضویت با شیب های مختلف (۷ و ۱۰ و ۱۵) [۲۴]	۵۷
شکل ۷۰-۲	تولید تابع عضویت مثلثی و ذوزنقه ای [۲۴]	۵۷
شکل ۷۱-۲	مدار مینیمم پیشنهادی [۲۷]	۵۸
شکل ۷۲-۲	مدار ماکزیمم پیشنهادی [۲۷]	۵۹
شکل ۷۳-۲	نتیجه شبیه سازی مدار MIN (شکل-۷۲-الف) [۲۷]	۶۰
شکل ۷۴-۲	نتیجه شبیه سازی مدار MAX (شکل-۷۲-الف) [۲۷]	۶۰
شکل ۷۵-۲	نتیجه شبیه سازی مدار MAX (شکل-۷۲-ب) [۲۷]	۶۱
شکل ۷۶-۲	مدار MIN پیشنهادی [۱۷]	۶۱
شکل ۷۷-۲	نتیجه شبیه سازی مدار MIN [۱۵]	۶۲
شکل ۷۸-۲	مدار آینه جریان [۲۵]	۶۳
شکل ۷۹-۲	مدار تقسیم کننده جریان-ولتاژ [۲۵]	۶۳
شکل ۸۰-۲	مدار تقسیم کننده با اتصالات موازی [۵]	۶۵
شکل ۸۱-۲	مدار شیفیت دهنده مثبت [۵]	۶۵
شکل ۸۲-۲	مدار ازبین برنده تغییرات ولتاژ آستانه در مدار شیفیت دهنده [۵]	۶۶
شکل ۸۳-۲	نمودار شماتیکی کامل مدار نافازی ساز [۵]	۶۶
شکل ۸۴-۲	مدار ضرب/تقسیم کننده بهبود داده شده با جریان ورودی I_{s1} , I_{min1} و I_{sum} جریان خروجی I_{out} [۲۷]	۶۷
شکل ۸۵-۲	نتایج شبیه سازی [۲۷]	۶۷
شکل ۸۶-۲	مدار تقسیم کننده جریان [۸]	۶۸
شکل ۸۷-۲	نتیجه شبیه سازی مدار تقسیم کننده [۸]	۶۹
شکل ۸۸-۲	مدار پیشنهادی تقسیم کننده در مد جریان [۱۰]	۶۹
شکل ۸۹-۲	نتایج شبیه سازی [۱۰]	۷۰
شکل ۹۰-۲	نموار بلوکی مدار نافازی ساز [۱۳]	۷۱
شکل ۹۱-۲	مدار انعکاس جریان [۱۳]	۷۱
شکل ۹۲-۲	مدار ضرب/تقسیم کننده [۱۳]	۷۲
شکل ۹۳-۲	پاسخ مدار انعکاس جریان $\alpha=0.5, 1, 2$ [۱۳]	۷۲
شکل ۹۴-۲	عملکرد مدار ضرب/تقسیم کننده به عنوان ضرب کننده [۱۳]	۷۳
شکل ۹۵-۲	عملکرد مدار ضرب/تقسیم کننده به عنوان تقسیم کننده [۱۳]	۷۳
شکل ۹۶-۲	مجموعه های فازی و پاسخ توابع عضویت آنها [۱۴]	۷۴
شکل ۹۷-۲	ناحیه جریان نافازی ساز [۱۴]	۷۴
شکل ۹۸-۲	مدار نافازی ساز با ۹ مجموعه فازی [۱۴]	۷۵
شکل ۹۹-۲	مدار مجذور/ریشه مد جریان [۱۴]	۷۵
شکل ۱۰۰-۲	نتایج تجربی مدار مجذور/ریشه [۱۴]	۷۶

شکل ۲-۱۰۱ مدار مجذور/تقسیم کننده [۱۴]	۷۷
شکل ۲-۱۰۲ نتایج تجربی مدار مجذور/تقسیم کننده [۱۴]	۷۸
شکل ۲-۱۰۳ نتیجه تجربی نافازی ساز با $I_{yi}=10\mu A$ و $I_{yi+1}=20\mu A$ [۱۴]	۷۸
شکل ۳-۱ مدار فازی ساز مثلثی طراحی شده	۸۱
شکل ۳-۲ زوج تفاضلی ورودی به همراه سویچها و ترانزیستورهای کنترلی مدار طراحی شده	۸۲
شکل ۳-۳ قسمت خروجی مدار فازی ساز مثلثی	۸۳
شکل ۳-۴ نتیجه شبیه سازی مدار فازی ساز با تغییر ولتاژ مرجع و $S_r=111$ و $S=001$	۸۴
شکل ۳-۵ نتیجه شبیه سازی مدار فازی ساز با تغییر جریان I_{ref} (تنظیم ارتفاع تابع عضویت توسط کنترل دیجیتال S_r با مشخصات $V_1=2v$ و $S=001$)	۸۵
شکل ۳-۶ نتیجه شبیه سازی مدار فازی ساز با تغییر ولتاژ کنترلی در کنترل شیب $V_1=1.5v$ و $S_r=111$	۸۵
شکل ۳-۷ نمونه مدار شبیه سازی شده با مشخصه $v_{in}=1.5v$ و $S_r=111$ و $S=001$	۸۶
شکل ۳-۸ نتیجه توان مصرفی مدار فازی ساز با مشخصه $v_{in}=1.5v$ و $S_r=111$ و $S=001$	۸۶
شکل ۳-۹ نتیجه شبیه سازی مدار با مشخصات $v_1=[0.2v-0.8v]$ و $W/L=8$ و $I_{ss}=10\mu$ و $I_{ref}=10\mu$	۸۷
شکل ۳-۱۰ نتیجه شبیه سازی مدار با مشخصات $V_1=0.4m$ و $L=0.1\mu m$ و $W/L=[1-8]$ و $I_{ss}=10\mu$ و $I_{ref}=10\mu$	۸۷
شکل ۳-۱۱ نتایج شبیه سازی مدار با تغییر جریان I_{ref} با مشخصات $V_1=40mv$ و $W/L=8$ و $I_{ref}=[4\mu-10\mu]$	۸۷
شکل ۳-۱۲ توان مصرفی مدار با مشخصات $v_1=400mv$ و $W/L=8$ و $I_{ss}=10\mu$ و $I_{ref}=10\mu$	۸۸
شکل ۳-۱۳ دیاگرام کلی مدار فازی ساز گوسی پیشنهادی	۸۹
شکل ۳-۱۴ نتیجه شبیه سازی مدار فازی ساز گوسی با تنظیم ولتاژهای مرجع و شیب توابع عضویت با مشخصات $L=0.4\mu m$ و $W/L=[1-10]$	۹۰
شکل ۳-۱۵ نتیجه شبیه سازی مدار فازی ساز گوسی با تغییر جریان مرجع I_o	۹۱
شکل ۳-۱۶ توان مصرفی مدار فازی ساز طراحی شده با مشخصات $W/L=5$ و $I_{ss}=10\mu A$	۹۱
شکل ۳-۱۷ نتایج شبیه سازی مدار با مشخصات $W/L=[1-7]$ و $L=0.1\mu m$ و $I_{ss}=10\mu A$	۹۲
شکل ۳-۱۸ نتایج شبیه سازی مدار با تغییر I_{ss} و $W/L=[1-7]$ و $L=0.1\mu m$	۹۲
شکل ۳-۱۹ توان مصرفی مدار شبیه سازی شده با مشخصات $W/L=[1-7]$ و $L=0.1\mu m$ و $I_{ss}=10\mu A$	۹۳
شکل ۳-۲۰ نتیجه شبیه سازی جانمایی طراحی شده مدار فازی ساز گوسی $W/L=3/0.4$ و $I_{ss}=30\mu A$	۹۴
شکل ۳-۲۱ جانمایی مدار فازی ساز گوسی	۹۵
شکل ۳-۲۲ مدار Min-Max پیشنهادی با کنترل دیجیتال	۹۶
شکل ۳-۲۳ نتایج شبیه سازی مدار Min-Max در حالت Min	۹۷
شکل ۳-۲۴ نتایج شبیه سازی مدار Min-Max در حالت Max	۹۸
شکل ۳-۲۵ نتایج شبیه سازی مدار Min-Max در حالت Min	۹۸
شکل ۳-۲۶ نتایج شبیه سازی مدار Min-Max در حالت Max	۹۹
شکل ۳-۲۷ مقایسه روش نافازی سازی مرکز ثقل ممدانی و takagi-sugeno [۴]	۱۰۱
شکل ۳-۲۸ دیاگرام کلی الگوریتم پیشنهادی نافازیساز	۱۰۲
شکل ۳-۲۹ جزئیات الگوریتم پیشنهادی نافازی ساز	۱۰۲
شکل ۳-۳۰ تابع عضویت مثلثی	۱۰۲

شکل ۳-۳۱	مدار ضرب کننده/تقسیم کننده [۲۸]	۱۰۳
شکل ۳-۳۲	نتایج شبیه سازی مدار ضرب کننده	۱۰۴
شکل ۳-۳۳	ورودی اول مورد نیاز برای مدار انتگرال گیر (ورودیهای سمت چپ)	۱۰۵
شکل ۳-۳۴	ورودی دوم مورد نیاز برای مدار انتگرال گیر (ورودیهای سمت راست)	۱۰۵
شکل ۳-۳۵	نتایج شبیه سازی مدار انتگرال گیر با مشخصات $I_{ss}=10\mu A$ و $I_x=[0-10\mu]$ در تکنولوژی $0.35\mu m$	۱۰۶
شکل ۳-۳۶	خطای مدار انتگرال گیر با مشخصات $I_{ss}=10\mu A$ و $I_x=[0-10\mu]$ در تکنولوژی $0.35\mu m$	۱۰۶
شکل ۳-۳۷	نتایج شبیه سازی مدار انتگرال گیر با مشخصات $I_{ss}=10\mu A$ و $I_x=[0-10\mu]$ در تکنولوژی $90nm$	۱۰۷
شکل ۳-۳۸	خطای مدار انتگرال گیر با مشخصات $I_{ss}=10\mu A$ و $I_x=[0-10\mu]$ در تکنولوژی $90nm$	۱۰۷
شکل ۳-۳۹	محل برخورد دو تابع عضویت	۱۰۹
شکل ۳-۴۰	شیب های تولد شده توسط تنظیم نسبت $(W/L)_v$	۱۱۰
شکل ۳-۴۱	مدار طراحی شده برای محاسبه تقاطع دو تابع عضویت مجاور	۱۱۱
شکل ۳-۴۲	نتایج شبیه سازی مدار محاسبه جریان فصل مشترک دو تابع عضویت مجاور	۱۱۱
شکل ۴-۱	بلوک دیگرام کنترل کننده اول	۱۱۴
شکل ۴-۲	توابع عضویت ورودی "۱"	۱۱۵
شکل ۴-۳	توابع عضویت ورودی "۲"	۱۱۵
شکل ۴-۴	توابع عضویت خروجی	۱۱۵
شکل ۴-۵	توان مصرفی مدار کنترل کنند منطق فازی طراحی شده	۱۱۶
شکل ۴-۶	نتیجه خروجی فازی ساز Matlab	۱۱۷
شکل ۴-۷	نتیجه خروجی مدار کنترل کننده فازی طراحی شده	۱۱۷
شکل ۴-۸	بلوک دیاگرام کنترل کننده دوم	۱۱۸
شکل ۴-۹	توابع عضویت ورودی "۱"	۱۱۹
شکل ۴-۱۰	توابع عضویت ورودی "۲"	۱۱۹
شکل ۴-۱۱	توابع عضویت خروجی	۱۱۹
شکل ۴-۱۲	نتیجه خروجی فازی ساز Matlab	۱۲۰
شکل ۴-۱۳	نتیجه خروجی مدار کنترل کننده فازی طراحی شده	۱۲۰
شکل ۴-۱۴	توان مصرفی مدار کنترل کننده منطق فازی طراحی شده	۱۲۱

چکیده

کنترل کننده‌های منطق فازی یکی از پرکاربردترین کنترل کننده‌ها در سیستم‌ها و کاربردهای مختلف بوده که در هر دو صورت سخت‌افزاری و نرم‌افزاری قابل پیاده‌سازی و اجرا می‌باشند. اما سیستم‌های نرم‌افزاری بنابر مشکلاتی مانند سرعت پایین در سیستم‌های پیچیده، در بسیاری از موارد دارای محدودیت می‌باشند. بنابراین جهت غلبه بر اینگونه مشکلات تمایل برای پیاده‌سازی سخت‌افزاری روبه گسترش است. در این پایان نامه مدارهای مختلفی برای پیاده‌سازی کنترل کننده‌های منطق فازی در هر سه قسمت: (۱) فازی ساز (۲) پایگاه قواعد (۳) نافازی ساز در مد جریان با فناوری CMOS طراحی و توسط نرم‌افزار Hspice شبیه‌سازی شده است. در قسمت اول، در مدارهای فازی ساز، دو مدار پیشنهاد شده است که نسبت به موارد مشابه دارای برتری‌های اساسی مانند افزایش کنترل پذیری، افزایش دقت و کاهش توان مصرفی می‌باشد که در دو تکنولوژی 90nm و 0.35um طراحی و شبیه‌سازی شده‌اند. مدار فازی ساز اول، مدار تولید تابع عضویت مثلثی با دقت بسیار بالا و توان مصرفی پایین با کنترل دیجیتال بوده که توسط ولتاژهای ترکیبی، کنترل پذیری بسیار بالایی را در شیب، ارتفاع و موقعیت تابع عضویت دارا می‌باشد. در مدار دوم، فازی ساز گوسی با کنترل پذیری بالایی در شیب، ارتفاع و موقعیت توابع عضویت پیشنهاد شده است که قابلیت تولید توابع مثلثی و دوزنقه‌ای را نیز توسط ولتاژهای کنترلی آنالوگ در اختیار کاربر قرار می‌دهد. جانمایی این مدار با قابلیت تولید 5 تابع عضویت در تکنولوژی 0.35um توسط نرم‌افزار Microwind صورت گرفته و شبیه‌سازی آن توسط نرم‌افزار Tanner EDA ارایه شده است. ابعاد این مدار $92.2\mu\text{m} \times 16.6\mu\text{m}$ بوده که در مقایسه با موارد مشابه بسیار مناسب می‌باشد. در قسمت دوم، مدار Min-Max با قابلیت کنترل دیجیتال جهت انتخاب عملگر Min یا Max ارایه شده است که استفاده از آن باعث افزایش کنترل پذیری مدار کنترل کننده فازی خواهد شد. در قسمت سوم نیز یک الگوریتم جدید در پیاده‌سازی مداری نافازی سازها، توسط روش نافازی‌سازی مرکز ثقل ممدانی، ارایه شده و با استفاده از مدارهای ضرب کننده/تقسیم کننده با دقت بالا، طراحی و پیاده‌سازی شده است. این الگوریتم با توجه به کاهش پیچیدگی‌های مدار و استفاده از مدارهای ساده، توان مصرفی مدار کنترل کننده فازی را کاهش داده و کنترل پذیری بسیاری بالایی را در طراحی توابع عضویت خروجی در اختیار کاربر قرار می‌دهد و به دلیل استفاده از روش نافازی ساز ممدانی،

باعث افزایش دقت خروجی نهایی خواهد شد. در انتها دو مدار کنترل کننده فازی، توسط مدارهای ارایه شده، با تعداد توابع عضویت مختلف در ورودی و تعداد قوانین مختلف طراحی و پیاده سازی شده است. مدار کنترل کننده اول دارای دو ورودی با ۳ تابع عضویت، یک خروجی با ۵ تابع عضویت مثلثی و ۹ قانون بوده که توان مصرفی این مدار $8.75mW$ محاسبه شده است که دارای سرعت استنتاج $11.9MFLIPS$ می-باشد. مدار کنترل کننده دوم نیز دارای دو ورودی با ۴ تابع عضویت، یک خروجی با ۷ تابع عضویت مثلثی و ۱۶ قانون بوده که دارای توان مصرفی $16.3mW$ و سرعت استنتاجی معادل $10.5MFLIPS$ می باشد.

با مقایسه نتایج بدست آمده در نرم افزار Hspice و انتقال آن به نرم افزار Matlab جهت رسم رویه حاصل از خروجی و مقایسه آن با نتایج شبیه سازی حاصل از کنترل کننده فازی نرم افزاری، دقت بالای این کنترل کننده‌ها به وضوح مشاهده می شود. با توجه به ویژگی‌های مهمی مانند کنترل پذیری و دقت بسیار بالا به دلیل استفاده از نافازی ساز ممدانی، نتایج بدست آمده حاکی از سرعت و دقت بالای هر دو کنترل کننده در مقایسه با کنترل کننده‌های مشابه می باشد.

فصل اول

۱-۱ مقدمه

ایجاد منطق فازی را می‌توان وقوع یکی از انقلاب‌های عظیم در قرن اخیر دانست که کاربرد آن در علوم و فنون مختلف از جمله صنعت الکترونیک، دال بر ادعای پیشرفت آن است. تئوری این منطق که توسط آقای پروفیسور لطفی زاده در سال ۱۹۶۵ ارائه گردید، بر اساس مدلی استوار است که پارامترهای محیط غیرخطی را به دنیای منطق فازی، که بصورت عبارتهای زبانی ایجاد می‌شوند، تبدیل می‌کند. از آنجا که آنالیز داده-های صریح^۱ در محیط کلاسیک با استفاده از مدلسازی توابع ریاضی منجر به پیچیده شدن آنها می‌شود. تجزیه و تحلیل داده‌های فازی شده، امکان بررسی بصورت نرم‌تر و اعمال قانون‌های دلخواه کنترلی را ایجاد و آسانتر می‌نماید. و از طرفی نیز با توجه به برتری سیستم‌های سخت افزاری نسبت به عملکرد آن در سیستم-های نرم افزاری، مانند سرعت بالاتر، تمایل به طراحی کنترل‌کننده‌های فازی در حالت سخت افزاری روبه گسترش می‌باشد.

۲-۱ اهداف

استفاده از خاصیت انعطاف‌پذیری منطق فازی، منجر به ایجاد کنترل‌کننده‌های فازی با قابلیت داشتن هوش مصنوعی می‌شود که رفتار محسوس بشری را با دقت‌های بالا، مدل و کنترل می‌کند. منطق فازی به دلیل کاهش پیچیدگی‌های معادلات، یکی از جذاب‌ترین منطوقها به شمار می‌آید. پیاده سازی این منطق به

^۱ crisp

صورت نرم افزاری توسط بسیاری از نرم افزارها قابل اجرا می‌باشد اما بنابر دلایلی مانند: پایین بودن سرعت محاسبات، بکارگیری آن بسیار مطلوب نمی‌باشد. بنابراین جهت افزایش سرعت محاسبات (به عنوان یکی از مهمترین دلایل) تمایل مهندسان برای پیاده سازی سخت‌افزاری این منطق، افزایش یافته است. در پیاده سازی سخت افزاری علاوه بر افزایش سرعت معیارهایی مانند کاهش سطح اشغالی، کاهش توان مصرفی، کاهش پیچیدگی های مدارای حایز اهمیت می‌باشد.

در این پایان نامه، تعدادی از این مدارها که تا کنون برای این امر طراحی شده اند مورد بررسی و تحلیل قرار گرفته و ویژگی های آنها بیان شده است. سپس با توجه به نکته‌های موجود برای تمامی قسمت‌های کنترل کننده‌ی منطق فازی، مدارها و الگوریتم‌های جدیدی با ویژگی‌های بهتر مانند توان مصرفی پایین‌تر، کنترل پذیری بالاتر و مساحت اشغالی کمتر طراحی و ارایه شده است. در ابتدا ۲ مدار فازی ساز مثلثی و گوسی طراحی و تحلیل شده که از نظر توان مصرفی نسبت به مدارهای مشابه عملکرد بسیار مناسبی را نشان می‌دهند. جانمایی مدار فازی ساز گوسی نیز طراحی و شبیه سازی شده است که دارای مساحت اشغالی بسیار کمی در مقابل کارهای گذشته می‌باشد. سپس مدار Min-Max جهت استفاده در پایگاه قواعد طراحی و تحلیل شده است که نسبت به مدارهای مشابه دارای کنترل پذیری دیجیتالی در انتخاب نوع عملگر می‌باشد. در انتها نیز با بهره‌گیری از مدارهای ضرب کننده/تقسیم کننده در کارهای گذشته به همراه طراحی‌های مناسب، الگوریتمی جدید در نافازی سازی مجددی در پیاده سازی سخت‌افزاری کنترل کننده‌های فازی ارایه شده است که دارای کنترل پذیری بسیار بالایی در بسیاری از پارامترهای مهم و اساسی یک کنترل کننده می‌باشد که مزیتی نسبت به کارهای گذشته به شمار می‌رود. سپس با ترکیب این مدارها دو نوع کنترل کننده منطق فازی طراحی و نتایج آن بررسی شده است.

۳-۱ سازماندهی

پایان نامه مشتمل بر پنج فصل می‌باشد که در ادامه، مطالب به صورت زیر ارایه شده است:

فصل دوم: مروری بر منطق فازی، معرفی و تحلیل کارهای گذشته

در ابتدای این فصل ابتدا منطق فازی و تعدادی از ویژگی های آن مورد بررسی قرار گرفته است. سپس مقالات با توجه به تقسیم بندی های منطق فازی، دسته بندی و ارایه شده است و همراه با نتیجه مقاله مورد بررسی قرار گرفته اند.

فصل سوم: معرفی و تحلیل مدارهای طراحی شده

در این فصل مدارهای طراحی شده در هر سه قسمت کنترل کننده فازی شامل: (۱) مدارهای فازی ساز مثلثی و گوسی (۲) مدار Min-Max (۳) مدارهای نافازی ساز، ارایه و تحلیل شده و همراه با نتایج شبیه سازی توسط نرم افزار Hspice در دو تکنولوژی 0.35um و 90nm نشان داده شده است. جانمایی طراحی شدهی مدار فازی ساز گوسی در نرم افزار Microwind به همراه نتیجه شبیه سازی توسط نرم افزار Tanner EDA نیز در این بخش ارایه شده است.

فصل چهارم: نتایج شبیه سازی کنترل کننده های طراحی شده

پس از بررسی تمامی قسمت های کنترل کننده در فصل قبل، با ترکیب این مدارها دو کنترل کننده فازی با تعداد توابع عضویت متفاوت در ورودی و خروجی طراحی شده و نتایج آن پس از شبیه سازی توسط نرم افزار Hspice در تکنولوژی 0.35um ، در نرم افزار Matlab وارد شده و رویه حاصل از شبیه سازی مداری با رویه حاصل از همان کنترل کننده بصورت نرم افزاری مقایسه شده است.

فصل ۵: نتیجه گیری و پیشنهادات

در این قسمت، تمامی نتایج بدست آمده در فصل ۳ و فصل ۴، ارایه شده و با نتایج کارهای گذشته مقایسه گردیده است. در انتهای این فصل نیز با توجه به ویژگی ها و قابلیت های مدارهای طراحی شده، پیشنهادهایی برای بهبود عملکرد سخت افزاری این مدارها ارایه گردیده است.

فصل دوم