

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

دانشکده فنی

گروه مهندسی برق

(الکترونیک)

طراحی حافظه استاتیکی با ولتاژ خیلی کم و مقاوم در برابر خطای نرم

از

مصطفی ساجدی

استاد راهنما

دکتر راهبه نیارکی اصلی

(دی ماه ۹۲)

تقدیم بہ:

پدرم کہ سخاوتش رشک باران است و

مادرم کہ خورشید حتی بہ گرمی مهرش نیست.

تقدیر و تشکر:

در آغاز خداوند منان را شاکرم که فرصت شروع و توفیق پایان دادن به این دوره را به بنده عطا کرد. در ادامه با تمام وجود از پشتیبانی‌های بی‌دریغ و همیشگی مهربان‌ترین پدر و مادر دنیا که با حمایت‌ها و رهنمودهایشان موجبات انتخاب راه صحیح و پیشرفت را برایم فراهم نمودند تشکر می‌نمایم. از زحمات و کمک‌های استاد راهنمای محترم سرکار خانم دکتر نیارکی کمال تشکر و قدردانی را دارم؛ همچنین در انتها از کلیه اساتید محترم که موجبات آموزش و تعالی دانش‌پژوهان را فراهم نمودند تشکر می‌نمایم.

فهرست مطالب

د	فهرست شکل‌ها
ز	فهرست جدول‌ها
س	فهرست علائم اختصاری
ش	چکیده فارسی
ص	چکیده انگلیسی
۱	فصل اول: مقدمه
۲	۱-۱ معرفی موضوع
۳	۲-۱ معرفی انواع حافظه
۴	۱-۲-۱ حافظه دینامیکی
۵	۲-۲-۱ حافظه استاتیکی
۷	۳-۱ معرفی سلول SRAM
۹	۴-۱ خطای نرم
۱۰	۱-۴-۱ منابع و منشاهای خطای نرم
۱۱	۲-۴-۱ مکانیزم خطای نرم
۱۲	۵-۱ خطای نرم در مدارات مجتمع
۱۲	۱-۵-۱ مدارات ترکیبی
۱۲	۲-۵-۱ مدارات ترتیبی
۱۳	۳-۵-۱ خطای نرم در حافظه‌ها
۱۳	۶-۱ فصل‌بندی پایان‌نامه
۱۴	فصل دوم: محاسبه معیارها و پارامترهای مهم در طراحی SRAM
۱۵	۱-۲ سلول SRAM
۱۷	۱-۱-۲ مسائل مهم در طراحی سلول SRAM
۱۸	۱-۱-۱-۲ طراحی زیرآستانه

۱۸	۲-۲ سلول SRAM ۶ ترانزیستوری استاندارد
۱۹	۱-۲-۲ عملیات خواندن
۲۰	۲-۲-۲ عملیات نوشتن
۲۰	۳-۲ محاسبه تاخیرهای خواندن و نوشتن سلول SRAM ۶ ترانزیستوری استاندارد
۲۳	۴-۲ خطای نرم و شیوه مدل سازی آن در سلول های SRAM
۲۴	۵-۲ مصرف توان در سلول SRAM
۲۵	۱-۵-۲ بررسی مشخصه های دینامیکی سلول SRAM
۲۷	۲-۵-۲ بررسی توان نشتی در هدایت زیرآستانه
۲۹	۶-۲ پایداری در سلول SRAM
۳۱	۱-۶-۲ روش های موثر بر پایداری سلول SRAM
۳۱	۱-۱-۶-۲ وابستگی به V_{DD}
۳۳	۲-۱-۶-۲ وابستگی به نسبت سلول (CR)
۳۳	۳-۱-۶-۲ وابستگی به نسبت بالا کشی (PR)
۳۴	۴-۱-۶-۲ وابستگی به دما
۳۵	۵-۱-۶-۲ وابستگی به ولتاژ آستانه
۳۷	فصل سوم: روش های کاهش خطای نرم و توان مصرفی
۳۸	۱-۳ روش های کاهش خطای نرم در SRAM
۳۸	۱-۱-۳ روش های فرآیندی
۳۸	۲-۱-۳ روش های معماری
۴۰	۳-۱-۳ روش های مداری
۴۰	۱-۳-۱-۳ قراردادن مقاومت در مسیر فیدبک
۴۱	۲-۳-۱-۳ افزودن خازن در مسیر فیدبک
۴۱	۳-۳-۱-۳ افزودن خازن سه بعدی
۴۱	۴-۳-۱-۳ روش ترکیبی

۴۲	SRAM	۲-۳	روش‌های کاهش توان مصرفی سلول
۴۳	Gated Ground SRAM	۱-۲-۳	
۴۴	SRAM	۲-۲-۳	با ترانزیستور خواب
۴۲	Drowsy Cache	۳-۲-۳	
۴۵	Leakage-Optimized Dual-VTH SRAM	۴-۲-۳	
۴۶	Stack-Forced SRAM	۵-۲-۳	
۴۷	SRAM	۳-۳	کم‌توان و مقاوم در برابر خطای نرم طراحی شده
۴۷	SRAM	۱-۳-۳	Verma زیرآستانه ۸ ترانزیستوری
۴۸	SRAM	۲-۳-۳	Kim زیرآستانه ۱۰ ترانزیستوری
۴۹	SRAM	۳-۳-۳	Chen زیرآستانه ۱۱ ترانزیستوری
۵۰	SRAM	۴-۳-۳	Zhai زیرآستانه ۶ ترانزیستوری
۵۱	SRAM	۵-۳-۳	PMOS ۱۲ ترانزیستوری مبتنی بر
۵۳	SRAM	۶-۳-۳	Sheng ۱۴ ترانزیستوری
۵۴	SRAM	۷-۳-۳	Shiyanovskii ۱۱ ترانزیستوری
۵۵	SRAM	۸-۳-۳	Rajendran ۱۳ ترانزیستوری
۵۶	SRAM	۹-۳-۳	دو ۱۲ ترانزیستوری
۵۷		۱۰-۳-۳	طرح‌های دیگر
۶۰	SRAM		فصل چهارم: طراحی سلول کم‌ولتاژ مقاوم در برابر خطای نرم
۶۱		۱-۴	مقدمه
۶۱	bit-interleaving	۲-۴	روش
۶۴	SRAM	۳-۴	سلول ۱۰ ترانزیستوری مینا
۶۵		۴-۴	روش‌های بکار رفته در طراحی سلول
۶۵		۵-۴	معرفی سلول ۱۳ ترانزیستوری پیشنهادی
۶۶		۱-۵-۴	عملیات و شیوه کارکرد سلول پیشنهادی

۶۸	۶-۴ انجام شبیه‌سازی‌ها و مقایسه سلول پیشنهادی با کارهای پیشین
۶۹	۱-۶-۴ پایداری سلول ۱۳ ترانزیستوری پیشنهادی
۷۱	۱-۶-۴ تغییر پایداری سلول پیشنهادی با V_{DD}
۷۲	۲-۶-۴ تغییر پایداری سلول پیشنهادی با نسبت سلول (CR)
۷۳	۳-۶-۴ تغییر پایداری سلول پیشنهادی با دما
۷۵	۲-۶-۴ خطای نرم در سلول پیشنهادی
۷۹	۳-۶-۴ توان مصرفی سلول پیشنهادی
۸۲	۴-۶-۴ تاخیر در سلول پیشنهادی
۸۲	۱-۴-۴ محاسبه پارامتر PDP
۸۳	۷-۴ تغییر فرآیند در سلول پیشنهادی
۸۴	۸-۴ چیدمان سلول ۱۳ ترانزیستوری پیشنهادی
۸۵	فصل پنجم: نتیجه‌گیری و پیشنهاد برای ادامه کار
۸۶	۱-۵ خلاصه و نتیجه‌گیری
۸۸	۲-۵ پیشنهاد برای کارهای آینده
۸۹	مراجع

فهرست شکل‌ها

- شکل ۱-۱ پدیده SET در ICها ۳
- شکل ۲-۱ ساختار ساده حافظه‌های دینامیکی و استاتیکی ۶
- شکل ۳-۱ ساختار اصلی از یک حافظه استاتیکی ساده ۶ ترانزیستوری ۶
- شکل ۴-۱ SER در SRAMها و DRAMها ۷
- شکل ۵-۱ ساختار آرایه SRAM ۹
- شکل ۶-۱ رسوب بار و مجموعه اتفاقات در پیوند p-n با بایاس معکوس پس از برخورد ذرات، جریان بوجود آمده در گره ۱۱
- شکل ۱-۲ شماتیک و چیدمان سلول SRAM ۶ ترانزیستوری متداول ۱۵
- شکل ۲-۲ ظرفیت خازنی و مقیاس ولتاژ در SRAM، سطح بیت و سطح نرخ خطای نرم در SRAM ۱۶
- شکل ۳-۲ پروسسور Xeon اینتل با حافظه پنهان، روند معمولی از حافظه و سطح منطقی روی یک تراشه SoC ۱۷
- شکل ۴-۲ سلول SRAM ۶ ترانزیستوری استاندارد ۱۹
- شکل ۵-۲ مدار ساده شده سلول ۶ ترانزیستوری استاندارد طی عملیات‌های الف) خواندن، و ب) نوشتن ۱۹
- شکل ۶-۲ کاهش "۰" منطقی برحسب نسبت سلول و حاشیه نویز استاتیکی برحسب نسبت سلول ۲۱
- شکل ۷-۲ تاخیر زمان خواندن ۲۲
- شکل ۸-۲ تاخیر زمان نوشتن ۲۲
- شکل ۹-۲ سلول SRAM ۶ ترانزیستوری با منبع جریان برای مدلسازی برخورد ذره در گره A ۲۳
- شکل ۱۰-۲ نمایش خازن‌های درونی یک وارونگر ۲۶
- شکل ۱۱-۲ شکل موج‌های ورودی و خروجی و جریان خازن در طی سوئیچینگ وارونگر ۲۶
- شکل ۱۲-۲ مشخصه زیرآستانه CMOS ۲۹
- شکل ۱۳-۲ مولفه‌های جریان نشستی در سلول ۶ ترانزیستوری استاندارد ۲۹
- شکل ۱۴-۲ قراردادن منبع ولتاژ در ورودی‌های وارونگر برای محاسبه SNM، منحنی پروانه‌ای برای محاسبه SNM ۳۰
- شکل ۱۵-۲ پارامترهای حاشیه نویز ۳۱
- شکل ۱۶-۲ تغییر SNM با ولتاژ تغذیه در نسبت سلول‌های گوناگون، تغییر انواع حاشیه نویز با تغییر ولتاژ تغذیه ۳۲
- شکل ۱۷-۲ مقایسه بین تغییر SNM سلول‌های ۶ ترانزیستوری و ۱۱ ترانزیستوری با تغییر CR ۳۳

- شکل ۱۸-۲ مقایسه تغییر SNM نوشتن دو سلول ۶ ترانزیستوری و ۱۱ ترانزیستوری ۳۴
- شکل ۱۹-۲ تغییر SNM در اثر تغییر دما برای سلول ۶ ترانزیستوری ۳۵
- شکل ۲۰-۲ مقایسه تغییر SNM نوشتن دو سلول ۶ ترانزیستوری و ۱۱ ترانزیستوری ۳۶
- شکل ۱-۳ رخدادن خطا در الف) یک کلمه از حافظه محافظت نشده، ب) کلمه حافظه محافظت شده با بیت توازن ۴۰
- شکل ۲-۳ تشخیص خطا با استفاده از بیت توازن ۴۰
- شکل ۳-۳ روش‌های سخت کردن سلول در برابر خطای نرم ۴۱
- شکل ۴-۳ یک سلول SRAM سخت شده با خازن‌های کوپلاژ و مقاومت فیدبک ۴۲
- شکل ۵-۳ مسیرهای ناشی در سلول SRAM ۴۳
- شکل ۶-۳ یک سلول SRAM با روش Gated Ground در تکنولوژی ۶۵nm ۴۴
- شکل ۷-۳ معماری SRAM با ترانزیستور خواب ۴۴
- شکل ۸-۳ یک سلول drowsy cache در تکنولوژی ۶۵nm ۴۶
- شکل ۹-۳ یک سلول SRAM نامتقارن با ناشی بهینه شده برای "۱" منطقی در تکنولوژی ۶۵nm ۴۶
- شکل ۱۰-۳ یک سلول SRAM با روش Stack-forced در تکنولوژی ۶۵nm ۴۶
- شکل ۱۱-۳ سلول ۸ ترانزیستوری پیشنهاد شده توسط Verma ۴۸
- شکل ۱۲-۳ سلول ۱۰ ترانزیستوری پیشنهاد شده توسط Kim ۴۹
- شکل ۱۳-۳ سلول فایل رجیستر پیشنهاد شده توسط Chen ۵۰
- شکل ۱۴-۳ سلول ۶ ترانزیستوری طراحی شده در [۴۶] ۵۱
- شکل ۱۵-۳ سلول ۱۲ ترانزیستوری پیشنهاد شده در [۴۷] ۵۲
- شکل ۱۶-۳ سلول ۱۴ ترانزیستوری پیشنهاد شده در [۴۸] ۵۴
- شکل ۱۷-۳ سلول SRAM پیشنهادی با دو هسته درونی (قرمز رنگ) و هسته بیرونی (آبی رنگ) ۵۵
- شکل ۱۸-۳ سلول ۱۳ ترانزیستوری پیشنهاد شده در [۵۱] ۵۶
- شکل ۱۹-۳ الف) سلول NC-SRAM سخت شده نوع ۱، ب) سلول NC-SRAM سخت شده نوع ۲ ۵۷
- شکل ۲۰-۳ سلول ۱۸ ترانزیستوری پیشنهاد شده در [۶۲] ۵۸
- شکل ۲۱-۳ ذخیره بیت‌های هم‌شماره در بلوک‌های جداگانه ۵۸

- شکل ۱-۴ مفهوم روش bit-interleaving در یک آرایه SRAM ۶۲
- شکل ۲-۴ استفاده از یک دیکدر سطر و مالتی پلکسر ستون برای فعالسازی خط کلمه و خط بیت مربوطه با توجه به آدرس ۶۲
- شکل ۳-۴ یک سطر در یک سلول SRAM برای ۲ کلمه ۶۴
- شکل ۴-۴ امکان بروز خطای ناشی از یک ذره در یک آرایه SRAM ۶۴
- شکل ۵-۴ سلول ۱۰ ترانزیستوری مینا ۶۵
- شکل ۶-۴ سلول ۱۳ ترانزیستوری پیشنهادی ۶۶
- شکل ۷-۴ SNM نگهداری در شرایط $CR = \frac{300}{100} = 3$ و در ولتاژ تغذیه $V = 0.8$ ۷۰
- شکل ۸-۴ SNM خواندن در شرایط $CR = \frac{300}{100} = 3$ و در ولتاژ تغذیه $V = 0.8$ ۷۰
- شکل ۹-۴ SNM نگهداری سلول ۷۱
- شکل ۱۰-۴ تغییرات پایداری (SNM) نگهداری، خواندن، و نوشتن با تغییر ولتاژ تغذیه ۷۲
- شکل ۱۱-۴ تغییرات پایداری (SNM) در حالت نگهداری با تغییر ولتاژ تغذیه (ولت) و در چند نسبت سلول ۷۳
- شکل ۱۲-۴ تغییر پایداری نگهداری با تغییر دما ۷۴
- شکل ۱۳-۴ HSNM مطابق با جدول ۴-۴ ۷۵
- شکل ۱۴-۴ افزایش مقاومت سلول ۱۰ ترانزیستوری در برابر خطای نرم با افزودن الف) مقاومت، ب) خازن ۷۶
- شکل ۱۵-۴ افزایش مقاومت سلول ۱۳ ترانزیستوری پیشنهادی در برابر خطای نرم با افزودن الف) مقاومت، ب) خازن ۷۷
- شکل ۱۶-۴ بار بحرانی سلول ۱۰ ترانزیستوری و ۱۳ ترانزیستوری بدون اعمال خازن ۷۷
- شکل ۱۷-۴ تغییر بار بحرانی سلول ۱۳ ترانزیستوری پیشنهادی با اعمال خازن ۱fF بین گره‌های حساس ۷۷
- شکل ۱۸-۴ توان مصرفی کل مطابق با جدول ۸-۴ ۸۰
- شکل ۱۹-۴ خروجی گره Q سلول پیشنهادی ۸۱
- شکل ۲۰-۴ PDP سلول پیشنهادی در مقایسه با سلول‌های دیگر در ۵ ولتاژ تغذیه ۰/۳۷، ۰/۵، ۰/۶، ۰/۷، و ۰/۸ ولت ۸۳
- شکل ۲۱-۴ چیدمان سلول ۱۳ ترانزیستوری پیشنهادی ۸۴

فهرست جدول‌ها

- جدول ۱-۲ الف) اتلاف توان با تغییر ولتاژ تغذیه [۲۹]، ب) تغییر SNM با تغییر ولتاژ تغذیه ۳۲
- جدول ۲-۲ تغییر SNM با تغییر CR برای سلول ۷T [۳۱]، ب) مقایسه تغییر SNM سه سلول SRAM با تغییر CR [۳۳] ۳۲
- جدول ۳-۲ تغییر SNM با تغییر PR برای سلول ۷T [۳۱]، ب) مقایسه تغییر SNM دو سلول ۶T و ۸T با تغییر PR [۲۹] ۳۴
- جدول ۴-۲ رابطه افزایش اتلاف توان با افزایش دما [۳۲، ۲۸] ۳۵
- جدول ۵-۲ تغییر SNM با تغییر ولتاژ آستانه [۲۹] ۳۶
- جدول ۶-۲ مقایسه پایداری سه سلول ۶، ۸ و ۹ ترانزیستوری ۳۶
- جدول ۱-۳ میزان اتلاف توان سلول ۶T با تغییر ولتاژ تغذیه، فرکانس، دما، و خازن‌های سلول ۴۳
- جدول ۲-۳ نشتی و خطای نرم SRAM‌های کم نشتی ۴۸
- جدول ۳-۳ مقایسه SNM سلول ۱۰ ترانزیستوری Kim با سلول ۶ ترانزیستوری متداول ۴۹
- جدول ۱-۴ تغییرات پایداری (SNM) نگهداری، خواندن، و نوشتن سلول پیشنهادی با تغییر ولتاژ تغذیه ۷۲
- جدول ۲-۴ تغییرات پایداری (SNM) سلول پیشنهادی با تغییر ولتاژ تغذیه (ولت) و نسبت سلول ۷۳
- جدول ۳-۴ تغییرات SNM سلول پیشنهادی با تغییر دما ۷۴
- جدول ۴-۴ SNM نگهداری سلول‌های گفته شده با سلول پیشنهادی ۷۴
- جدول ۵-۴ تغییر بار بحرانی سلول ۱۰ ترانزیستوری مینا با تغییر ولتاژ تغذیه و افزودن خازن بین گره‌های حساس ۷۶
- جدول ۶-۴ تغییر بار بحرانی سلول پیشنهادی با تغییر ولتاژ تغذیه و افزودن خازن بین گره‌های حساس ۷۸
- جدول ۷-۴ بار بحرانی سلول ۱۳ ترانزیستوری پیشنهادی و مقایسه با سلول‌های فصل سوم بر حسب fC ۷۸
- جدول ۸-۴ مقایسه توان مصرفی سلول پیشنهادی با سلول‌های مهم فصل سوم در $CR=1/3$ ۸۰
- جدول ۹-۴ مقایسه PDP سلول ۱۳ ترانزیستوری پیشنهادی با چند سلول ۸۲
- جدول ۱۰-۴ بررسی سلول پیشنهادی در حضور تغییر فرآیند ۸۴

فهرست علائم اختصاری

اثر تک رخدادی	SEE
نرخ خطای نرم	SER
آشفتگی تک رخدادی	SEU
گذار تک رخدادی	SET
بار بحرانی	Q_{crit}
ولتاژ تغذیه	V_{DD}
ولتاژ آستانه ترانزیستور	V_{TH}
توان دینامیکی	$P_{Dynamic}$
توان استاتیکی	P_{Static}
توان کل	P_{avr}
مقدار بار جمع شده	Q_{coll}
شدت شار نوترونی	N_{flux}
عرض ترانزیستور	W
طول ترانزیستور	L
حاصل ضرب توان در تاخیر	PDP

با پیشرفت تکنولوژی و به وجود آمدن سلول‌های حافظه ایستای جاسازی‌شده (SRAM)، این سلول‌ها به دلیل سرعت بسیار بالا و هزینه‌ی ساخت کم، تبدیل به رایج‌ترین حافظه‌های مورد استفاده در بازار گردیدند. از طرف دیگر با افزایش تعداد ترانزیستورها در آرایه‌های SRAM و نیز افزایش جریان نشتی ترانزیستورها در تکنولوژی‌های با ابعاد کوچک، توان مصرفی نیز افزایش می‌یابد. به علاوه فرایند کاهش ولتاژ منبع تغذیه برای جبران کاهش مصرف توان، پایداری داده‌ی سلول SRAM را به خطر می‌اندازد؛ کاهش ابعاد قطعات نیز اثر تغییرات فرآیند بر روی سلول را افزایش می‌یابد. موضوع دیگری که باید به آن اشاره کرد اثر خطاهای مخربی چون خطای نرم می‌باشد که با کوچکتر شدن ابعاد قطعات، افزایش چشمگیری می‌یابد و در نتیجه طراحی مدارات مقاوم و کم‌توان یکی از مسائل مهم در عرصه الکترونیک دیجیتال به شمار می‌رود.

در این پایان‌نامه ابتدا به بیان مفاهیم کلی خطای نرم پرداخته می‌شود، سپس اثرات آن و نیز روش‌های پایه کاهش توان مصرفی در سلول‌های SRAM مورد بررسی قرار گرفته و در نهایت با در نظر گرفتن این موارد یک سلول SRAM با ۱۳ ترانزیستور پیشنهاد می‌گردد. این سلول شامل هسته‌ی ۱۰ ترانزیستوری با مسیر خواندن و نوشتن جداگانه به منظور افزایش پایداری سلول و نیز کاهش توان دینامیکی می‌باشد. به علاوه برای افزایش قدرت جمع‌آوری بار و افزایش مقاومت سلول در برابر خطای نرم، ۲ ترانزیستور به هسته اصلی الحاق شده است. همچنین به منظور کاهش توان نشتی در مقایسه با سلول SRAM ۶ ترانزیستوری، از یک ترانزیستور با یک سیگنال کنترلی استفاده شده است. در حقیقت توان مصرفی سلول پیشنهادی در دمای ۲۷ درجه سانتیگراد، نسبت سلول ۱/۳ و ولتاژ تغذیه ۰/۸ ولت، برابر با ۳/۷۱ میکرووات است؛ درحالی‌که در شرایط آزمایشگاهی یکسان توان مصرفی سلول SRAM ۶ ترانزیستوری استاندارد برابر با ۵/۲۸ میکرووات، توان مصرفی سلول SRAM ۱۸ ترانزیستوری برابر با ۹/۴۱ میکرووات و توان مصرفی سلول Kim SRAM برابر با ۵/۱۹ میکرووات است که نسبت به سلول‌های گفته شده به ترتیب ۳۱/۲۵٪، ۶۱/۴۲٪، و ۳۰/۰۱٪ کاهش نشان می‌دهد. علاوه بر بهبود در توان مصرفی، مقاومت سلول پیشنهادی نیز در مقابل خطای نرم در مقایسه با سلول‌های ۶T SRAM و Kim و Verma به ترتیب ۴۷/۱٪، ۳۰/۶٪، و ۲۵/۲٪ بهبود می‌یابد. همچنین می‌توان بار بحرانی سلول پیشنهادی را با افزودن خازن به آن به منظور افزایش ظرفیت خازنی، افزایش داد. در نتیجه با توجه به مقادیر بدست آمده واضح است که سلول ۱۳ ترانزیستوری پیشنهاد شده در مقایسه با دیگر سلول‌ها برتری محسوسی دارد.

کلمات کلیدی: خطای نرم، بار بحرانی، کم‌توان، توان نشتی

Abstract

Low Voltage Soft Error Resilient SRAM Design

Mostafa Sajedi

By progressing in technology and bringing SRAM's into being, these cells became the most common memories in the market because of their excessive quickness and slight fabrication cost. On the other hand, by increasing the number of transistors in SRAM's arrays and also increasing the leakage current of transistors in tiny scales technologies, the consumption power will be increased simultaneously. Furthermore, the process of decreasing the voltage of power supply for compensating the reduction of consumption power, will endanger the stability of SRAM's cell data; also diminishing the size of device will enlarge the impression of process variations. Another issue, that could be mentioned, is the impression of destructive errors such as soft error. These kinds of errors will be increased dramatically by dwindling the size of devices, that's why designing the resistant and the low-power circuits would be one of the important matters in digital electronic domain.

In this dissertation, first of all general concepts of soft error will be mentioned, then its impression and basic methods for decreasing the consumption power in SRAM's cells will be described. Finally by considering the facts which mentioned before, an SRAM cell including 13 transistors will be proposed. This cell consists of a 10 core transistor with separated reading and writing paths for increasing the stability of cell and reducing the dynamic power. Furthermore for increasing the charge collection power and cell's resistance against soft error, 2 transistors will be attached to the core. Also a transistor with control signal has been used for reducing the leakage power in comparison to 6 transistors SRAM's cell. In fact, proposed cell consumption power in $27^{\circ}C$ of temperature, 1.3 of cell ratio and 0.8 v of voltage source is equal to 3.71 uw; While in the same condition, for 6 transistors standard SRAM cell, 18T SRAM cell and Kim SRAM cell, the consumption power respectively is equals to 5.28, 9.41 and 5.19 uw. It's observed that proposed cell respectively has 31.25%, 61.42% and 30.01% improvement in power consumption in comparison with 6T, 18T and Kim cells. In addition to the improvements in power consumption, there is also respectively 47.1%, 30.6% and 25.2% improvement against soft error in comparison with 6T, Kim and Verma cells. Likewise, the critical charge of proposed cell could be increased by adding a capacitor to increase the capacitance. According to the values which obtained for the new cell, obviously the proposed 13 transistor cell has a noticeable advantage in comparison to the other cells.

Key words: Soft error, Critical charge, Leakage power

فصل اول

مقدمه

۱-۱- معرفی موضوع

در این فصل، ابتدا به بیان مقدمه‌ای کوتاه از اثرات پیشرفت تکنولوژی بر روی قطعات الکترونیکی پرداخته، سپس به معرفی حافظه‌های پرکاربرد می‌پردازیم؛ پس از آن با مقایسه بین پرکاربردترین حافظه‌ها، یعنی حافظه‌های پویا^۱ و حافظه‌های ایستا^۲ از نظر قابلیت پذیرش خطای نرم، دلیل انتخاب حافظه SRAM را در این پایان‌نامه بیان می‌نماییم؛ در نهایت در انتهای فصل به معرفی خطای نرم پرداخته و مکانیزم کاری آن را مورد بررسی قرار می‌دهیم.

مطابق قانون مور، تکنولوژی نیمه هادی‌ها در چهار دهه گذشته پیشرفت چشمگیری داشته است. هر نسل از تکنولوژی، که مدتی در حدود دو تا سه سال زمان می‌برد، تعداد ترانزیستورهای موجود در هر تراشه را دو برابر می‌کند، که این امر موجب افزایش ۴۳ درصدی فرکانس و کاهش ۶۵ درصدی انرژی مصرفی می‌شود. امروزه ICهایی ساخته می‌شوند که ترانزیستورهای موجود در آنها دارای طول گیتی در حدود ۳۲ نانومتر یعنی کوچکتر از ویروس آنفلوآنزا که در حدود ۱۰۰ نانومتر است، هستند و در عین حال ارزانتر و دارای قدرت بیشتری نیز هستند. در مقیاس‌های زیر ۱۰۰ نانومتر کیفیت و قابلیت اطمینان بسیار مهم است، بویژه اینکه در قطعات با ابعاد کوچکتر و عمل‌کننده در ولتاژهای پایین‌تر، ICها دارای حساسیت بیشتری نسبت به اختلالات هستند. از جمله این اختلالات می‌توان به نویز، جفت‌شدگی سیگنال، نویز منبع تغذیه و نویز زیرلایه، و ناپایداری‌های ناشی از پرتوهای یونیزه کننده اشاره کرد. در یک IC با طراحی خوب، پارامترهای قطعه از جمله ولتاژ آستانه، طول و عرض کانال و... کاهش می‌یابند [۱].


در وهله نخست، ناپایداری‌های پرتویافته در اثر نوترون‌های پراثری و ذرات آلفا بوجود می‌آیند، که به ترتیب ناشی از پرتوهای کیهانی و مواد بسته بندی تراشه‌ها هستند. این ذرات موجب بوجود آمدن یک مسیر چگال از زوج‌های الکترون-حفره شده که زوج‌ها از میان قطعه نیمه‌هادی عبور می‌کنند، و موجب بوجود آمدن یک ولتاژ گذرا در یک گره و در نتیجه تجمع بار در آن گره شود (به شکل ۱-۱ نگاه کنید). این پدیده به صورت یک گذار تک رخدادی^۳ (SET) معرفی می‌شود. به دلیل اثر این بارهای جمع شده، بایاس معکوس در پیوندهای p-n در IC رخ می‌دهد. اگر مقدار کافی بار بوسیله پیوند جمع شود، SET منجر به خطا در گره، خود را بصورت جهش سطح منطقی (از ۱ به ۰ یا برعکس) نشان می‌دهد. هنگامیکه یک چنین خطایی در سلول حافظه و یا فلیپ‌فلاپ وجود داشته باشد گفته می‌شود آشفتگی تک‌رخدادی^۴ (SEU) رخ داده است. از آنجایی که تخریب ناشی از SEU به طور دائمی و همیشگی در قطعه وجود ندارد، به این خطا، خطای نرم (Soft Error) گفته می‌شود.

^۱ DRAM

^۲ SRAM

^۳ Single Event Transient

^۴ Single Event Upset



شکل ۱-۱: پدیده SET در ICها

اگرچه خطای نرم برای قطعه آسیب آنچنانی ندارد، اما قابلیت اطمینان مدار را در معرض خطر قرار می‌دهد. اگر این ایراد تصحیح نشود، نرخ آسیب ناشی از خطاهای نرم بیشتر از نرخ کل آسیب‌های مکانیزم‌های سخت (خرابی و از کار افتادگی اکسید گیت، جریان الکتریکی ماده، latch-up و...) خواهد بود. نرخ عیوب و نواقص سخت از ۵۰ تا ۲۰۰ FIT^۱ که بصورت ۱ نقص بر ۱۰^۹ ساعت عملکرد قطعه تعریف می‌شود، است. در نقطه مقابل، نرخ خطای نرم (SER)^۲ که بصورت میزان خطای نرم بوقوع پیوسته در طی یک مدت زمان خاص تعریف می‌شود، براحتی می‌تواند به بیش از ۵۰۰۰۰ FIT در هر تراشه برسد. SER در اثر تغییرات فرآیند و روش‌های مداری بکار رفته جهت کاهش نشتی، افزایش می‌یابد. در نتیجه تخفیف و کاهش دادن خطای نرم در ICهای در رنج نانومتر کاری بسیار مشکل است. مسئله بعدی مصرف توان است؛ برای کاهش مصرف توان در زمان روش‌های مختلفی از جمله سلول تقویت کننده حسی^۳ [۲] و تقویت کننده حسی با خط بیت سلسله مراتبی^۴ [۳] پیشنهاد شده است. با این حال، خصوصیات مثبت این روش‌ها نتوانسته مصرف توان بالای سلول‌ها را تا حد مطلوب کاهش دهد. معمولاً، کاهش ولتاژ منبع تغذیه و از بین بردن اثر بدنه، روش‌هایی هستند که برای کاهش جریان‌های نشتی و در نتیجه توان نشتی پیشنهاد می‌شوند. با این حال نکته منفی کاهش ولتاژ تغذیه، کاهش همزمان پایداری حاشیه نویز استاتیکی^۵ (SNM) است [۴]. در ادامه پس از معرفی انواع حافظه‌ها و دلایل انتخاب حافظه SRAM، به بررسی کوتاهی از خطای نرم، منابع ایجاد کننده و مکانیزم کاری این خطا در حافظه‌ها می‌پردازیم.

۲-۱- معرفی انواع حافظه

حافظه‌ها نقش بسیار مهمی در راندمان کلی سیستم دارند. همه این کارها برای افزایش سرعت عملکرد انتقال اطلاعات از حافظه سیستم، به حافظه پردازنده جهت انجام عملیات پردازش است. همواره پردازنده منتظر رسیدن اطلاعات از حافظه است. در حقیقت سرعت سیستم محدود به سرعت حافظه است و از یک فرکانس به بالاتر، سرعت سیستم با افزایش سرعت سایر

¹ Failure In Time

² Soft Error Rate

³ Sense Amplifier Cell

⁴ Hierarchical BitLine Sense Amplifier

⁵ Static Noise Margin

قطعات (مثلا پردازنده) افزایش نمی‌یابد. امروزه فعالیت‌هایی در استفاده از قطعات کوانتومی، مانند RTD، برای ساخت حافظه-ها، به جای استفاده از قطعات قبلی سازنده حافظه‌ها، مانند MOSFETها، انجام می‌شود. قطعات کوانتومی دارای حجم بسیار پایین‌تر و ولتاژ و جریان کاری کمتر و در نتیجه حرارت پایین‌تر و سرعت بیشتری می‌باشند. این پروژه‌ها به دلیل هزینه بالای ساخت و مشکلات موجود در مسیر تولید، فعلا در حد آزمایشگاهی می‌باشند و هنوز به صورت وسیع و تجاری مورد استفاده قرار نگرفته‌اند.

در سیستم‌های رایانه‌ای از حافظه‌های مختلف و با فناوری‌های متفاوتی استفاده می‌گردد. حافظه‌های استاتیکی و دینامیکی دو نمونه متداول در این زمینه می‌باشند. هر رایانه ممکن است هم دارای حافظه استاتیکی و هم حافظه دینامیکی باشد. از حافظه‌های فوق با توجه به تفاوت مشهود قیمت تولید آنان، با اهداف متفاوتی استفاده می‌گردد. با بررسی نحوه عملکرد هر یک از حافظه استاتیکی و دینامیکی، می‌توان به تفاوت‌های موجود و علت اختلاف قیمت آنان، بیشتر پی برد. همچنین سلول‌های حافظه بخش عمده‌ای از تراشه (حدود ۹۰٪ در سال ۲۰۱۲ طبق پیش‌بینی ITRS [۵]) در ریزپردازنده‌ها و سیستم روی تراشه (SoC) را اشغال خواهند کرده‌اند، که این امر لزوم بررسی و بهینه‌سازی حافظه‌ها را نشان می‌دهد. در ادامه به معرفی حافظه‌های مهم پرداخته می‌شود.

۱-۲-۱- حافظه دینامیکی

متداول‌ترین نوع حافظه در حال حاضر محسوب می‌گردد. درون یک تراشه حافظه دینامیکی، هر سلول حافظه صرفاً یک بیت اطلاعات را در خود ذخیره می‌کند و از دو بخش اساسی تشکیل می‌گردد: یک ترانزیستور و یک خازن. به منظور ذخیره میلیون‌ها سلول حافظه بر روی یک تراشه از تعداد انبوهی ترانزیستور کوچک و خازن استفاده می‌گردد. خازن مسئولیت نگهداری صفر و یا یک را برعهده داشته و ترانزیستور به منزله یک سوئیچ است که مدار کنترلی بر روی تراشه را به منظور خواندن خازن و یا تفسیر وضعیت آن، مدیریت می‌نماید. خازن را می‌توان به منزله یک سطل کوچک در نظر گرفت که قادر به ذخیره الکترون‌ها می‌باشد. به منظور ذخیره‌سازی مقدار یک در حافظه، می‌بایست سطل فرضی از الکترون‌ها پر گردد و برای ذخیره مقدار صفر، این سطل می‌بایست خالی گردد. مهم‌ترین مشکل سطل فرضی، وجود نشتی و یا سوراخی در آن است که باعث می‌گردد پس از گذشت مدت زمانی مشخص، خالی گردد. در مدت زمانی کمتر از چند میلی ثانیه، یک سطل پر از الکترون، خالی می‌گردد. به منظور نگهداری وضعیت خازن و ذخیره‌سازی مقدار یک قبل از تخلیه خازن، می‌بایست پردازنده و یا کنترل‌کننده حافظه، خازن را شارژ نمایند. بدین منظور کنترل‌کننده حافظه، حافظه را خوانده و آن را مجدداً بازنویسی می‌نماید. فرآیند فوق که به تازه‌سازی^۱ موسوم است به صورت اتوماتیک در هر ثانیه، هزاران مرتبه تکرار می‌گردد. علت نامگذاری

^۱ Refreshing

این نوع از حافظه ها به دینامیکی به مفهوم فرآیند تازه سازی بر می گردد. حافظه های دینامیکی، می بایست به صورت پویا بازخوانی و بازنویسی گردند و گرنه تمامی اطلاعات موجود در آنان از بین خواهد رفت. علاوه بر موارد فوق، عملیات تازه سازی زمان خاص خود را داشته و باعث می گردد سرعت آنان، کاهش یابد. ساختار ساده ای از یک حافظه دینامیکی در شکل ۲.۱ (الف) مشاهده می شود.

ZRAM، نوع پیشرفته ای از حافظه های DRAM می باشد که در آن به جای یک ترانزیستور و یک خازن، تنها از یک ترانزیستور استفاده می شود و به همین دلیل Zero Capacitance RAM یا ZRAM نامیده می شوند. [۶، ۷].

در ZRAM ها از خاصیت بدنه شناور یا اثر شارژ بدنه که باعث ذخیره شارژ در بدنه ترانزیستورهای FET می شود و یک خاصیت پارازیتی محسوب می شود، استفاده نموده و با استفاده از یک آمپلی فایر حساس به جریان، این ذخیره و یا عدم ذخیره شارژ در ترانزیستور را اندازه گرفته و به عنوان یک و یا صفر منطقی در نظر گرفته می شود.

۱-۲-۲- حافظه استاتیکی

حافظه های استاتیکی از یک تکنولوژی کاملا متفاوت با حافظه های دینامیکی استفاده می کنند. در حافظه های استاتیکی از یک نوع فلیپ فلاپ خاص که هر یک از بیت های حافظه را در خود نگهداری می نماید، استفاده می گردد. یک فلیپ فلاپ برای هر سلول حافظه از چهار تا شش ترانزیستور استفاده می نماید. در این نوع حافظه، ضرورتی به عملیات تازه سازی نبوده و به همین دلیل بدیهی است که سرعت آنان در مقایسه با حافظه های دینامیکی به مراتب بیشتر می باشد. با توجه به این که این نوع از حافظه ها دارای بخش ها و عناصر بیشتری می باشند، یک سلول حافظه استاتیکی فضای به مراتب بیشتری را نسبت به یک سلول حافظه دینامیکی بر روی تراشه، اشغال خواهد کرد. بنابراین فضای حافظه کمتری را در هر تراشه خواهیم داشت و بدیهی است که به این دلیل قیمت آنان نیز افزایش خواهد یافت. در شکل ۱-۲ (ب)، نمونه ای از ساختار حافظه استاتیکی نمایش داده شده است. هریک از گیت های NOT شامل دو عدد ترانزیستور می باشند.

با توجه به موارد اشاره شده، حافظه های استاتیکی سریع و گران قیمت و حافظه های دینامیکی ارزان ولی کند می باشند. از حافظه های استاتیکی به منظور ایجاد حافظه های پنهان^۱ ریزپردازنده (حساس به سرعت) و از حافظه های دینامیکی به منظور فضای ذخیره سازی اصلی در سیستم ها، استفاده می گردد. در شکل ۱-۳ شمای دیگری از ساختار حافظه استاتیکی دیده می شود. این ساختار در واقع ساختار اساسی یک سلول SRAM است. هر سلول SRAM استاندارد از دو وارونگر پشت سر هم

¹ Cache Memory