





دانشگاه صنعتی نوشیروانی بابل

دانشکده مهندسی برق و کامپیوتر

پایان نامه دوره کارشناسی ارشد در رشته مهندسی برق - الکترونیک

موضوع:

طراحی مدولاتور سیگما دلتای پهن باند

استاد راهنما:

دکتر حسین میارنعمی

نگارش:

سید بابک حمیدی پرچه کلایی

بهمن ماه ۹۲

از زحمات استاد بزرگوار جناب آقای دکتر حسین میارنعیمی که همواره با راهنمایی های
بی دریغ خود بنده را در طول دوران تحصیل و به ویژه در نگارش این پایان نامه یاری نمودند،
صمیمانه تشکر و قدردانی می نمایم.

با سپاس از سه وجود مقدس :

... آنان که ناتوان شدند تا ما به توانایی برسیم

... موهایشان سپید شد تا ما روسفید شویم

... و عاشقانه سوختند تا گرمابخش وجود ما و روشنگر راهمان باشند

پدرانمان

مادرانمان

استادانمان

فهرست مطالب

صفحه	عنوان
	فصل اول: مقدمه
۱-۱	پیشگفتار ۲
۲-۱	مروری بر انواع مبدل های داده ۳
۱-۲-۱	مبدل آنالوگ به دیجیتال فلش ۳
۲-۲-۱	مبدل آنالوگ به دیجیتال دو مرحله ای ۴
۳-۲-۱	مبدل آنالوگ به دیجیتال پایپ لاین ۵
۴-۲-۱	مبدل آنالوگ به دیجیتال تقریب پی در پی ۶
۳-۱	انگیزه انتخاب مبدل سیگما دلتا: بده بستان بین سرعت و دقت ۷
۴-۱	ساختار پایان نامه ۹
	فصل دوم: مروری بر مدولاتور سیگما دلتا
۱-۲	پیشگفتار ۱۱
۲-۲	تئوری نمونه برداری ۱۲
۳-۲	کوانتایزر و خطای کوانتیزاسیون ۱۴
۴-۲	مبدل نایکوئیست و فرامونه بردار ۱۸
۵-۲	سنجه ای برای مبدل آنالوگ به دیجیتال ۱۹
۱-۵-۲	نسبیت سیگنال به نویز ۲۰
۲-۵-۲	محدوده دینامیکی ۲۱
۶-۲	مدولاتور سیگما دلتای مرتبه اول: شکل دهی نویز ۲۲
۷-۲	بررسی حوزه زمان مدولاتور سیگما دلتا ۲۸
۸-۲	مدولاتورهای چند طبقه یا کسکید ۲۹

فصل سوم: مروری بر مدولاتور سیگما دلتای Time-Interleaved

- ۱-۳ پیشگفتار..... ۳۲
- ۲-۳ مدولاتور Time-Interleaved: روشی برای افزایش پهنای باند..... ۳۲
- ۳-۳ تزویج متقابل خطای کوانتیزاسیون مسیرهها..... ۳۵
- ۱-۳-۳ بررسی مقاله مرجع [۳۹] با جزئیات..... ۳۶

فصل چهارم: طرح پیشنهادی: شکل دهی نویز اضافی در مدولاتور سیگما دلتا با استفاده از مسیرهای تزویج متقابل

- ۱-۴ طرح پیشنهادی برای مدولاتور دو مسیره: بدست آوردن ضرائب بهینه شده..... ۴۱
- ۲-۴ مقایسه نموداری و جدولی طرح پیشنهادی با طرح قبلی در ساختار مدولاتور دو مسیره..... ۴۳
- ۳-۴ تعمیم طرح پیشنهادی و طرح قبلی..... ۴۵
- ۱-۳-۴ تعمیم طرح قبلی: مدولاتور سیگما دلتای N مسیره مرتبه اول با معماری غیر اضافی..... ۴۵
- ۲-۳-۴ تعمیم طرح پیشنهادی: مدولاتور سیگما دلتای N مسیره مرتبه اول با معماری اضافی..... ۴۷
- ۴-۴ طرح مثالی برای مدولاتور سه مسیره: تایید ماتریس های ضرائب تزویج بدست آمده..... ۵۲

فصل پنجم: شبیه سازی، برداشت پایانی و پیشنهاد برای کارهای آینده

- ۱-۵ بررسی پارامترهای غیرایده آلی آپ-امپ انتگرالگیر..... ۵۵
- ۱-۱-۵ بررسی تاثیر بهره DC محدود آپ-امپ بر عملکرد مدولاتور..... ۵۵
- ۲-۱-۵ بررسی تاثیر فرکانس بهره واحد و slew-rate محدود آپ-امپ بر عملکرد مدولاتور..... ۵۸
- ۲-۵ بررسی عدم تطابق در ضرائب تزویج..... ۶۰
- ۳-۵ بررسی عدم تطابق کانال، خازن های بهره و بررسی آفست ها..... ۶۲
- ۱-۳-۵ بررسی عدم تطابق کانال..... ۶۲
- ۲-۳-۵ بررسی عدم تطابق خازن های بهره..... ۶۳
- ۳-۳-۵ بررسی آفست ها..... ۶۳
- ۴-۵ بررسی تاثیر رزولوشن کوانتایزر بر عملکرد مدولاتور..... ۶۵
- ۵-۵ بررسی پایداری مدولاتور با استفاده از نمودار محدوده دینامیکی..... ۶۷
- ۶-۵ تحلیلی کیفی تاثیر افزایش تعداد مسیرهها بر پارامترهای طراحی..... ۶۷

فصل ششم: پیاده سازی سوئیچ-خازنی طرح پیشنهادی و شبیه سازی مرتبط

- ۱-۶ مروری بر پیاده سازی سوئیچ-خازنی مدولاتور سیگما دلتای مرتبه اول..... ۷۰
- ۲-۶ پیاده سازی سوئیچ-خازنی مدولاتور سیگما دلتای دو مسیره مرتبه اول با معماری اضافی..... ۷۱

۳-۶ پیشنهادهایی برای پژوهش های آینده..... ۷۴

۴-۶ عنوان مقاله پذیرفته شده..... ۷۵

پیوست

پیوست الف: شبیه سازی سیستمی ساختار پیشنهادی در محیط Simulink نرم افزار MATLAB..... ۷۷

پیوست ب: برنامه های M-File مرتبط با شبیه سازی لایه سیستمی در نرم افزار MATLAB..... ۷۸

مراجع..... ۸۳

فهرست جدول ها

عنوان جدول ها	صفحه
جدول ۱-۱: ویژگی های برخی از انواع مبدل های داده.....	۸
جدول ۱-۴: نسبت سیگنال به نویز کوانتیزاسیون و بیت موثر خروجی در دو ساختار ارائه شده.....	۴۴
جدول ۲-۴: پارامترهای طراحی مورد استفاده برای شبیه سازی.....	۵۲
جدول ۱-۵: خلاصه ای از پارامترهای غیرایده آلی در نظر گرفته شده در شبیه سازی در محیط سیمولینک.....	۶۴
جدول ۱-۶: خلاصه پارامترهای طراحی بکار برده شده در شبیه سازی لایه مداری.....	۷۳
جدول ۲-۶: مقایسه شبیه سازی های سطوح سیستمی و مداری ساختار پیشنهادی.....	۷۳

فهرست شکل ها

عنوان	صفحه
شکل ۱-۱: مبدل های داده واسطی بین پردازنده های دیجیتال و دنیای واقعی.....	۳
شکل ۲-۱: ساختار مبدل فلش.....	۴
شکل ۳-۱: ساختار مبدل دو مرحله ای.....	۵
شکل ۴-۱: ساختار مبدل پایپ لاین.....	۶
شکل ۵-۱: پیاده سازی مبدل تقریب متوالی با DAC.....	۷
شکل ۶-۱: بده بستان بین سرعت و دقت در انواع مبدل های داده.....	۸
شکل ۱-۲: نحوه پردازش سیگنال در حوزه زمان و فرکانس، در بلوک های سازنده مبدل آنالوگ به دیجیتال.....	۱۱
شکل ۲-۲: طیف سیگنال نمونه برداری شده با تداخل و بدون تداخل فرکانسی.....	۱۳
شکل ۳-۲: نمونه برداری و کوانتیزه کردن سیگنال سینوسی ورودی به کوانتایزر.....	۱۵
شکل ۴-۲: سطوح کوانتیزاسیون و کدهای دیجیتال خروجی کوانتایزر دو بیتی.....	۱۶
شکل ۵-۲: منحنی مشخصه کوانتایزر های تک بیتی و چند بیتی به همراه خطای کوانتیزاسیون.....	۱۷
شکل ۶-۲: مدل خطی کوانتایزر.....	۱۸
شکل ۷-۲: تابع توزیع احتمال و چگالی توان نویز کوانتیزاسیون.....	۱۸
شکل ۸-۲: منحنی اثر فرامونه برداری روی توان نویز در باند سیگنال.....	۱۹
شکل ۹-۲: SNR یک مبدل بر حسب تغییرات فرکانس ورودی در سه سطح دامنه متفاوت ورودی.....	۲۰
شکل ۱۰-۲: SNR یک مبدل سیگما دلتا بر حسب تغییرات دامنه ورودی.....	۲۱
شکل ۱۱-۲: ساختار کلی مبدل سیگما دلتا.....	۲۳
شکل ۱۲-۲: شکل دهی به نویز و کاهش چشمگیر توان نویز در باند سیگنال در مدولاتور سیگما دلتا.....	۲۳
شکل ۱۳-۲: الگوی خطی شده مدولاتور سیگما دلتا.....	۲۴
شکل ۱۴-۲: محدوده دینامیکی مدولاتور ایده آل، تابعی از OSR برای شکل دهی نویز در مرتبه های گوناگون (L).....	۲۵
شکل ۱۵-۲: نحوه پردازش سیگنال در حوزه زمان و فرکانس در بلوک های سازنده مبدل A/D سیگما دلتا.....	۲۷
شکل ۱۶-۲: منحنی حوزه زمان سیگنال ورودی و خروجی مدولاتور سیگما دلتا در حالت تک بیتی و چند بیتی.....	۲۸
شکل ۱۷-۲: ساختار کسکید دو طبقه.....	۲۹

- شکل ۳-۱: استفاده از معماری TI در مبدل های آنالوگ به دیجیتال..... ۳۴
- شکل ۳-۲: معماری مدولاتور سیگما دلتای سه مسیره..... ۳۵
- شکل ۳-۳: مبدل آنالوگ به دیجیتال سه مسیره..... ۳۶
- شکل ۳-۴: مدولاتور سیگما دلتای دو مسیره مرتبه اول..... ۳۸
- شکل ۳-۵: مدولاتور سیگما دلتای دو مسیره مرتبه اول با تزویج متقابل خطای کوانتیزاسیون ۳۸
- شکل ۴-۱: مدولاتور سیگما دلتای دو مسیره مرتبه اول که دارای تزویج متقابل خطای کوانتیزاسیون مسیرهها..... ۴۲
- شکل ۴-۲: طرح پیشنهادی برای مدولاتور سیگما دلتای دو مسیره مرتبه اول..... ۴۳
- شکل ۴-۳: طرح پیشنهادی برای مدولاتور سیگما دلتای دو مسیره مرتبه اول با ضرائب تزویج بهینه شده..... ۴۳
- شکل ۴-۴: چگالی های طیف توان خروجی مدولاتور سیگما دلتای دو مسیره با معماری اضافی و غیراضافی..... ۴۵
- شکل ۴-۵: حالت کلی مدولاتور سیگما دلتای N مسیره مرتبه اول با معماری غیر اضافی..... ۴۶
- شکل ۴-۶: حالت کلی مدولاتور سیگما دلتای N مسیره مرتبه اول با معماری اضافی..... ۴۸
- شکل ۴-۷: مدولاتور سیگما دلتای سه مسیره مرتبه اول با معماری اضافی..... ۵۲
- شکل ۴-۸: چگالی های طیف توان مدولاتور سیگما دلتای سه مسیره مرتبه اول با معماری اضافی و غیر اضافی..... ۵۳
- شکل ۵-۱: پیاده سازی سوئیچ-خازنی انتگرالگیر در مدولاتور سیگما دلتا با بهره محدود آپ-امپ..... ۵۵
- شکل ۵-۲: تابع تبدیل نویز مدولاتور سیگما دلتا مرتبه دوم برای سه مقدار مختلف بهره آپ-امپ های انتگرالگیر..... ۵۶
- شکل ۵-۳: تاثیر بهره محدود DC آپ-امپ بر عملکرد مدولاتور سیگما دلتا..... ۵۷
- شکل ۵-۴: تاثیر فرکانس بهره واحد آپ-امپ بر عملکرد مدولاتور سیگما دلتا..... ۵۹
- شکل ۵-۵: تاثیر slew-rate محدود آپ-امپ بر عملکرد مدولاتور سیگما دلتا..... ۵۹
- شکل ۵-۶: تاثیر همزمان GBW و slew-rate محدود آپ-امپ بر عملکرد مدولاتور سیگما دلتا ۵۹
- شکل ۵-۷: تاثیر خطای عدم تطابق در ضرائب تزویج بر عملکرد مدولاتور ۶۱
- شکل ۵-۸: تاثیر خطای عدم تطابق کانال بر عملکرد مدولاتور..... ۶۲
- شکل ۵-۹: چگالی طیف توان خروجی مدولاتور با ساختار پیشنهادی با در نظر گرفتن پارامترهای غیرایده آلی..... ۶۴
- شکل ۵-۱۰: تاثیر رزولوشن کوانتایزر بر عملکرد مدولاتور با ساختار پیشنهادی..... ۶۶
- شکل ۵-۱۱: عملکرد مدولاتور سیگما دلتا با معماری اضافی و غیر اضافی بر حسب تابعی از تعداد بیت کوانتایزر..... ۶۶
- شکل ۵-۱۲: مقایسه محدوده دینامیکی مدولاتورهای سیگما دلتا با معماری اضافی و غیراضافی..... ۶۷

شکل ۶-۱ : ساختار سوئیچ-خازنی مدولاتور سیگما دلتای مرتبه اول..... ۷۰

شکل ۶-۲: رشته خروجی حوزه زمان مرتبط با مدولاتور سیگما دلتا..... ۷۱

شکل ۶-۳ : پیاده سازی سوئیچ-خازنی مدولاتور سیگما دلتای دو مسیره مرتبه اول با معماری اضافی..... ۷۲

شکل ۶-۴ : چگالی های طیف توان خروجی ساختار پیشنهادی در سطوح سیستمی و مداری..... ۷۳

چکیده:

امکان پیاده‌سازی آسانتر ساختارهای پیچیده با بلوک‌های ساده در مدارهای دیجیتال و همچنین نوین‌پذیری کمتر آن‌ها، سبب شده است که امروزه بیشتر کار پردازش سیگنال در این بخش انجام شود. ولی با وجود رشد سیر دیجیتالی شدن قطعات الکترونیکی، پردازش سیگنال‌های آنالوگ همچنان از اهمیت و جایگاه ویژه‌ای برخوردار است. زیرا داده‌های جهان پیرامون ما سیگنال‌های پیوسته در زمان هستند. بنابراین همواره نیاز به مبدل‌هایی داریم که داده‌های دنیای واقعی را برای پردازش به اندازه‌های دیجیتال تبدیل کنند. امروزه افزایش سرعت و دقت پردازنده‌های دیجیتال، مستلزم وجود مبدل‌هایی با سرعت و دقت بالا است. مبدل‌های داده را می‌توان به دو نوع نایکوئیست و فرانمونه‌بردار دسته‌بندی کرد. مبدل‌های فرانمونه‌بردار به علت تاثیرپذیری کمتر در برابر خطاهای پروسه ساخت (که همواره در ساخت قطعات آنالوگ وجود دارد)، انتخاب مناسبی برای کاربردهای با دقت بالا هستند. مبدل‌های سیگما دلتا از رایج‌ترین نوع مبدل‌های فرانمونه‌بردار هستند که علاوه بر برتری فرا-نمونه‌برداری به علت برخورداری از ساختار حلقه بسته و توانایی شکل دهی نوین، امکان دستیابی به دقت‌های بالا را فراهم آورده‌اند. بنابراین به علت برخورداری از دو توانایی دقت و سرعت بالا، امروزه مبدل‌های سیگما دلتا در میان سایر مبدل‌ها، گزینه بسیار رایجی هستند. روش دیگری برای افزایش پهنای باند عبوری سیگنال ورودی استفاده از معماری *time-interleaved* می‌باشد. در این ساختار شماری از مبدل‌های داده که به صورت موازی با هم قرار دارند، به صورت همزمان مقادیر نمونه گرفته شده از سیگنال ورودی را کوانتایز می‌کنند. همچنین استفاده از تزویج متقابل خطای کوانتیزاسیون مسیره‌های مختلف در ساختار TI منجر به ایجاد عبارت‌های حذف شده در تابع تبدیل نوین مطلوب می‌شود. این امر موجب افزایش مرتبه شکل دهی نوین و در نتیجه افزایش نسبت سیگنال به نویز نهایی مدولاتور می‌شود.

در این پایان نامه، معماری اضافی برای مدولاتور سیگما دلتای دو مسیره مرتبه اول ارائه و ساختار تعمیم یافته این طرح پیشنهادی نیز بررسی شده است. همچنین در حالت کلی، ماتریس‌های تزویج بهینه جهت حصول شکل دهی نوین مطلوب محاسبه شده است. شبیه‌سازی‌ها جهت راست‌آزمایی طرح پیشنهادی، در دو سطح لایه سیستمی در محیط سیمولینک نرم افزار MATLAB و لایه مداری با کمک نرم افزار ADS 2011 انجام شده است. در سطح سیستمی، پارامترهای غیرایده آلی از جمله بهره محدود آپ-امپ، فرکانس بهره واحد و SR محدود در آپ-امپ، عدم تطابق در کانال و ضرائب تزویج و همچنین تاثیر رزولوشن کوانتایزر بر عملکرد مدولاتور سیگما دلتا مورد بررسی قرار گرفته است. در انتها نیز در سطح مداری، پیاده‌سازی سوئیچ-خازنی ساختار پیشنهادی و شبیه‌سازی مرتبط با آن ارائه شده است.

واژه‌های کلیدی: مبدل‌های آنالوگ به دیجیتال، فرانمونه‌برداری، مدولاتور سیگما دلتا، شکل‌دهی نوین، معماری *time-interleaved*، تزویج متقابل خطای کوانتیزاسیون.

فصل اول: مقدمه

پیشگفتار

مروری بر انواع مبدل‌های داده

انگیزه انتخاب مبدل سیگما دلتا: بده بستان بین سرعت و دقت

ساختار پایان‌نامه

۱-۱ پیشگفتار

گسترش محاسبات دیجیتال و پردازش سیگنال در سیستم‌های الکترونیکی، بیانگر این است که جهان هر روزه بیشتر به سمت دیجیتالی شدن پیش می‌رود. مدارات دیجیتالی در مقایسه با مدارات آنالوگ حساسیت کمتری به نویز نشان می‌دهند و نسبت به تغییرات تغذیه و تکنولوژی مقاوم‌ترند که این مطلب طراحی و تست اتوماتیک و همچنین برنامه‌پذیری بیشتری را برای آنها به همراه دارد. البته پیشرفت این مدارات در تکنولوژی مدارهای مجتمع^۱ مهم‌ترین عاملی است که سبب بالا رفتن کارایی مدارها و پردازنده‌های دیجیتال در همه جنبه‌های زندگی ما شده است. همانطور که در شکل (۱-۱) نشان داده شده است، برای ارتباط پردازنده‌های دیجیتال با دنیای آنالوگ، مدارهای دریافت داده^۲ و بازسازی^۳ باید مورد استفاده قرار گیرند. از جمله مدارهای دریافت داده، مبدل‌های آنالوگ به دیجیتال^۴ (ADC) هستند که در ورودی سیستم قرار گرفته و عمل رقمی کردن سیگنال آنالوگ را انجام می‌دهند. چنانچه بخواهیم داده را دوباره به جهان پیرامون خود بازگردانیم به مبدل دیجیتال به آنالوگ^۵ (DAC) نیاز خواهیم داشت.

بیان اینکه مبدل‌های داده تقریباً اساسی‌ترین بخش همه سیستم‌های الکترونیکی هستند، اغراق آمیز نیست. چون سیگنال‌ها در دنیای اطراف ما ذاتاً آنالوگ هستند و به دلیل مقاوم ساختن، انعطاف پذیری و قابل اطمینان بودن پردازش سیگنال و ... ، تمایل بر آن است که در ابزاری همچون مخابرات، صدا، ویدئو، ابزار دقیق، کامپیوتر و ... از شکل دیجیتال سیگنال‌های آنالوگ استفاده شود و به همین علت مبدل‌های آنالوگ به دیجیتال نقش بسیار مهمی پیدا کرده اند. این مبدل‌ها با استفاده از بلوک‌های آنالوگی همچون تقویت‌کننده‌های عملیاتی^۶ (OpAmp)، نمونه‌بردار و نگه‌دار^۷ (S&H) و مقایسه‌گر ساخته می‌شوند که این مسئله باعث چالش‌های فراوانی در طراحی می‌شود، بخصوص زمانی که مبدل طراحی شده را بخواهیم در چیپ قرار دهیم. کارایی پردازش‌گرهای سیگنال دیجیتال و سیستم‌های ارتباطی، عموماً بوسیله دقت ورودی‌های دیجیتال که در فرایند تبدیل داده‌های آنالوگ به دیجیتال بدست می‌آیند، تعیین می‌شود [۱][۲][۳][۴]

روش‌های متنوعی برای طراحی مبدل‌های آنالوگ به دیجیتال وجود دارند که عبارتند از: مبدل‌های

Flash, Two-Step, Pipeline, Successive Approximation, Sigma-Delta, Time-Interleaved.

¹ Integrated Circuits

² Data Acquisition


³ Reconstruction

⁴ Analog to Digital Converters

⁵ Digital to Analog Converters

⁶ Operational Amplifier

⁷ Sample & Hold



شکل (۱-۱): مبدل های داده رابطی بین پردازنده های دیجیتال و جهان واقعی

۲-۱ مروری بر انواع مبدل های داده

در این بخش برخی ساختارهای گوناگون مبدل ها و ویژگی آنها را مرور می کنیم. هر ساختار برتری ها و کاستی های خود را دارد و برای کاربردی ویژه مناسب است.

۱-۲-۱ مبدل آنالوگ به دیجیتال فلش^۱


مبدل فلش، سریع ترین مبدل در میان ساختارهای گوناگون مبدل ها است. ساختار یک مبدل فلش در شکل (۲-۱) نشان داده شده است. یک مبدل n - بیتی فلش از 2^n مقایسه گر، یک نردبان مقاومتی و یک دیکدر^۲ تشکیل شده است. مقاومت نردبانی، ولتاژ مرجع را به 2^n بخش مساوی تبدیل می کند و مقایسه گرهای سیگنال ورودی را با این ولتاژها مقایسه می کنند. سرانجام خروجی مقایسه گرها توسط یک مدار منطقی مناسب به کد باینری تبدیل می گردد. از آنجا که مقایسه گرهای موازی با هم کار می کنند، بنابراین سرعت تبدیل فقط به سرعت مقایسه گرها بستگی دارد. به همین دلیل این مبدل سرعت بالایی دارد و می تواند در فرکانس های بالا نیز کار کند. از آنجا که تعداد مقایسه گرها (و در نتیجه توان مصرفی و سطح تراشه) به طور نمایی با رزولوشن^۳ افزایش می یابد، این نوع A/D برای رزولوشنهای کم (۶ بیت و کمتر) و سرعتهای بسیار بالا مناسب است [۵][۶][۷][۸]. در برخی موارد جهت کاهش تاثیر افست مقایسه گرها، در ورودی آنها تقویت کننده های تفاضلی با بهره کم و سرعت بالا قرار داده می شود [۹][۱۰]. برای کاهش تعداد این تقویت کننده ها می توان از درون یابی^۴ استفاده نمود [۱۱][۱۲][۱۳][۱۴].

^۱ Flash ADC

^۲ Decoder

^۳ Resolution

^۴ Interpolation




شکل (۲-۱): ساختار مبدل فلش

۲-۲-۱ مبدل آنالوگ به دیجیتال دو مرحله ای^۱

برای غلبه بر مشکل تعداد زیاد مقایسه گرها در مبدل فلش، ساختارهای دو مرحله ای پیشنهاد گردیدند. همانطور که در شکل (۳-۱) نشان داده شده، ورودی بعد از نمونه برداری، از یک مبدل فلش M بیتی عبور کرده و بیت های با اهمیت بالای^۲ خروجی را می سازد. در ادامه مبدل دیجیتال به آنالوگ، M بیت خروجی را به سیگنال آنالوگ تبدیل می کند و این سیگنال از ورودی کم می شود. سیگنال حاصل که خطای کوانتیزاسیون^۳ مبدل فلش اول می باشد از مبدل فلش دوم عبور کرده و N بیت با اهمیت کمتر^۴ را تولید می کند. در نهایت خروجی های MSB و LSB به وسیله مدارات دیجیتالی با هم ترکیب می شوند و خروجی نهایی را شکل می دهند [۱۵][۱۶]. همچنین به کمک همپوشانی محدوده دو A/D می توان دقت مدار را بهبود بخشید [۱۷][۱۸].

¹ Two Step ADC
² Most Significant Bit
³ Quantization Error
⁴ Less Significant Bit



شکل (۱-۳): ساختار مبدل دو مرحله ای

۱-۲-۳ مبدل آنالوگ به دیجیتال پایپ لاین^۱


روش پایپ لاین کردن که بیشتر در مدارات دیجیتال بکار می رود را می توان در بخش آنالوگ نیز بکار برد و به سرعت های بالاتری دست یافت. در مبدل پایپ لاین، هر طبقه کار ویژه ای را روی ورودی خود انجام می دهد و خروجی را برای طبقه بعد آماده می کند. بنابراین هنگامی که هر طبقه کار خود را انجام می دهد چشم به راه پایان یافتن کار بقیه طبقات نمی ماند و بی درنگ کار خود را روی داده بعدی آغاز می کند. پس همه طبقات، ورودی های متفاوتی را همزمان پردازش می کنند. قاعده کلی در مبدل های پایپ لاین، یافتن مجموعه ای از ولتاژهای مرجع است به گونه ای که مجموع این ولتاژها برابر با تبدیل یافته سیگنال نمونه برداری شده باشد. برای رسیدن به این هدف ولتاژهای مرجع متفاوت، پی در پی از ولتاژ نمونه برداری شده کم می شوند تا باقیمانده به صفر برسد. صفر شدن باقیمانده نشان می دهد مجموع ولتاژهای مرجعی که از سیگنال نمونه برداری شده کم شده اند، برابر با اندازه واقعی نمونه برداری شده می باشد.

ایده اصلی این مبدل افزایش سرعت به بهای افزایش تاخیر مبدل است. همانگونه که در شکل (۱-۴) نشان داده شده است، m طبقه به طور همزمان در حال پردازش m نمونه متوالی از سیگنال ورودی هستند. در هر طبقه، ورودی توسط یک مبدل با رزولوشن کم کوانتیزه می گردد و سپس اختلاف مقدار معادل کد دیجیتال به دست آمده و ورودی، محاسبه گشته و پس از تقویت به طبقه بعد می رود. بدین شکل محدوده ورودی تمام طبقات مشابه خواهد بود [۱۹][۲۰][۲۱][۲۲].

همچنین در هر طبقه این مبدل، افزون بر k بیت، یک بیت دیگر نیز تولید می شود به گونه ای که این بیت اضافی با بیت های طبقه بعد همپوشانی دارد. در طبقه پایانی مبدل پایپ لاین، مبدل فلش [بیتی قرار

^۱ Pipeline ADC

دارد. بنابراین دقت مبدل برابر با $(m \times k) + j$ خواهد بود. البته درعمل نیازی نیست که دقت همه طبقات با هم برابر باشد. هر طبقه از sample and hold، sub-ADC، مبدل دیجیتال به آنالوگ، تفریق کننده و تقویت کننده‌ای با بهره 2^k تشکیل شده است. بنابراین با توجه به اینکه طبقات پایپ لاین همزمان کار می کنند این مبدل ها برای کاربردهایی با سرعت و دقت بالا مناسب هستند.



شکل (۴-۱): ساختار مبدل پایپ لاین

۴-۲-۱ مبدل آنالوگ به دیجیتال تقریب پی در پی^۱


این مبدل یکی از رایج ترین مبدل های آنالوگ به دیجیتال به شمار می رود و برای کاربردهایی با سرعت و دقت متوسط مناسب است. این مبدل ها، الگوریتم جستجوی دودویی را بکار می گیرند تا نزدیک ترین اندازه دیجیتال را برای ورودی برآورد کنند

فرض کنید می خواهیم مقدار آنالوگی بین محدوده مجاز $0-V_{ref}$ را به کدهای دیجیتال تبدیل کنیم. ابتدا مقدار نمونه گرفته شده ورودی را با $V_{ref}/2$ مقایسه می کنیم و به ازای بیشتر یا کمتر بودن از این مقدار، صفر یا یک بودن با اهمیت ترین بیت خروجی (MSB) را تعیین می نماییم. اگر $MSB=0$ باشد، در گام بعدی ورودی را با $V_{ref}/4$ و اگر $MSB=1$ بود ورودی را با $3V_{ref}/4$ مقایسه می کنیم و بیت بعدی خروجی را تعیین می نماییم. مقایسه سوم نیز گستره سنجش را به دو بخش تقسیم می کند و مقایسه ها ادامه می یابند تا عدد مورد نظر بدست آید. بنابراین به طور کلی، جستجوی دودویی، گستره مقایسه را هر بار به دو بخش مساوی تقسیم می کند و اگر عدد مورد نظر در گستره ای به طول 2^N قرار داشته باشد، آن را

¹ Successive Approximation

می‌توان پس از N گام یافت. از این رو مبدل تقریب پی‌درپی با دقت N بیت، دست‌کم N بار از مبدل فلش کندتر است.

یکی از روش‌های پیاده‌سازی این الگوریتم بهره‌گیری از روش‌های مبتنی بر DAC است. ساختار یک مبدل تقریب پی‌درپی که از DAC بهره می‌گیرد در شکل (۵-۱) آمده است. این مبدل مستقل از تعداد بیت‌ها تنها یک مقایسه‌گر دارد و نیز بخش بزرگی از آن به صورت دیجیتال پیاده‌سازی می‌شود. از این رو توان مصرفی آن بسیار پایین است. در چنین ساختاری، DAC و مقایسه‌گر، دقت و سرعت مبدل را تعیین می‌کنند.



شکل (۵-۱): الف- الگوریتم برآورد داده آنالوگ ورودی، ب- پیاده‌سازی مبدل تقریب متوالی با DAC

۳-۱ انگیزه انتخاب مبدل سیگما دلتا: بده بستان^۱ بین سرعت و دقت

در مبدل‌های فرآیندها گیر (که در فصل بعد به تفصیل توضیح داده می‌شود)، نرخ فرآیندها برداری^۲ به صورت زیر تعریف می‌شود.


$$OSR = \frac{f_s}{2BW} \quad (1-1)$$

که در آن f_s فرکانس نمونه برداری و BW بزرگترین مولفه فرکانسی سیگنال ورودی می‌باشد. هر چه مقدار OSR بیشتر باشد، دقت مبدل بیشتر خواهد بود. فرکانس نمونه برداری (f_s) با توجه به تکنولوژی مورد استفاده محدود می‌باشد و با یک نرخ فرآیندها برداری مشخص، می‌توان پهنای باند محدودی از سیگنال را عبور داد (بده بستان بین سرعت و دقت) و به این ترتیب رسیدن به مبدل‌های پهن باند مشکل است. شکل (۶-۱) بده بستان بین پهنای باند و دقت در مبدل‌های مختلف را نشان می‌دهد. مبدل فلش دارای سرعت

^۱ Trade-off

^۲ Over Sampling Rate

عملکرد بسیار بالا ولی دقتی پایین می باشد. در نقطه مقابل، مبدل سیگما دلتا به علت استفاده از انتگرالگیر در مسیر مستقیم و فیدبک منفی دارای سرعت متوسط و دقت بسیار بالایی می باشد.



شکل (۱-۶): بده بستان بین سرعت و دقت در انواع مبدل های داده

همچنین جدول (۱-۱) مقایسه ی ویژگی هایمانند دقت، سرعت، مصرف توان و سطح اشغال بین برخی از مبدل های داده را نمایش می دهد. همانطور که عنوان شد، مبدل سیگما دلتا از سرعت متوسط و دقت بسیار بالایی (رزولوشن ۱۴ تا ۲۰ بیت) برخوردار می باشد.

جدول ۱-۱: ویژگی های برخی از انواع مبدل های داده

مشخصات	دقت	نوع مبدل داده
سرعت و پهنای باند بالا مصرف توان بالا، سطح اشغال بالا	۴ تا ۸ بیت	مبدل فلش
سرعت و پهنای باند متوسط مصرف توان کم، سطح اشغال متوسط	۱۲ تا ۱۶ بیت	مبدل پایپ لاین
سرعت و پهنای باند کم مصرف توان کم	۱۰ تا ۱۶ بیت	مبدل تقریب متوالی
سرعت و پهنای باند متوسط مصرف توان متوسط	۱۴ تا ۲۰ بیت	مبدل سیگما دلتا