


بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشکده مهندسی برق و کامپیوتر  
گروه برق- قدرت

پایان نامه

برای دریافت درجه کارشناسی ارشد در رشته برق- قدرت

عنوان

طراحی و مدلسازی یک مبدل Buck-Boost AC/DC با ضریب  
توان ورودی بالا

استاد راهنما

دکتر سید حسین حسینی

استاد مشاور

مهندس سعید قاسم زاده

پژوهشگر

زهیر هوشی

۸۳۴۳۱۳۰۱۷۸

شهریور ۸۶

۹۳۱۴۶

اطلاعات آزمون علمی  
موسسه آزمون

۱۳۸۷ / ۱۲ / ۱۸

تقدیم بہ

پدرم کہ چو سخنہ است و انکیہ گام

مادرم کہ چو پویستی روح نواز آرامش بخشم

و خواہرم کہ چو تسمارہ ادرجا درم

بندگانی

کہ می دانم صدای رامی شنوی

پس می گویم برایت

...

با تشکر از استادان فرزانه دکتر سید حسین حسینی و مهندس سعید قاسم زاده  
که از راهمندی‌های گران‌سنگ و مشاوره‌های بی‌دریغ ایشان بهره‌بسیار بردم

نام خانوادگی: هوشی دقتی فومنی		نام: زهیر	
عنوان پایان نامه: طراحی و مدلسازی یک مبدل Buck-Boost AC/DC با ضریب توان ورودی بالا			
استاد راهنما: دکتر سید حسین حسینی			
استاد مشاور: مهندس سعید قاسم‌زاده			
مقطع تحصیلی: کارشناسی ارشد	رشته: برق	گرایش: قدرت	دانشگاه: تبریز
دانشکده: مهندسی برق و کامپیوتر	تاریخ فارغ التحصیلی: ۲۴ شهریور ۱۳۸۶		تعداد صفحه: ۹۹
کلید واژه‌ها: مبدل متناوب به مستقیم، کاهنده-افزاینده، بدون حسگر			
چکیده:			
<p>در استفاده از مبدل‌های ac-dc یکی از پارامترهای مورد توجه، ضریب توان در ورودی است. که هرچه مقدار ضریب توان بزرگتر و بیشتر به ۱ نزدیک باشد، مبدل مورد نظر شرایط کاری ایده‌آل‌تری دارد. در این راستا مدارات الکترونیک قدرت متعددی برای برآورده شدن این منظور طراحی و ارائه شده‌اند. معمول آن است که از مدارات Boost برای مبدل‌های با قابلیت تصحیح ضریب توان (PFC) استفاده شود که این امر موجب محدود شدن ولتاژ خروجی به مقداری بیشتر از پیک ولتاژ ورودی می‌شود. برای افزایش محدوده ولتاژ خروجی مبدل‌های Buck-Boost مورد توجه قرار گرفته‌اند. از طرفی، از نکات عملی و مهم در طراحی و ساخت مدارات الکترونیک قدرت تعداد حسگرهای ولتاژ و جریانی است که در آنها به کار رفته‌است. در زمینه طراحی مدارات PFC در راستای حذف حسگرها نیز گام‌هایی برداشته شده‌است و نتایج نسبتاً قابل قبولی هم برای مبدل‌های Boost بدست آمده‌اند. ولی در مورد مبدل‌های Buck-Boost جای کار در این زمینه همچنان باقی است. هدف ما در این پایان‌نامه این است که یک مدار مبدل ac-dc طراحی و مدلسازی کنیم که در شرایط Buck-Boost کار کند و قابلیت اصلاح ضریب توان را داشته باشد. سیستم کنترلی این مدار بی‌نیاز از حسگرهای متعارف ولتاژ و جریان است و در فرکانس کلیدزنی کم هم عملکرد مطلوبی دارد. نتایج حاصله از طراحی مدار قدرت و کنترل در طی چندین شبیه‌سازی به کمک نرم افزار PSCAD/EMTDC آزمایش شده‌اند و قابلیت‌های مدار در شرایط مختلف از جمله فرکانس ورودی مختلف، مقادیر متغیر بار و غیره نشان داده شده‌اند. نتایج حاصل از شبیه‌سازی‌ها از طریق ساخت یک نمونه آزمایشگاهی هم به تأیید رسیده‌اند.</p>			

## فهرست مطالب:

۳	فهرست شکل‌ها
۵	فهرست جدول‌ها
۶	فهرست اختصارات
۷	مقدمه

### بخش ۱: بررسی منابع

#### فصل اول: اساس کار چاپرهای افزایشنده و کاهشنده

۱۰	۱-۱: اصول کارکرد یک چاپر کاهشنده
۱۲	۱-۲: اصول کارکرد یک چاپر افزایشنده
۱۳	۱-۳: چند نمونه چاپر کاهشنده-افزایشنده
۱۴	۱-۳-۱: چاپر کاهشنده-افزایشنده
۱۶	۱-۳-۲: چاپر Cuk
۱۷	۱-۴: طراحی چاپر کاهشنده-افزایشنده

#### فصل دوم: مبدل‌های متناوب به مستقیم و مسأله ضریب توان

۲۲	۲-۱: مبدل‌های متناوب به مستقیم و ضریب توان
۲۲	۲-۲: پیشینه تحقیق
۲۲	۲-۲-۱: انتخاب نوع ورودی، تکفاز یا سه فاز
۲۳	۲-۲-۲: مبدل‌های سه فاز
۲۸	۲-۲-۳: مبدل‌های تکفاز
۳۳	۲-۳: تحلیل خواص و رفتار یک مبدل
۳۴	۲-۳-۱: پارامترهای مشخصه
۳۵	۲-۳-۲: انتظارات از یک مبدل

### بخش ۲: مواد و روش‌ها

#### فصل سوم: ارائه مدار پیشنهادی

۳۹	۳-۱: ارائه ساختار dc-dc جدید
۴۱	۳-۲: مبدل ارائه شده و نقش حسگرها
۴۲	۳-۳: تحلیل کارکرد افزایشنده
۴۴	۳-۴: تحلیل کارکرد کاهشنده
۴۷	۳-۵: محدودیت‌های حاکم بر انتخاب ضریب بهره
۴۸	۳-۶: اغتشاشات جریان ورودی در گذر از صفر
۴۸	۳-۷: حصول ضریب توان‌های مختلف
۴۹	۳-۸: سایر قابلیت‌های مدار ارائه شده

### بخش ۳: نتایج و بحث

#### فصل چهارم: شبیه‌سازی و نتایج آن

- ۵۱ -۴: ۱: لزوم شبیه‌سازی
- ۵۲ -۴: ۲: مدار ارائه شده در PSCAD
- ۵۷ -۴: ۳: بهینه‌سازی مدار
- ۶۱ -۴: ۴: عملکرد مدار در برابر تغییرات بار
- ۶۳ -۴: ۵: کارایی مدار در فرکانسهای کلیدزنی مختلف
- ۶۴ -۴: ۶: عملکرد مدار در ضریب بهره‌های مختلف
- ۶۶ -۴: ۷: عملکرد مدار برای ورودی با فرکانس بالاتر از ۵۰ هرتز
- ۶۸ -۴: ۸: عملکرد مدار برای ارائه ضریب توانهای مختلف در ورودی

#### فصل پنجم: نتایج عملی

- ۷۰ -۵: ۱: نمونه آزمایشگاهی ساخته شده

#### ضمائم

- ۷۵ -۱: اثبات لم
- ۷۷ -۲: روش بهینه‌سازی نسبت طلایی
- ۷۹ -۳: نتایج تفصیلی شبیه‌سازیها
- ۹۳ -۴: اطلاعات عناصر بکار رفته در ساخت مدار

#### فهرست منابع

## فهرست شکل‌ها

۱۰	چاپر کاهنده ساده	شکل ۱-۱
۱۱	ساختار چاپر کاهنده به هنگام خاموش و روشن بودن کلید	شکل ۲-۱
۱۲	ساختار یک چاپر افزایشی	شکل ۳-۱
۱۳	ساختار چاپر افزایشی به هنگام خاموش و روشن بودن کلید	شکل ۴-۱
۱۴	ساختار چاپر کاهنده-افزایشی	شکل ۵-۱
۱۵	ساختار چاپر کاهنده-افزایشی به هنگام خاموش و روشن بودن کلید	شکل ۶-۱
۱۶	اختار چاپر Cuk	شکل ۷-۱
۱۷	ساختار چاپر Cuk و شکل موجهای مربوطه به هنگام روشن و خاموش بودن کلیدها	شکل ۸-۱
۱۸	نمودار بلوکی سری سازی یک چاپر کاهنده و یک چاپر افزایشی معکوس	شکل ۹-۱
۱۸	بلوکهای اصلی تشکیل دهنده چاپر کاهنده-افزایشی	شکل ۱۰-۱
۲۰	روال سری سازی یک چاپر کاهنده و یک افزایشی برای حصول یک چاپر کاهنده-افزایشی	شکل ۱۱-۱
۲۲	نمودار بلوکی مبدل متناوب به مستقیم بر اساس چاپر dc-dc	شکل ۱-۲
۲۴	مبدل کاهنده-افزایشی سه فاز ۶ کلیده	شکل ۲-۲
۲۵	مدار کنترلی با ۴ حسگر مربوط به یک فاز شکل ۲-۲	شکل ۳-۲
۲۵	مبدل سه فاز با ۶ کلید و ۴ حسگر	شکل ۴-۲
۲۶	مبدل متناوب به مستقیم سه فاز ۴ کلیده با خروجی معکوس	شکل ۵-۲
۲۷	مبدل متناوب به مستقیم سه فاز ۶ کلیده با خروجی معکوس	شکل ۶-۲
۲۸	ترکیب یک ساختار کاهنده با افزایشی	شکل ۷-۲
۲۸	ترکیب یک ساختار افزایشی با کاهنده	شکل ۸-۲
۲۹	چند ساختار مختلف حاصل از ترکیب مدار کاهنده و مدار افزایشی	شکل ۹-۲
۳۰	ساختار کاهنده-افزایشی سری CBB	شکل ۱۰-۲
۳۱	مدار کنترلی مربوط به CBB	شکل ۱۱-۲
۳۲	ساختار BoIBB	شکل ۱۲-۲
۳۲	ساختار کاهنده-افزایشی تکفاز با ۲ کلید و ۲ حسگر	شکل ۱۳-۲
۳۳	ساختار مبدل تکفاز با ۲ کلید مستقل	شکل ۱۴-۲
۳۹	ساختار چاپر کاهنده-افزایشی جدید ارائه شده	شکل ۱-۳
۳۹	ساختار چاپر ارائه شده به هنگام کارکرد افزایشی	شکل ۲-۳
۴۰	ساختار چاپر ارائه شده به هنگام کارکرد کاهنده	شکل ۳-۳
۴۱	استفاده از چاپر جدید در یک مبدل متناوب به مستقیم	شکل ۴-۳



۴۲	مدار ساده شده مبدل ارائه شده در کارکرد افزایشنده	شکل ۳-۵
۴۵	مدار ساده شده مبدل ارائه شده در کارکرد کاهشنده	شکل ۳-۶
۵۳	مدار ترسیم شده در محیط PSCAD	شکل ۴-۱
۵۳	نمودار بلوکی کنترل کننده در مُد افزایشنده	شکل ۴-۲
۵۴	نمودار بلوکی کنترل کننده در مُد کاهشنده	شکل ۴-۳
۵۵	عملکرد مدار ارائه شده در ضریب بهره ۲/۵ افزایشنده	شکل ۴-۴
۵۶	عملکرد مدار ارائه شده در ضریب بهره ۰/۷ کاهشنده	شکل ۴-۵
۵۷	مؤلفه‌های هارمونیکی جریان ورودی در مدار ابتدایی	شکل ۴-۶
۵۹	عملکرد مدار بهینه در ضریب بهره ۲/۵ افزایشنده	شکل ۴-۷
۶۰	عملکرد مدار بهینه در ضریب بهره ۰/۷ کاهشنده	شکل ۴-۸
۶۱	مؤلفه‌های هارمونیکی جریان ورودی در مدار بهینه	شکل ۴-۹
۶۲	توابع چگالی احتمال مشخصات مدار برای بار متغیر بدون تغییر کنترل	شکل ۴-۱۰
۶۳	توابع چگالی احتمال مشخصات مدار برای بار متغیر با تغییر کنترل	شکل ۴-۱۱
۶۴	توابع چگالی احتمال مشخصات مدار برای فرکانس کلیدزنی متغیر	شکل ۴-۱۲
۶۵	توابع چگالی احتمال مشخصات مدار برای ضریب بهره متغیر افزایشنده	شکل ۴-۱۳
۶۶	توابع چگالی احتمال مشخصات مدار برای ضریب بهره متغیر کاهشنده	شکل ۴-۱۴
۶۷	جریان ورودی و اغتشاشات گذر از صفر	شکل ۴-۱۵
۶۷	عملکرد مدار ارائه شده در ضریب بهره ۱/۸ و فرکانس ورودی ۳۶۰ هرتز	شکل ۴-۱۶
۷۱	نتایج عملی در مُد افزایشنده	شکل ۵-۱
۷۲	نتایج عملی در مُد کاهشنده	شکل ۵-۲
۷۳	نمونه عملی ساخته شده	شکل ۵-۳

## فهرست جدول‌ها

۵۲	مقادیر ابتدایی پارامترهای مدار	جدول ۴-۱
۵۸	مقادیر بهینه سلفها و خازن	جدول ۴-۲
۶۱	نحوه پراکندگی مقادیر مشخصات شبیه‌سازی‌های چندباره برای بار متغیر بدون تغییر کنترل	جدول ۴-۳
۶۲	نحوه پراکندگی مقادیر مشخصات شبیه‌سازی‌های چندباره برای بار متغیر با تغییر کنترل	جدول ۴-۴
۶۳	نحوه پراکندگی مقادیر مشخصات شبیه‌سازی‌های چندباره برای فرکانس کلیدزنی متغیر	جدول ۴-۵
۶۴	نحوه پراکندگی مقادیر مشخصات شبیه‌سازی‌های چندباره برای ضریب بهره متغیر افزاینده	جدول ۴-۶
۶۵	نحوه پراکندگی مقادیر مشخصات شبیه‌سازی‌های چندباره برای ضریب بهره متغیر کاهنده	جدول ۴-۷
۶۷	مشخصات مدار در ضریب بهره ۱/۸ و فرکانس ورودی ۳۶۰ هرتز	جدول ۴-۸
۷۰	مشخصات نمونه عملی	جدول ۵-۱

AC	Alternating Current
BB	Buck Boost
BoCBB	Boost Cascaded By Buck
BoIBB	Boost Interleaved Buck Boost
BoSBB	Boost Superimposed Buck Boost
BuCBB	Buck Cascaded By Boost
BuIBB	Buck Interleaved Buck Boost
BuSBB	Buck Superimposed Buck Boost
CBB	Cascaded Buck Boost
CCM	Continues Conduction Mode
DC	Direct Current
DF	Distortion Factor
Dis.F	Displacement Factor
EMTDC	Electromagnetic Transients Including DC
IEEE	Institute of Electrical and Electronics Engineers
PD	Phase Difference
PF	Power Factor
PSCAD	Power System CAD
PWM	Pulse Width Modulation
THD	Total Harmonic Distortion
VR	Voltage Regulation

## مقدمه:

استفاده از مبدل‌های ولتاژ متناوب به ولتاژ مستقیم در شبکه‌های انتقال، توزیع و یا مصرف یکی از منابع عمده تزریق آلودگی‌های هارمونیک و کاهش کیفیت توان انتقالی است. علت عمده این اثرگذاری از آنجا ناشی می‌شود که در اثر کارکرد این مبدل‌ها اختلاف فازی بین جریان و ولتاژ ورودی این مبدل‌ها که با شبکه متناوب در تماس مستقیم است ایجاد می‌گردد. از این رو قسمت عمده‌ای از توجه و علاقه مندی طراحان مدارات الکترونیک قدرت و سیستم‌های کنترلی که در چنین مداراتی کاربرد دارند به سمت ارائه مبدلهایی معطوف می‌گردد که دارای قابلیت اصلاح ضریب توان باشند. در این صورت می‌توان انتظار داشت که اگر چنین تبدیلی از عملکرد هارمونیک مطلوبی نیز برخوردار باشد در نهایت تبدیل به یک مصرف کننده ایده‌آل برای شبکه ولتاژ متناوب گردد.

آنچه در پایان نامه پیش رو به آن خواهیم پرداخت گامی است برای معرفی ساختاری جدید در مبدل‌های ولتاژ متناوب به مستقیم الکترونیک قدرت که به دلیل پاره‌ای ویژگی‌ها از جمله بی‌نیازی از حسگرهای ولتاژ و جریان می‌تواند گزینه‌ای مناسب برای چنین کاربردهایی باشد. برای اینکه اساس کارکرد این مدار و سیستم کنترلی آن که بر پایه محاسبات ریاضی دقیق بنا شده‌است بطور کامل و با زیر بنای علمی بیان شود ساختار این پایان نامه چنان چیده شده‌است که اهمّ پیش نیازهای علمی برای درک کارکرد مدار پیشنهادی را در بر دارد.

در این پایان نامه ابتدا به توضیح اساس کارکرد چاپرهای افزایشنده و یا کاهشنده می‌پردازیم و از آنجا که در ساختار پیشنهادی برای اینکه محدوده وسیعی از ولتاژ خروجی را در اختیار داشته باشیم عملکرد کاهشنده-افزاینده را مورد توجه قرار داده ایم، چند نمونه از مدارات متعارف کاهشنده-افزاینده و چگونگی عملکردشان را به ایجاز ذکر خواهیم کرد. در ادامه چند مدار مبدل که تا کنون در مجلات و مقالات علمی ارائه شده اند را مطرح می‌کنیم و به مزایا و معایب هر کدام می‌پردازیم. به اهداف پیش روی یک طراح برای حمله به چنین مسأله‌ای می‌پردازیم و تمرکز خود را روی چندی از این اهداف می‌گذاریم تا در ادامه، اهداف کار خود را به وضوح پیش رو داشته باشیم. با در نظر داشتن چنین پیش

---

زمینه‌هایی مدار پیشنهادی در فصل ۳ ارائه خواهد شد و آشنایی لازم با ساختار آن و چگونگی کارکرد سیستم کنترلی آن حاصل خواهد گردید تا در فصل ۴ به شبیه‌سازی این مبدل پردازیم. نتایج شبیه‌سازی در همین بخش عنوان خواهند شد و در فصل ۵ با نتایج حاصل از مدار عملی ساخته شده مقایسه خواهند گردید. در فصل آخر و پس از ارائه نتایج مدار عملی به نتیجه‌گیری از کارهای صورت گرفته و ذکر افق‌های پیش روی چنین تحقیقاتی می‌پردازیم.

∴

بخش ا:

بررسی منابع


فصل اول:

اساس کار چاپرهای افزاینده و کاهشنده

در این فصل به اصول کارکرد مدارهای چارپ افزایشده<sup>۱</sup> و مدارهای چارپ کاهشده<sup>۲</sup> می‌پردازیم. چند نمونه مدار چارپ کاهشده-افزاینده<sup>۳</sup> نیز عنوان خواهند شد تا آشنایی ذهنی لازم برای معرفی مدار پیشنهادی که عملکرد کاهشده-افزاینده دارد ایجاد شود.

۱-۱: اصول کارکرد یک چارپ کاهشده

در شکل ۱-۱ ساده ترین ساختار یک چارپ کاهشده نشان داده شده است. [۱]



شکل ۱-۱: چارپ کاهشده ساده (الف) ساختار (ب) شکل ولتاژ خروجی [۱]

مقدار ولتاژ خروجی این مدار به واسطه نحوه کلیدزنی کلید موجود در آن قابل کنترل است. شکل


مدار به هنگام روشن یا خاموش بودن کلید، نشان داده شده در شکل ۱-۲، روشن‌گر نحوه ارتباط

کلیدزنی با ولتاژ خروجی است.

مقدار متوسط ولتاژ خروجی از رابطه (۱-۱) بدست می‌آید:

$$V_o = \frac{1}{T_s} \int_0^{t_{on}} v_o dt = \frac{t_{on}}{T_s} V_d = DV_d \tag{1-1}$$

<sup>۱</sup> Boost  
<sup>۲</sup> Buck  
<sup>۳</sup> Buck-Boost



شکل ۱-۲: ساختار چاپر کاهشدهنده به هنگام خاموش و روشن بودن کلید [۱]

سیکل کاری  $D$  می‌تواند از ۰ تا ۱ تغییر کند. بنابراین ولتاژ خروجی مابین ۰ تا  $V_d$  قابل کنترل

است. تغییر  $D$  به دو روش عمده صورت می‌پذیرد: [۲]

۱. روش فرکانس ثابت: فرکانس چاپر ثابت نگه داشته می‌شود و زمان روشن بودن کلید تغییر

داده می‌شود. پهنای پالس در این روش تغییر می‌کند. این نوع کنترل، کنترل مدولاسیون پهنای

پالس  $(PWM)$  نام دارد.

۲. روش فرکانس متغیر: فرکانس چاپر متغیر است. زمان روشن بودن یا زمان خاموش بودن کلید

ثابت نگاه داشته می‌شود. این روش مدولاسیون فرکانس نامیده می‌شود. فرکانس باید در محدوده

وسعی تغییر یابد تا بازه کاملی از ولتاژ خروجی را داشته باشیم. در این نوع کنترل هارمونیک‌هایی

با فرکانسهای غیرقابل پیش بینی تولید خواهند شد و طراحی فیلتر آن دشوار است. [۲]

<sup>۱</sup> Duty Cycle

<sup>۲</sup> Pulse Width Modulation




با توجه به آنچه ذکر شد برای طراحی مدار قدرت و کنترل همانگونه که رایج است از کنترل

مدولاسیون پهنای پالس بهره خواهیم جست.

۲-۱: اصول کارکرد یک چاپر افزایشده

شکل ۱-۳ ساختار ساده‌ای از یک چاپر افزایشده را ارائه می‌دهد. همانگونه که در شکل پیداست

این ساختار در واقع حالت عکس ساختار چاپر کاهشده را دارد که در آن جای ورودی و خروجی جابجا شده‌اند.



شکل ۱-۳: ساختار یک چاپر افزایشده [۱]

به واسطه کلیدزنی کنترل شده می‌توان مقدار ولتاژ خروجی را در حد مطلوب تنظیم کرد. در

شکل ۱-۴ ساختار مدار به هنگام روشن و یا خاموش بودن کلید نشان داده شده است.


با توجه به این نکته که در حالت ماندگار انتگرال زمانی ولتاژ سلف در طول یک دوره تناوب باید

صفر باشد، می‌توان نوشت:

$$V_d t_{on} + (V_d - V_o) t_{off} = 0 \quad (۲-۱)$$

مقدار متوسط ولتاژ خروجی به این صورت بدست می‌آید:

$$V_o = V_d \frac{T_s}{t_{off}} = V_d \frac{1}{1-D} \quad (۳-۱)$$



شکل ۱-۴: ساختار چاپر افزایشده به هنگام خاموش و روشن بودن کلید [۱]

آنچه که از فرمول ارائه شده برای ولتاژ خروجی برمی آید و با نگاه صرفاً ریاضی، به نظر می آید که با کنترل سیکل کاری کلیدزنی حتی می توان به ضریب بهره های بسیار بالا هم دسترسی پیدا کرد ولی آنچه این پیش بینی را دور از دست می کند واقعیتی است که به فیزیک و ساختار عناصر واقعی بکار رفته در مدار دارد.

عناصر نیمه هادی قدرت احتیاج به زمان حداقلی جهت روشن شدن و خاموش شدن دارند. بنابراین سیکل کاری  $D$  فقط می تواند میان یک مقدار حداقل  $D_{min}$  و یک مقدار حداکثر  $D_{max}$  کنترل شود و در نتیجه مقادیر حداقل و حداکثر ولتاژ خروجی محدود می شوند. از طرفی فرکانس کلیدزنی چاپر نیز با ملاحظات ساختاری عناصر بکاررفته در مدار محدود می شود.


### ۱-۳: چند نمونه چاپر کاهشده-افزاینده

از آنجا که بنا است در این پایان نامه به معرفی ساختاری با قابلیت کاهشدهی و افزایشدهی ولتاژ

بپردازیم، مروری اجمالی بر ساختار چند نمونه از چنین چاپرهایی می تواند روشنتر باشد.

۱-۳-۱: چاپر کاهشده- افزایشده



در شکل ۱-۵ ساختار ساده‌ای از یک چاپر کاهشده- افزایشده نشان داده شده است. در چنین مداری ولتاژ خروجی می‌تواند مقداری کمتر یا بیشتر از ولتاژ ورودی داشته باشد. برای کاربردهایی که به محدوده وسیعتری از ولتاژ خروجی نیاز دارند، استفاده از چنین مداراتی رایج است.



شکل ۱-۵: ساختار چاپر کاهشده- افزایشده [۱]

یکی از معایب این ساختار، همانگونه که از شکل پیداست، آن است که قطبیت ولتاژ خروجی مخالف ولتاژ ورودی است. از همین روست که این مدار با نام چاپر معکوس کننده نیز شناخته می‌شود. [۲] طرز کار مدار را در دو حالت می‌توان بررسی کرد. (i) در حالت اول کلید روشن و دیود خاموش است. جریان ورودی که در حال افزایش است از کلید و سلف می‌گذرد. (ii) در حالت دوم کلید خاموش می‌شود و جریانی که از سلف می‌گذشت حالا از سلف و خازن و دیود و بار عبور می‌کند. انرژی ذخیره شده در سلف به بار منتقل می‌گردد و جریان سلف نزول می‌کند تا اینکه کلید دوباره در سیکل بعد روشن گردد. ساختار مدار در هر کدام از این حالات و شکل موج‌های جریان سلف و ولتاژ سلف به هنگام هدایت پیوسته<sup>۱</sup> سلف را می‌توان در شکل ۱-۶ مشاهده نمود.

<sup>۱</sup> Continuous Conduction Mode



شکل ۱-۶: ساختار چایر کاهنده-افزاینده به هنگام خاموش و روشن بودن کلید [۱]

با توجه به شکل ۱-۶ و این واقعیت که مقدار متوسط ولتاژ سلف در حالت ماندگار و در طول

یک دوره تناوب صفر است، داریم:

$$V_d DT_s + (-V_o)(1-D)T_s = 0 \quad (۴-۱)$$

از ساده سازی رابطه (۴-۱) مقدار متوسط ولتاژ خروجی به این شکل قابل محاسبه است.

$$V_o = V_d \frac{D}{1-D} \quad (۵-۱)$$

به دلیل قرار گرفتن کلید در مسیر جریان ورودی استحصال یک جریان ناپیوسته در ورودی غیر

ممکن می‌نماید، که از این واقعیت می‌توان به عنوان عیبی دیگر برای چنین مداری یاد کرد.