


لَهُ الْحَمْدُ



دانشگاه تربیت مدرس
دانشکده فنی و مهندسی
بخش مهندسی برق و کامپیوتر

پایان نامه دوره کارشناسی ارشد مهندسی برق - الکترونیک

طراحی و شبیه سازی مدولاتور سیگما - دلتا با پهنهای باند وسیع و دقت بالا

نگارش:

مهدی تقی زاده

استاد راهنما:

دکتر عبدالرضا نبوی

۱۳۸۷ / ۰۷ / ۲۰

۱۳۸۸ / ۰۷ / ۲۰

۹۹/۱۳۴

زمستان ۱۳۸۶



سمد تعالی

تاییدیه اعضای هیات داوران حاضر در جلسه دفاع از پایان

آقای مهدی تقی زاده پایان نامه ۹ واحدی خود را با عنوان طراحی و شبیه سازی مدولاتور سیگما-دلتا با پهنای باند وسیع و دقت بالا در تاریخ ۱۳۸۶/۱۱/۱۷ ارائه کردند.

اعضای هیات داوران نسخه نهایی این پایان نامه را از نظر فرم و محتوا تایید کرده و پذیرش آنرا برای تکمیل درجه کارشناسی ارشد مهندسی برق - الکترونیک پیشنهاد می کنند.

نام و نام خانوادگی	رتبه علمی	امضا	عضو هیات داوران
دکتر عبدالرضا نبوی لیشی	دانشیار		استاد راهنمای
دکتر محمد کاظم مروج فرشی	استاد		استاد ناظر
دکتر وحید احمدی	استاد		استاد ناظر
دکتر علی فتوت احمدی	استاد		استاد ناظر
دکتر محمد کاظم مروج فرشی	استاد		مدیر گروه (یا نماینده گروه تخصصی)

آیین نامه چاپ پایان نامه (رساله) های دانشجویان دانشگاه تربیت مدرس

نظر به اینکه چاپ و انتشار پایان نامه (رساله) های تحصیلی دانشجویان دانشگاه تربیت مدرس، مبین بخشی از فعالیتهای علمی - پژوهشی دانشگاه است بنابراین به منظور آگاهی و رعایت حقوق دانشگاه، دانش آموختگان این دانشگاه نسبت به رعایت موارد ذیل متعهد می شوند:

ماده ۱: در صورت اقدام به چاپ پایان نامه (رساله) های خود، مراتب را قبلاً به طور کتبی به «دفتر نشر آثار علمی» دانشگاه اطلاع دهد.

ماده ۲: در صفحه سوم کتاب (پس از برگ شناسنامه) عبارت ذیل را چاپ کند:
«کتاب حاضر، حاصل پایان نامه کارشناسی ارشد / رساله دکتری نگارنده در رشته برق است که در سال ۱۳۸۶ در دانشکده برق دانشگاه تربیت مدرس به راهنمایی سرکار خانم / جناب آقای دکتر عبدالرضا نبوی مشاوره سرکار خانم / جناب آقای دکتر دکتر و مشاوره سرکار خانم / جناب آقای دکتر از آن دفاع شده است.»

ماده ۳: به منظور جبران بخشی از هزینه های انتشارات دانشگاه، تعداد یک درصد شمارگان کتاب (در هر نوبت چاپ) را به «دفتر نشر آثار علمی» دانشگاه اهدا کند. دانشگاه می تواند مازاد نیاز خود را به نفع مرکز نشر درمعرض فروش قرار دهد.

ماده ۴: در صورت عدم رعایت ماده ۳، ۵۰٪ بهای شمارگان چاپ شده را به عنوان خسارت به دانشگاه تربیت مدرس، تأديه کند.

ماده ۵: دانشجو تعهد و قبول می کند در صورت خودداری از پرداخت بهای خسارت، دانشگاه می تواند خسارت مذکور را از طریق مراجع قضایی مطالبه و وصول کند؛ به علاوه به دانشگاه حق می دهد به منظور استیفای حقوق خود، از طریق دادگاه، معادل وجه مذکور در ماده ۴ را از محل توقیف کتابهای عرضه شده نگارنده برای فروش، تامین نماید.

ماده ۶: اینجانب مهدی تقی زاده
دانشجوی رشته برق
قطع کارشناسی ارشد

تعهد فوق وضمان اجرایی آن را قبول کرده، به آن ملتزم می شوم.

نام و نام خانوادگی: مهدی تقی زاده

تاریخ و امضا: ۸۷/۲/۱۰



دستورالعمل حق مالکیت مادی و معنوی در مورد نتایج پژوهش‌های علمی دانشگاه تربیت مدرس

مقدمه: با عنایت به سیاست‌های پژوهشی دانشگاه در راستای تحقق عدالت و کرامت انسانها که لازمه شکوفایی علمی و فنی است و رعایت حقوق مادی و معنوی دانشگاه و پژوهشگران، لازم است اعضای هیات علمی، دانشجویان، دانش آموختگان و دیگر همکاران طرح، در مورد نتایج پژوهش‌های علمی که تحت عنوانین پایان‌نامه، رساله و طرحهای تحقیقاتی که با هماهنگی دانشگاه انجام شده است، موارد ذیل را رعایت نمایند:

ماده ۱- حقوق مادی و معنوی پایان‌نامه‌ها / رساله‌های مصوب دانشگاه متعلق به دانشگاه است و هرگونه بهره‌برداری از آن باید با ذکر نام دانشگاه و رعایت آئین‌نامه‌ها و دستورالعمل‌های مصوب دانشگاه باشد.

ماده ۲- انتشار مقاله یا مقالات مستخرج از پایان‌نامه / رساله به صورت چاپ در نشریات علمی و یا ارائه در مجامع علمی باید به نام دانشگاه بوده و استاد راهنما مسئول مکاتبات مقاله باشد. تبصره: در مقالاتی که پس از دانش آموختگی بصورت ترکیبی از اطلاعات جدید و نتایج حاصل از پایان‌نامه / رساله نیز منتشر می‌شود نیز باید نام دانشگاه درج شود.

ماده ۳- انتشار کتاب حاصل از نتایج پایان‌نامه / رساله و تمامی طرحهای تحقیقاتی دانشگاه باید با مجوز کتبی صادره از طریق حوزه پژوهشی دانشگاه و بر اساس آئین‌نامه‌های مصوب انجام می‌شود.

ماده ۴- ثبت اختراع و تدوین دانش فنی و یا ارائه در جشنواره‌های ملی، منطقه‌ای و بین‌المللی که حاصل نتایج مستخرج از پایان‌نامه / رساله و تمامی طرحهای تحقیقاتی دانشگاه باید با هماهنگی استاد راهنما یا مجری طرح از طریق حوزه پژوهشی دانشگاه انجام گیرد.

ماده ۵- این دستورالعمل در ۵ ماده و یک تبصره در تاریخ ۱۳۸۴/۴/۲۵ در شورای پژوهشی دانشگاه به تصویب رسیده و از تاریخ تصویب لازم الاجرا است و هرگونه تخلف از مفاد این دستورالعمل، از طریق مراجع قانونی قابل پیگیری می‌شود.

نام و نام خانوادگی

امضاء
حسین کاظمی زاده

تقدیم

به پدر و مادر عزیزم

سپاسگزاری

این تحقیق مطابق قرارداد ۱۵۰۱۶/۵۰۰/۸۵/۱۲/۶ مورخه ۱۵۰۱۶ توسط مرکز تحقیقات مخابرات ایران پشتیبانی شده است، که بدین وسیله از این مرکز تشکر و قدردانی می‌شود.

تشکر و قدردانی

سپاس بیکران ایزد را که مهربانیش، یادش و همراهی پیوسته اش، همواره انگیزه من برای حرکت بوده است. ارج می نهم زحمات بی دریغ پدر و مادرم را که همیشه یار و یاور من بوده اند. همچنین نهایت سپاس را از استاد گرامی ام، دکتر نبوی، دارم و از تمامی اساتید گروه الکترونیک دانشگاه تربیت مدرس سپاسگزاری و تشکر نموده و برای همه این بزرگواران آرزوی موفقیت و سلامت دارم.

چکیده

سیستمهای مخابراتی نسل جدید جهت افزایش سرعت انتقال داده به مبدل آنالوگ به دیجیتال با دقت بالای ۱۴ بیت برای آشکارسازی سیگنال‌های ورودی کوچک و پهنانی باند چند صد مگاهرتز نیاز دارند. مبدل‌های سیگما-دلتا به عنوان یک کاندید مناسب می‌توانند این شرایط را برآورده کنند. در این پایان‌نامه یک مدولاتور سیگما-دلتا تک حلقه مرتبه ۵ با ساختار اعوجاج پایین ارایه می‌شود. ساختار فوق که همزمان از انتگرال‌گیر و فیلتر IIR مرتبه ۲ استفاده می‌نماید نسبت به ساختارهای مشابه تعداد مسیرهای پیش‌خور کمتری دارد که در نتیجه تعداد ضرایب مدولاتور کاهش یافته و حساسیت آن نسبت به عدم تطابق ضرایب کمتر می‌شود. برای کاهش توان مدولاتور، فیلتر IIR مرتبه ۲ با استفاده از یک تقویت‌کننده عملیاتی پیاده‌سازی و از یک جمع‌کننده سوئیچ-خازنی برای تحقق جمع‌کننده ورودی قبل از کوانتاizer استفاده شده است. نتایج شبیه‌سازی نشان می‌دهد که با این ساختار می‌توان با ولتاژ تغذیه ۱/۲ ولت و تکنولوژی CMOS $0.13\text{ }\mu\text{m}$ دقت ۱۵ بیت و پهنانی باند سیگنال ورودی ۶ مگاهرتز به دست آورد. توان مصرفی مدولاتور فوق برابر $53\text{ }\mu\text{W}$ است. با مقایسه عملکرد ساختار ارایه شده با ساختارهای مشابه، مشخص می‌شود که طراحی فوق از پهنانی باند و دقت بالاتری در ازای اندک افزایش توان مصرفی برخوردار است.

کلید واژه: مدولاتور سیگما-دلتا، فیلتر IIR، باند وسیع، اعوجاج پایین، تابع تبدیل نویز.

فهرست مطالب

صفحه

عنوان

۵	فهرست علائم اختصاری
۵	فهرست جدول‌ها
۹	فهرست شکل‌ها
۱	فصل ۱ - مقدمه
۱	۱-۱ - پیشگفتار
۱	۲-۱ - انگیزه
۳	۳-۱ - اهداف پایان نامه
۳	۴-۱ - ساختار پایان نامه
۵	فصل ۲ - مبدل‌های سیگما - دلتا
۵	۱-۲ - مقدمه
۵	۲-۲ - مقایسه مبدل‌های بیش‌نمونه‌بردار و نرخ نایکوئیست
۶	۳-۲ - بیش نمونه‌برداری
۶	۴-۲ - معیار سنجش عملکرد یک مبدل
۷	۵-۲ - مدولاتورهای سیگما-دلتا
۸	۱-۵-۲ - مدلسازی نویز کوانتیزاسیون
۹	۶-۲ - مدولاتورهای تک حلقه سیگما-دلتای مرتبه بالا
۱۱	۱-۶-۲ - ساختار مدولاتور تک حلقه با مسیرهای فیدبک وزن دار توزیع شده
۱۲	۲-۶-۲ - ساختار مدولاتور تک حلقه با مسیرهای پیش خور وزن دار توزیع شده
۱۳	۷-۲ - ساختار مدولاتورهای چند حلقه یا کسکید
۱۵	۸-۲ - مدولاتورهای سیگما-دلتا برای کاربردهای باند وسیع و دقت بالا
۱۵	۱-۸-۲ - مدولاتور سیگما-دلتا با ساختار اعوجاج پایین
۱۶	۲-۸-۲ - مدولاتور تک حلقه سیگما-دلتا با کوانتیزاسیون چند بیتی - تک بیتی
۱۷	۳-۸-۲ - ساختار مدولاتور تک حلقه سیگما-دلتا مرتبه بالا با نمونه برداری دوتایی
۱۸	۴-۸-۲ - ساختار لسلی - سینگ
۱۹	۵-۸-۲ - مدولاتور سیگما-دلتا با ساختار مختلط
۲۰	۶-۸-۲ - ساختار مدولاتور سیگما - دلتا - خط لوله‌ای

۲۱	-۹-۲ مقایسه و انتخاب ساختار مناسب
۲۲	-۱۰-۲ نتیجه‌گیری
فصل ۳ - طراحی و شبیه‌سازی سیستمی مدولاتور سیگما-دلتا	
۲۴	-۱-۳ مقدمه
۲۴	-۲-۳ ساختار مدولاتور
۲۵	-۱-۲-۳ مشخصه‌های مدولاتور
۲۶	-۲-۲-۳ تابع تبدیل نویز
۲۷	-۱-۲-۲-۳ تابع تبدیل نویز با ساختار FIR
۲۸	-۲-۲-۲-۳ تابع تبدیل نویز با ساختار IIR
۳۱	-۳-۲-۳ پایداری
۳۳	-۳-۳ نتایج شبیه‌سازی
۳۶	-۴-۳ اثرات غیرایده‌آل مداری
۳۶	-۱-۴-۳ نویز
۳۸	-۲-۴-۳ بهره تقویت کننده
۴۰	-۳-۴-۳ نشست تقویت کننده
۴۲	-۴-۴-۳ سوئینگ خروجی
۴۴	-۵-۴-۳ عدم تطابق ضرایب مدولاتور
۴۴	-۶-۴-۳ جیتر کلاک
۴۵	-۵-۳ توان مصرفی مدولاتورهای سیگما-دلتا
۴۵	-۱-۵-۳ توان دینامیکی
۴۵	-۲-۵-۳ توان استاتیک
۴۶	-۶-۳ اثرات غیرخطی DAC
۵۰	-۷-۳ جمع‌بندی
فصل ۴ - پیاده‌سازی مداری	
۵۲	-۱-۴ مقدمه
۵۲	-۲-۴ پیاده‌سازی مدولاتور
۵۴	-۱-۲-۴ استفاده از مدارهای سوئیچ-خازنی برای نمونه‌برداری
۵۷	-۲-۲-۴ اندازه خازنهای نمونه‌برداری
۶۰	-۳-۲-۴ تقویت کننده بکار رفته در انتگرال‌گیر و فیلتر IIR
۶۴	-۴-۲-۴ انتگرال‌گیر طبقه اول

۶۶	-۵-۲-۴	انتگرال گیر طبقه دوم
۶۶	-۶-۲-۴	پیاده‌سازی فیلتر IIR مرتبه ۲
۶۸	-۷-۲-۴	انتگرال گیر سوم
۶۹	-۸-۲-۴	جمع کننده قبل از کوانتايزر
۷۰	-۹-۲-۴	کوانتايزر
۷۴	-۱۰-۲-۴	DWA - الگوریتم
۷۵	-۳-۴	جمع‌بندی
۷۶	فصل ۵ - نتیجه‌گیری و پیشنهاد برای ادامه کار	
۷۶	-۱-۵	نتایج شبیه‌سازی
۸۰	-۲-۵	مقایسه با سایر کارها
۸۱	-۳-۵	پیشنهاد برای ادامه کار
۸۳	فهرست مراجع	
۸۸	واژه نامه انگلیسی به فارسی	

عَلَّامَاتِ اختصارِي

ADC	Analog to Digital Converter
CMFB	Common Mode Feedback
CMOS	Complementary Metal Oxide Semiconductor
CLK	Clock Signal of a Sigma-Delta ADC
C_s	Sampling Capacitor
C_f	Feedback Capacitor
DAC	Digital to Analog Converter
DC	Direct Current
DEM	Dynamic Element Matching
DNL	Differential Non Linearity
DR	Dynamic Range
DSP	Digital Signal Processing
DWA	Data Weighted Averaging
ENOB	Effective Number of Bits
f_s	Sampling Frequency
f_b	Baseband Frequency
FFT	Fast Fourier Transform
FOM	Figure of Merit
LPF	Low-Pass Filter
LSB	Least Significant Bit
MSB	Most Significant Bit
NMOS	n-channel MOSFET
NTF	Noise Transfer Function
OL	Overload Level
Op-Amp	Operational Amplifier
OSR	Oversampling Ratio
OTA	Operational Transconductance Amplifier
PMOS	p-channel MOSFET
PSD	Power Spectral Density
SC	Switched Capacitor
SFDR	Spurious Free Dynamic Range
SNR	Signal to Noise Ratio
SNDR	Signal to Noise and Distortion Ratio
SR	Slew Rate
STF	Signal Transfer Function
THD	Total Harmonic Distortion
VLSI	Very Large Scale of Integration
V_{IN}	Input Voltage
V_{OUT}	Output Voltage
V_{REF}	Reference Voltage
UGBW	Unity Gain Bandwidth

فهرست جدول‌ها

صفحه	عنوان
۲۷	جدول (۱-۳) : ضرایب صورت تابع تبدیل نویز
۳۲	جدول (۲-۳) : ضرایب مستقل مدولاتور برای $OSR=8$
۳۳	جدول (۳-۳) : ضرایب مستقل مدولاتور برای $OSR=16$
۳۵	جدول (۴-۳) : مقایسه نتایج شبیه‌سازی برای سه ساختار مختلف.....
۵۰	جدول (۵-۳) : نتایج شبیه‌سازی با در نظر گرفتن تک‌تک و تمام اثرات غیرایده‌آل مداری.....
۵۹	جدول (۱-۴) : مقادیر خازن‌های نمونه‌بردار.....
۶۲	جدول (۲-۴) : مشخصات مورد نیاز تقویت کننده عملیاتی انтگرال گیر اول.....
۶۲	جدول (۳-۴) : اندازه ترانزیستورهای تقویت کننده عملیاتی.....
۶۳	جدول (۴-۴) : مقادیر خازن‌های مدار CMFB
۶۴	جدول (۴-۵) : اندازه ترانزیستورهای بایاس تقویت کننده عملیاتی.....
۶۵	جدول (۴-۶) : مقادیر ترانزیستور و خازن‌های مدار انتگرال گیر اول
۶۶	جدول (۷-۴) : مقادیر ترانزیستور و خازن‌های مدار انتگرال گیر دوم.....
۷۰	جدول (۸-۴) : مقادیر خازن‌های جمع کننده قبل از کوانتايزر.....
۷۳	جدول (۹-۴) : اندازه ترانزیستورهای مدار قفل مقایسه‌گر و پیش‌تقویت کننده.....
۷۹	جدول (۱-۵) : مقایسه نتایج گوشه‌های مختلف پروسس در مدولاتور مورد نظر.....
۷۹	جدول (۲-۵) : نتایج پیاده سازی.....
۸۰	جدول (۳-۵) : مقایسه عملکرد مبدل‌های مختلف با استفاده از معیار شایستگی.....

فهرست شکل‌ها

صفحه	عنوان
۲	شکل (۱-۱) : طبقه‌بندی مبدل‌ها بر حسب دقت و پهنای باند
۸	شکل (۱-۲) : ساختار کلی یک مبدل سیگما-دلتا
۸	شکل (۲-۲) : ساختار یک مدولاتور سیگما-دلتای متداول
۱۱	شکل (۳-۲) : مدولاتور سیگما-دلتای مرتبه بالای DWFB
۱۲	شکل (۴-۲) : مدولاتور تک حلقه با مسیرهای پیشخور وزن دار توزیع شده DWFF
۱۳	شکل (۵-۲) : مدولاتور سیگما-دلتا با ساختار کسکید
۱۵	شکل (۶-۲) : ساختار مدولاتور سیگما-دلتای اعوجاج پایین
۱۶	شکل (۷-۲) : مدولاتور سیگما-دلتا با کوانتیزاسیون چند بیتی - تک بیتی
۱۷	شکل (۸-۲) : انتگرال‌گیر با ساختار نمونه‌برداری دوتایی
۱۸	شکل (۹-۲) : ساختار یک مدولاتور مرتبه ۵ باتابع تبدیل نویز IIR
۱۹	شکل (۱۰-۲) : ساختار مدولاتور تک حلقه لسلی-سینگ
۲۰	شکل (۱۱-۲) : ساختار مدولاتور سیگما-دلتا تک حلقه‌ای مختلط
۲۱	شکل (۱۲-۲) : ساختار مدولاتور سیگما-دلتا-پایپلاین
۲۲	شکل (۱۳-۲) : ساختار مدولاتور تک حلقه پیشنهاد شده
۲۵	شکل (۱-۳) : ساختار کلی مدولاتور سیگما-دلتای مرتبه ۵ ارایه شده
۲۸	شکل (۲-۳) : گیشینه $\frac{V_{in}}{V_{ref}}$ بر حسب بیتها کوانتایزر برای NTF با ساختار FIR
۳۰	شکل (۳-۳) : ساختار کلی مدولاتور ارایه شده
۳۱	شکل (۴-۳) : بیشینه سیگنال (A) ورودی مدولاتور و (B) انتگرال‌گیر اول بر حسب تغییر بیتها کوانتایزر به ازای OSR=8 و OSR=16
۳۱	شکل (۵-۳) : مدل خطی کوانتایزر با بهره K
۳۲	شکل (۶-۳) : مکان هندسی قطب‌های تابع NTF بازاء تغییر بهره کوانتایزر
۳۴	شکل (۷-۳) : طیف خروجی مدولاتور سیگما-دلتا برای OSR=8 و OSR=16
۳۴	شکل (۸-۳) : محدوده پویایی مدولاتور برای نرخ بیش‌نمونه‌برداری ۸ و ۱۶ در حالت ایده‌آل
۳۵	شکل (۹-۳) : طیف خروجی مدولاتور مرتبه ۵ پیشنهادی و مدولاتور سیگما-دلتای مرجع [۲۴]

۳۷ شکل (۱۰-۳) : انتگرال گیر سوئیچ خازنی.
۳۸ شکل (۱۱-۳) : اثر نویز سوئیچ انتگرال گیر اول بر عملکرد مدولاتور.
۳۸ شکل (۱۲-۳) : انتگرال گیر سوئیچ خازنی با بهره DC محدود.
۳۹ شکل (۱۳-۳) : مدل سازی بهره DC محدود در محیط سیمولینک.
۴۰ شکل (۱۴-۳) : اثر تغییرات بهره DC تقویت کننده بر روی SNDR در انتگرال گیر اول.
۴۱ شکل (۱۵-۳) : انتگرال گیر در فاز $\emptyset 2$.
۴۲ شکل (۱۶-۳) : تغییرات زمان نشست بر حسب تغییرات پهنهای باند بهره-واحد و سرعت چرخش.
۴۳ شکل (۱۷-۳) : محدوده سوئینگ خروجی طبقات مختلف مدولاتور سیگما-دلتا.
۴۳ شکل (۱۸-۳) : مقایسه سوئینگ خروجی انتگرال گیر اول و دوم برای ساختار پیشنهادی و DWFF.
۴۴ شکل (۱۹-۳) : وجود عدم تطابق ضرایب انتگرال گیر اول.
۴۷ شکل (۲۰-۳) : خطی سازی DAC با روش NS-DEM.
۴۸ شکل (۲۱-۳) : انتخاب المان های DAC در الگوریتم ILA برای یک مبدل ۴ بیتی.
۴۹ شکل (۲۲-۳) : انتخاب المان های DAC در الگوریتم DWA برای یک مبدل ۴ بیتی.
۴۹ شکل (۲۳-۳) : طیف خروجی مدولاتور با و بدون حضور الگوریتم DWA.
۵۳ شکل (۱-۴) : مدولاتور سیگما-دلتا پیاده سازی شده با مرتبه ۵.
۵۴ شکل (۲-۴) : زمان بندی کلاک سوئیچ های نمونه برداری مدولاتور (کلاک های تاخیر دار با خطوط نقطه چین مشخص شده).
۵۵ شکل (۳-۴) = (A) مدار یک نمونه بردار سوئیچ خازنی (B) نمونه بردار و خازن های پارازیتی آن.
۵۶ شکل (۴-۴) نمودار اندازه THD بر حسب تغییرات نسبت $\frac{R_3}{R_1}$.
۵۶ شکل (۵-۴) : مدار سوئیچ خود راه انداز.
۵۷ شکل (۶-۴) : نمایش ولتاژ گیت-سورس بر حسب تغییرات ورودی.
۵۷ شکل (۷-۴) : مدل کردن نویز مداری در یک مدولاتور سیگما-دلتا.
۶۰ شکل (۸-۴) : آرایش تقویت کننده عملیاتی دو طبقه استفاده شده در مدولاتور.
۶۳ شکل (۹-۴) : مدار تعیین مد-مشترک تقویت کننده برای طبقه اول و دوم تقویت کننده.
۶۴ شکل (۱۰-۴) : مدار بایاس تقویت کننده اصلی.
۶۵ شکل (۱۱-۴) : پیاده سازی انتگرال گیر اول.

۶۶ شکل (۱۲-۴) : پیاده‌سازی انتگرال گیر دوم
۶۷ شکل (۱۳-۴) : دیاگرام تفکیک شده فیلتر IIR مرتبه ۲
۶۸ شکل (۱۴-۴) : تحقق یک فیلتر IIR مرتبه ۲ با یک تقویت‌کننده بهمراه دیاگرام زمان‌بندی آن.
۶۹ شکل (۱۵-۴) : ترکیب انتگرال گیر انتهایی و قسمت دوم فیلتر IIR
۷۰ شکل (۱۶-۴) : جمع کننده سوئیچ خازنی در طبقه ورودی کوانتايزر
۷۱ شکل (۱۷-۴) : ساختار کلی کوانتايزر
۷۲ شکل (۱۸-۴) : تقسیم کننده مقاومتی در ورودی مقایسه‌گر
۷۲ شکل (۱۹-۴) : آرایش مدار مقایسه‌گر به همراه پیش‌تقویت‌کننده آن
۷۴ شکل (۲۰-۴) : نحوه پیاده‌سازی الگوریتم DWA
۷۷ شکل (۱-۵) : طیف خروجی مدولاتور حاصل از شبیه‌سازی سیستمی و Hspice
۷۸ شکل (۲-۵) : طیف خروجی مدولاتور در گوشه‌های مختلف پروسس (الف) C $T=100^\circ C$ و (ب) Vdd=1.3 V و (ج) Vdd=1.1 V و (د) V $T=-20^\circ C$ و (ه) $T=100^\circ C$ و (ز) $Vdd=1.3 V$
۷۹ شکل (۳-۵) : اندازه SNDR بر حسب تغییرات خازن‌های مدار با استفاده از شبیه‌سازی مونت-کارلو

فصل ۱ - مقدمه

۱-۱- پیشگفتار

مبدل‌های آنالوگ به دیجیتال (ADC) سیگما-دلتا با عملکرد بالا در کاربردهایی که پهنای باند زیاد (چند مگاهرتز) و دقت بالای ۱۴ بیت نیاز دارند، بسیار استفاده می‌شود. مبدل‌های ADC بعنوان یک ابزار در تبدیل سیگنال از حوزه آنالوگ به دیجیتال به کار می‌روند تا بتوان از تکنیک‌های پردازش سیگنال دیجیتال، در پردازنده‌های سرعت بالا استفاده کرد. این مبدل‌ها امروزه دارای کاربردهای فراوانی در صنایع ارتباطی، لوازم اندازه‌گیری، تجهیزات پزشکی و غیره می‌باشند.

این پایان‌نامه با بیان محدودیت‌های موجود در طراحی، یک ساختار مرتبه بالای مناسب را ارایه و پیاده‌سازی می‌کند که بتواند با غلبه بر مشکلات پیش روی طراحی مبدل، عملکرد خروجی مورد نظر را نیز برآورده کند. در این راه با پکارگیری ساختار اعوجاج پایین و فیلتر با پاسخ ضربه نامحدود^۱ (IIR) و کاهش تعداد تقویت‌کننده‌های عملیاتی مورد نیاز در پیاده‌سازی، افزایش کارایی مدار، کاهش توان و مساحت تراشه مورد نظر می‌باشد.


۱-۲- انگیزه

سیستمهای ارتباطی دیجیتال نسل جدید (عنوان نمونه رادیوی نرم‌افزاری^۲) نیازمند مبدل‌های داده (ADC) با عملکردی فراتر از مبدل‌های موجود است. بنابراین ضروری است که در زمینه مبدل‌هایی با دقت و سرعت مورد نیاز سیستم‌های جدید، تحقیق و بررسی بیشتر صورت پذیرد.

¹ Infinite Impulse Response

² Software Radio

رادیویی نرمافزاری با ساختار قابل پیکربندی مجدد و انعطاف‌پذیر برای استفاده در استانداردها و سرویس‌های مختلف ارایه شده است که در آن مبدل ADC باید تا حد امکان به آنتن نزدیک گردد [۱]. مشخصه ADC مورد نیاز در این ساختار شرایط پیچیده‌ای دارد، زیرا باید در چندین فرکانس حامل از استانداردهای مختلف عمل کند که هر کدام از استانداردها دقت خاص خود را می‌طلبد.



شکل (۱-۱) : طبقه‌بندی مبدل‌ها بر حسب دقت و پهنای باند [۶]

در شکل (۱-۱) ساختارهای مختلف ADC بر حسب دقت و پهنای باند مورد نیاز طبقه‌بندی شده‌اند و بنابر نیازی که طراح دارد ساختار مناسب را انتخاب می‌کند.

برای مثال ADC مورد استفاده در استاندارد سلوی D-AMPS^۱ به پهنای باند ۱۲ MHz و دقت ۱۳ یا ۱۴ بیت نیاز دارد [۲]. این موضوع مبنای تحقیقات را با توجه به شکل (۱-۱) به دو بخش تقسیم می‌کند: یکی از روش‌های تحقیق به افزایش عملکرد ADC های نرخ نایکوئیست اشاره می‌کند که بتواند تقاضای استاندارد فوق را به انجام رساند. این مبدل‌ها انتخاب خوبی برای کاربردهای سرعت بالا هستند اما دقت آنها زیاد نیست.

روش دیگر، استفاده از مبدل‌های سیگما-دلتا بیش‌نمونه‌بردار می‌باشد. این مبدل‌ها دارای پهنای باند متوسطی هستند اما دقت خیلی بالایی دارند. معمولاً با کاهش نرخ بیش‌نمونه‌برداری^۲ (OSR) می‌توان پهنای باند را افزایش داد اما کاهش بیش از حد نرخ بیش‌نمونه‌برداری باعث کاهش عملکرد مبدل سیگما-دلتا و افزایش حساسیت آن به اثرات غیرایده‌آل مداری می‌شود.

در این پایان‌نامه از روش دوم جهت طراحی یک مبدل که علاوه بر دقت، سرعت بالایی نیز داشته باشد، استفاده شده است. در این راستا سعی شده پهنای باند ورودی مبدل تا حدامکان افزایش یابد و از

^۱ Digital Advanced Mobile Phone Service

^۲ Oversampling Ratio

افزایش توان مصرفی کل مدار جلوگیری شود. از تکنیک‌های بیش‌نمونه‌برداری و شکل‌دهی نویز کوانتیزاسیون^۱ برای دستیابی به سرعت و دقت مورد نظر استفاده خواهد شد.

۱-۳-۱ - اهداف پایان‌نامه

در این پایان‌نامه تکنیک‌های جدید مختلفی در طراحی یک مدولاتور سیگما-دلتا سرعت و دقت بالا به کار گرفته شده است. یک مدولاتور سیگما-دلتا تک حلقه که دارای دقت ۱۵ بیت و پهنای باند ۶ مگاهرتز می‌باشد، ارایه شده است. این مدولاتور از ساختار با اعوجاج پایین استفاده می‌کند که مناسب مدارهای ولتاژ پایین می‌باشد و محدودیت‌های استفاده از تکنولوژی‌های کمتر از $0.18 \mu\text{m}$ میکرومتر را کاهش می‌دهد. این مدولاتور با تکنولوژی $0.13 \mu\text{m CMOS}$ که ولتاژ تغذیه آن $1/2$ ولت است پیاده‌سازی می‌شود.

در این مدولاتور از یک فیلتر IIR مرتبه ۲ بجای انگرال‌گیرهای معمولی استفاده می‌شود. این کار باعث می‌شود پیچیدگی مدولاتور کاهش یافته و به علت کاهش تعداد مسیرهای پیش‌خور در مدولاتور، حساسیت و پخش‌شدگی ضرایب مدولاتور نسبت به ساختارهای متداول کمتر باشد.

استفاده از مسیر فیدبک با تاخیر در پیاده‌سازی فیلتر IIR مرتبه ۲، باعث شده است که بتوان با یک تقویت‌کننده عملیاتی آنرا پیاده‌سازی کرد. مهمترین مزیت این کار، کاهش توان مصرفی مدولاتور است که در ازای افزایش عدم تطابق بین مسیرهای فیلتر IIR، بدست می‌آید. اما علت استفاده از بیش‌نمونه‌برداری و شکل‌دهی نویز، این عدم تطابق تأثیر چندانی در عملکرد مدولاتور ندارد.

۱-۴-۱ - ساختار پایان‌نامه

در فصل دوم پایان‌نامه بعد از مقدمه کوتاهی از بیش‌نمونه‌برداری و مفاهیم مربوطه، ساختار مبدل‌های آنالوگ به دیجیتال سیگما-دلتا، کاربردها و محدودیت‌های طراحی آنها بررسی می‌شوند.

فصل سوم ساختار مدولاتور ارایه شده را معرفی می‌کند، نتایج شبیه‌سازی در سطح سیستمی به همراه مدل کردن اثرات غیرایده‌آلی مدارهای آنالوگ به نشان می‌دهد و مشخصات لازم جهت پیاده‌سازی مدولاتور تعیین می‌گردد.

در ادامه اثرات غیرخطی ناشی از بکارگیری مبدل دیجیتال به آنالوگ (DAC) چند بیتی در ساختار مدولاتور بررسی می‌شود. همچنین روش‌های مختلف خطی‌سازی DAC مورد بحث قرار می‌گیرد و از بین

^۱ Quantization