

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ



تاییدیه اعضای هیات داوران حاضر در جلسه دفاع از رساله دکتری

خانم ژیلا امینی ششده رساله ۲۴ واحدی خود را با عنوان طراحی مدارهای CMOS نانومتری مقاوم دربرابر اثرات گذرا زمان در تاریخ ۱۳۹۲/۳/۲۷ ارائه کردند.
اعضای هیات داوران نسخه نهایی این رساله را از نظر فرم و محتوا تایید کرده، پذیرش آنرا برای اخذ درجه دکتری الکترونیک پیشنهاد می کنند.

عضو هیات داوران	نام و نام خانوادگی	رتبه علمی	امضا
استاد راهنمای	دکتر عبدالرضا نبوی لیشی	استاد	
استاد ناظر	دکتر محمدکاظم مروج فرشی	استاد	
استاد ناظر	دکتر ابومسلم جان نثاری	استاد دیار	
استاد ناظر	دکتر علی افضلی کوشان	استاد	
استاد ناظر	دکتر شاهین حسابی	دانشیار	
مدیر گروه (یا نماینده گروه تخصصی)	دکتر احسان الله کبیر	استاد	

آیین نامه حق مالکیت مادی و معنوی در مورد نتایج پژوهش‌های علمی دانشگاه تربیت مدرس

مقدمه: با عنایت به سیاست‌های پژوهشی و فناوری دانشگاه در راستای تحقق عدالت و کرامت انسانها که لازمه شکوفایی علمی و فنی است و رعایت حقوق مادی و معنوی دانشگاه و پژوهشگران، لازم است اعضای هیأت علمی، دانشجویان، دانشآموختگان و دیگر همکاران طرح، در مورد نتایج پژوهش‌های علمی که تحت عنوانین پایان‌نامه، رساله و طرحهای تحقیقاتی با هماهنگی دانشگاه انجام شده است، موارد زیر را رعایت نمایند:

ماده ۱- حق نشر و تکثیر پایان نامه/ رساله و درآمدهای حاصل از آنها متعلق به دانشگاه می‌باشد ولی حقوق معنوی پدید آورندگان محفوظ خواهد بود.

ماده ۲- انتشار مقاله یا مقالات مستخرج از پایان‌نامه/ رساله به صورت چاپ در نشریات علمی و یا ارائه در مجتمع علمی باید به نام دانشگاه بوده و با تایید استاد راهنمای اصلی، یکی از اساتید راهنمای، مشاور و یا دانشجو مسئول مکاتبات مقاله باشد. ولی مسئولیت علمی مقاله مستخرج از پایان‌نامه و رساله به عهده اساتید راهنمای و دانشجو می‌باشد.

تبصره: در مقالاتی که پس از دانشآموختگی بصورت ترکیبی از اطلاعات جدید و نتایج حاصل از پایان‌نامه/ رساله نیز منتشر می‌شود نیز باید نام دانشگاه درج شود.

ماده ۳- انتشار کتاب، نرم افزار و یا آثار ویژه (اثری هنری مانند فیلم، عکس، نقاشی و نمایشنامه) حاصل از نتایج پایان‌نامه/ رساله و تمامی طرحهای تحقیقاتی کلیه واحدهای دانشگاه اعم از دانشکده‌ها، مرکز تحقیقاتی، پژوهشکده‌ها، پارک علم و فناوری و دیگر واحدها باید با مجوز کتبی صادره از معاونت پژوهشی دانشگاه و براساس آئین نامه‌های مصوب انجام شود.

ماده ۴- ثبت اختراع و تدوین دانش‌فنی و یا ارائه یافته‌ها در جشنواره‌های ملی، منطقه‌ای و بین‌المللی که حاصل نتایج مستخرج از پایان‌نامه/ رساله و تمامی طرحهای تحقیقاتی دانشگاه باید با هماهنگی استاد راهنمای یا مجری طرح از طریق معاونت پژوهشی دانشگاه انجام گیرد.

ماده ۵- این آیین‌نامه در ۵ ماده و یک تبصره در تاریخ ۱/۴/۸۷ در شورای پژوهشی و در تاریخ ۲۳/۴/۸۷ در هیأت رئیسه دانشگاه به تایید رسید و در جلسه مورخ ۱۵/۷/۸۷ شورای دانشگاه به تصویب رسیده و از تاریخ تصویب در شورای دانشگاه لازم الاجرا است.

«اینجانب ژيلا امینی شده دانشجوی رشته مهندسی برق-الکترونیک ورودی سال تحصیلی ۱۳۸۶ مقطع دکترا دانشکده مهندسی برق و کامپیوتر متعهد می شوی کلیه نکات مندرج در آئین نامه حق مالکیت مادی و معنوی در مورد نتایج پژوهش های علمی دانشگاه تربیت مدرس را در انتشار یافته های علمی مستخرج از پایان نامه / رساله تحصیلی خود رعایت نمایم. در صورت تخلف از مفاد آئین نامه فوق الاشعار به دانشگاه وکالت و نمایندگی می دهم که از طرف اینجانب نسبت به لغو امتیاز اختراع بنام بنده و یا هر گونه امتیاز دیگر و تغییر آن به نام دانشگاه اقدام نماید. ضمناً نسبت به جبران فوري ضرر و زيان حاصله بر اساس برآورد دانشگاه اقدام خواهم نمود و بدینوسيله حق هر گونه اعتراض را از خود سلب نمودم»

امضا: ژيلا امینی شده

تاریخ: ۹۲/۴/۲۳

آیین نامه چاپ پایان نامه (رساله) های دانشجویان دانشگاه تربیت مدرس

نظر به اینکه چاپ و انتشار پایان نامه (رساله) های تحصیلی دانشجویان دانشگاه تربیت مدرس، مبین بخشی از فعالیتهای علمی - پژوهشی دانشگاه است بنابراین به منظور آگاهی و رعایت حقوق دانشگاه، دانش آموختگان این دانشگاه نسبت به رعایت موارد ذیل معهد می شوند:

ماده ۱: در صورت اقدام به چاپ پایان نامه (رساله)ی خود، مراتب را قبلاً به طور کتبی به «دفتر نشر آثار علمی» دانشگاه اطلاع دهد.

ماده ۲: در صفحه سوم کتاب (پس از برگ شناسنامه) عبارت ذیل را چاپ کند:

«کتاب حاضر، حاصل رساله دکتری نگارنده در رشته مهندسی برق-الکترونیک است که در سال ۱۳۹۲ در دانشکده مهندسی برق و کامپیوتر دانشگاه تربیت مدرس به راهنمایی جناب آقای دکتر عبدالرؤوف نبوی از آن دفاع شده است.»

ماده ۳: به منظور جبران بخشی از هزینه های انتشارات دانشگاه، تعداد یک درصد شمارگان کتاب (در هر نوبت چاپ) را به «دفتر نشر آثار علمی» دانشگاه اهدا کند. دانشگاه می تواند مازاد نیاز خود را به نفع مرکز نشر درعرض فروش قرار دهد.

ماده ۴: در صورت عدم رعایت ماده ۳، ۵۰٪ بهای شمارگان چاپ شده را به عنوان خسارت به دانشگاه تربیت مدرس، تأديه کند.

ماده ۵: دانشجو تعهد و قبول می کند در صورت خودداری از پرداخت بهای خسارت، دانشگاه می تواند خسارت مذکور را از طریق مراجع قضایی مطالبه و وصول کند؛ به علاوه به دانشگاه حق می دهد به منظور استیفای حقوق خود، از طریق دادگاه، معادل وجه مذکور در ماده ۴ را از محل توقیف کتابهای عرضه شده نگارنده برای فروش، تامین نماید.

ماده ۶: اینجانب ژیلا امینی ششده دانشجوی رشته مهندسی برق-الکترونیک مقطع دکترا تعهد فوق وضمانت اجرایی آن را قبول کرده، به آن ملتزم می شوم.

نام و نام خانوادگی: ژیلا امینی ششده

تاریخ و امضا: ۹۲/۴/۲۳



دانشگاه تربیت مدرس

دانشکده مهندسی برق و کامپیوتر

رساله دکتری رشته مهندسی برق - گرایش الکترونیک

عنوان رساله:

طراحی مدارهای CMOS نانومتری مقاوم در برابر اثرات گذر زمان

ژیلا امینی ششده

استاد راهنما:

دکتر عبدالرضا نبوی

خرداد ۱۳۹۲

تقدیم به مادر مهربانم که خشنودی اش
بزرگترین دلگرمی ام در آموختن است.

با سپاس فراوان از همسر و فادارم که در پیچ و خم
دوران تحصیل همواره همراه من بوده است.

با تشکر از استاد محترم جناب آقای دکتر نبوی که با راهنماییهای
ارزشمند خود من را در انجام این رساله راهنمایی فرمودند.

و با تقدیر از ستاد ویژه توسعه فناوری نانو که اینجانب
را در انجام این رساله حمایت کردند.

چکیده

کاهش سریع اندازه عناصر CMOS نگرانی‌های جدیدی در رابطه با قابلیت اطمینان^۱ مدارها ایجاد کرده است که از مهمترین اینها می‌توان پدیده ناپایداری ناشی از بایاس منفی و دما (NBTI)^۲ را نام برد. این پدیده ترانزیستورهای PMOS را تحت تأثیر قرار می‌دهد و سبب افول عملکرد^۳ مدار می‌شود. بعد از NBTI، پدیده‌های تزریق حاملهای داغ (HCI)^۴ و شکست دیالکتریک وابسته به زمان (TDDB)^۵ نیز تأثیر بسزایی در کاهش قابلیت اطمینان مدارهای VLSI دارند. از این رو ضروری است که روش‌هایی ارائه شود که این پدیده را بصورت دقیق مدل‌سازی و شبیه‌سازی کند و برای جبران افول عملکرد مدار در پی این پدیده تکنیک‌هایی ارائه گردد تا بتوان مدارهایی با قابلیت اطمینان بالا برای طول عمر مورد نظر طراحی کرد.

یکی از این روش‌ها تعیین اندازه ترانزیستورها با درنظر گرفتن حاشیه اضافی برای مقابله با افت قدرت^۶ ناشی از NBTI است. در این رساله تکنیک جدیدی برای تعیین اندازه ترانزیستورهای یک مدار معرفی می‌شود که علاوه بر NBTI اثر HCI را به طور همزمان در نظر می‌گیرد و هر ترانزیستور بسته به میزانی که تحت تنش^۷ قرار می‌گیرد و متناسب با میزان افزایش مقاومتش، اندازه‌اش زیاد می‌شود. این روش علاوه بر پیچیدگی کمتر در محاسبات، مساحت اضافی مدار را نیز کاهش می‌دهد.

روش دیگر برای افزایش قابلیت اطمینان در مدارها بکارگیری سنسورهایی بر روی تراشه است که بدون ایجاد اختلال و تغییر در مدار اصلی وضعیت پدیده‌های اثر گذار روی قابلیت اطمینان مدار را پایش می‌کنند. در این راستا سنسور جدیدی بر اساس اندازه‌گیری تغییرات زمان گذر خروجی یک اینورتر برای اندازه‌گیری NBTI ارائه می‌شود. طراحی تفاضلی این سنسور اثر تغییرات مشترک محیطی را بر روی خروجی کم می‌کند. زمان اندازه‌گیری در این سنسور بسیار کم است و در عین داشتن حساسیت لازم، در برابر تغییرات فرآیند^۸ ساخت، دما و ولتاژ هم بطور قابل قبولی کار می‌کند. از دیگر مزایای این سنسور این است که تغییرات خروجی تنها متأثر از پدیده NBTI است و پدیده‌های دیگر نظیر HCI در خروجی آن تأثیری ندارد.

^۱ Reliability

^۲ Negative Bias Temperature Instability (NBTI)

^۳ Degradation

^۴ Hot Carrier Injection(HCI)

^۵ Time Dependent Dielectric Breakdown (TDDB)

^۶ Drive Strength

^۷ Stress

^۸ Process

با استفاده از ایده اندازه‌گیری تغییرات زمان گذر خروجی که در این سنسور به کار گرفته شده است، سنسورهایی برای HCI و TDDB ارائه می‌گردد. در هر مورد از این سنسورها روابط تحلیلی به همراه شبیه-سازی‌های مداری ارائه می‌شود که نشان دهنده‌ی نحوه طراحی و عملکرد مطلوب سنسورها می‌باشد.

در ادامه در این رساله نشان می‌دهیم که ایده استفاده از تغییر زمان گذر برای کاربردهای دیگری مانند سنسور تشخیص عدم تطابق بین ترانزیستورهای PMOS و NMOS و همچنین شناسایی تراشه‌ها نیز قابل استفاده است. برای این منظور مدارهای جدیدی نشأت گرفته از سنسورهای پایش که در بالا معرفی شد ارائه می‌گردد. شبیه‌سازی‌ها عملکرد مطلوب هر یک از کاربردهای فوق را تأیید می‌نماید.

کلید واژه‌ها: قابلیت اطمینان، پیری^۱، ناپایداری ناشی از بایاس منفی و دما (NBTI)، تزریق حاملهای داغ(HCI)، شکست دیالکتریک وابسته به زمان (TDDB)، ولتاژ آستانه، عدم تطابق، توابع شبیه‌سازی نشده فیزیکی (PUF).

^۱ Aging

فهرست مطالب

۱.....	فصل اول مقدمه	-۱
۲.....	مقدمه.....	-۱-۱
۵.....	ساختار رساله.....	-۲-۱
۷.....	فصل دوم قابلیت اطمینان در مدار، عوامل مؤثر در آن و روش‌های افزایش آن	-۲
۸.....	مقدمه.....	-۱-۲
۸.....	عوامل موثر در کاهش قابلیت اطمینان در مدارها.....	-۲-۲
۸.....	پدیده شکست دی الکتریک وابسته به زمان (TDDB).....	-۱-۲-۲
۱۱.....	مهاجرت بارها (Electro Migration).....	-۲-۲-۲
۱۲.....	تزریق حاملهای داغ (HCl).....	-۳-۲-۲
۱۴.....	ناپایداری وابسته به دما با خاطر بایاس منفی (NBTI).....	-۴-۲-۲
۱۹.....	روش‌های افزایش قابلیت اطمینان در مدارها.....	-۳-۲
۱۹.....	نگاهی کلی به روش‌های افزایش قابلیت اطمینان در مدارها.....	-۱-۳-۲
۲۰.....	روش تعیین اندازه گیتها.....	-۲-۳-۲
۲۰.....	روش کنترل گرههای داخلی	-۳-۳-۲
۲۱.....	روش تنظیم ولتاژ تغذیه	-۴-۳-۲
۲۲.....	روش تعییه سنسور بر روی تراشه	-۵-۳-۲
۲۳.....	نتیجه گیری.....	-۴-۲
۲۴..HCl و NBTI با مقابله مدار برای	فصل سوم تعیین اندازه مناسب ترانزیستورهای	-۳
۲۵.....	مقدمه.....	-۱-۳
۲۵.....	مروری بر روش‌های قبلی تعیین اندازه	-۲-۳
۲۶.....	روش جدید تعیین بهینه اندازه ترانزیستورها	-۳-۳
۲۶.....	فرمول بندی روش جدید تعیین اندازه	-۱-۳-۳
۳۱.....	نتایج شبیه سازی	-۳-۳-۲
۳۵.....	نتیجه گیری.....	-۴-۳
۳۶.....	فصل چهارم بررسی سنسورهای مستقیم NBTI و معرفی یک سنسور جدید	-۴
۳۷.....	مقدمه.....	-۱-۴
۳۷.....	چگونگی عملکرد سنسورهای مستقیم NBTI و مروری بر سنسورهای گذشته	-۲-۴
۳۹.....	طراحی جدید بلوک بررسی کننده پایداری.....	-۳-۴

۴۱	نتایج شبیه سازی	-۱-۳-۴
۴۳	نتیجه گیری	-۴-۴
۴۴	فصل پنجم سنسورهای غیرمستقیم NBTI و معرفی سنسور جدید	-۵
۴۵	مقدمه	-۱-۵
۴۵	مروری بر سنسورهای گذشته	-۲-۵
۴۷	معرفی سنسور جدید NBTI	-۳-۵
۵۳	نتایج شبیه سازی	-۱-۳-۵
۵۳	شبیه سازی در تکنولوژی ۶۵ نانومتری PTM	-۲-۳-۵
۵۷	شبیه سازی در تکنولوژی ۱۸۰ نانومتری TSMC	-۳-۳-۵
۵۹	مدلسازی ریاضی رفتار سنسور و مقایسه آن با شبیه سازی	-۴-۳-۵
۷۱	تأثیر اندازه عناصر بر عملکرد سنسور NBTI مختلف	-۵-۳-۵
۷۳	سنسور HCI	-۴-۵
۷۹	آنالیز سنسور HCI	-۱-۴-۵
۸۳	سنسور TDDB	-۵-۵
۸۸	آنالیز سنسور TDDB	-۱-۵-۵
۹۰	چگونگی توزیع سنسورها بر روی تراشه	-۶-۵
۹۲	نتیجه گیری	-۷-۵
۹۴	فصل ششم سنسور تشخیص عدم تطابق و شناسایی تراشه ها با استفاده از زمان گذر	-۶
۹۵	مقدمه	-۱-۶
۹۵	تشخیص عدم تطابق ترانزیستورها	-۲-۶
۹۸	سنسور جدید برای عدم تطابق ترانزیستورها از روی نرخ تغییر زمان گذر سیگنال	-۱-۲-۶
۱۰۱	نتایج شبیه سازی	-۲-۲-۶
۱۰۵	شناسایی تراشه ها	-۳-۶
۱۰۷	معرفی PUF جدید برای ساز زمان گذر	-۱-۳-۶
۱۱۰	نتیجه گیری	-۴-۶
۱۱۱	فصل هفتم نتیجه گیری و کارهای آینده	-۷
۱۱۲	نتیجه گیری	-۱-۷
۱۱۳	کارهای آینده	-۲-۷
۱۱۵	فهرست مراجع	

۱۲۲	پیوست
۱۲۴	واژه‌نامه فارسی به انگلیسی
۱۲۹	واژه‌نامه انگلیسی به فارسی

فهرست علائم و نشانه‌ها

CMOS	Complementary Metal Oxide Semiconductor
C_{ox}	Oxide Capacitance
DC	Direct Current
DLL	Delay-locked Loop
HBD	Hard Breakdown
HCI	Hot Carrier Injection
IP	(Computer's Address under the) Internet Protocol
ITRS	International Technology Roadmap for Semiconductors
MOSFET	Metal Oxide Semiconductor field-effect transistor
NMOS	n- channel MOSFET
NBTI	Negative Bias Temperature Instability
PBTI	Positive Bias Temperature Instability
PLL	Phase-locked-loop
PMOS	p- channel MOSFET
PTM	Predictive Technology Model
PUF	Physical Unclonable Function
SUT	Signal under Test
TDDB	Time Dependent Dielectric Breakdown
T_{max}/T_{min}	Maximum/Minimum Time
T_{spec}	Specific Time
T_r	Rise Transition Time
T_f	Fall Transition Time
t_{ox}	Oxide thickness
V_{gs}	Gate- Source Voltage
V_{ds}	Drain- Source Voltage
V_{bs}	Bulk- Source Voltage
V_{th}	Threshold Voltage
VCO	Voltage-controlled Oscillator
VLSI	Very Large Scale Integration
W_{min}	Minimum Width

فهرست شکلها

شکل ۱-۱ : تغییرات مشاهده شده در فازهای مختلف ساخت [۲]	۲
شکل ۱-۲: شکل بالا- بسته به الگوی فعالیت هر ترانزیستور پارمتر آنها به میزان متفاوتی تغییر میکنند. شکل پایین- اگر میزان تغییرات ناشی از فرآیند و تغییرات وابسته به زمان بخوبی شناخته شود مدار را میتوان برای یک عملکرد بهینه طراحی کرد [۳]	۴
شکل ۱-۲ : تولید مسیر هدایت و شکست نرم(شکل سمت چپ)، مقطع اکسید گیت پس از شکست سخت (شکل سمت راست) [۱۰]	۹
شکل ۲-۲: پیر شدن و شکست اکسید گیت [۱۲]	۱۰
شکل ۳-۲: رابطه بین TDDB و جریان نشتی [۸]	۱۰
شکل ۴-۲: مدل سازی TDDB در a NMOS در b) شکست گیت-سورس شکست گیت-درین [۹]	۱۱
شکل ۵-۲: بازه های مختلف زمانی برای HCl و NBTI برای یک اینورتر و رابطه بین خروجی و ورودی آن [۶]	۱۳
شکل ۶-۲: مقطع عرضی ترانزیستور در حالت HCI [۷۱]	۱۳
شکل ۷-۲: تغییر ولتاژ آستانه در حالت NBTI دینامیک توسط دادههای تجربی و مدلسازی. شبیه سازی به ازای دو مقدار مختلف اکسید در نظر گرفته شده که با کاهش آن تأثیر NBTI شدیدتر میشود. وقتی PMOS روشن است در حالت stress ($V_{gs} = -1.2$) و وقتی خاموش است در حالت recovery میباشد [۱۶]	۱۵
شکل ۸-۲: NBTI استاتیک و دینامیک به ازای احتماهای مختلف سیگنال ورودی. به دلیل وجود پدیده بازگشت در حالت دینامیک میزان تخریب در این حالت از استاتیک کمتر است [۱۶]	۱۶
شکل ۹-۲ : ترانزیستور در NBTI [۱۵]	۱۷
شکل ۱۰-۲: مدل مداری برای NBTI در PMOS [۱۸]	۱۸
شکل ۱۱-۲: جایگزینی گیتها جهت کاهش NBTI [۲۷]	۲۱
شکل ۱۲-۲: تأثیر تنظیم V_{dd} بر روی افول عملکرد تأخیر توسط NBTI [۲۸]	۲۲
شکل ۱-۳: اختلاف تأخیر گیت NOR بهینه شده با NOR عادی در طول عمر	۳۳
شکل ۲-۳: تأثیر دما بر عملکرد روش جدید تعیین اندازه در مقایسه با طراحی پایه برای دو مدار C17 (بالا) و C432 (پایین) [۳۱]	۳۴
شکل ۳-۳: کاهش مساحت مصرفی وقتی که روش تعیین اندازه با روش تنظیم دینامیک ولتاژ تغذیه همزمان انجام شود	۳۴
شکل ۱-۴: سیگنال کلاک و T_g [۳۰]	۳۷
شکل ۲-۴: نقض بازه حفاظتی به دلیل پیر شدن ترانزیستورها [۳۰]	۳۸
شکل ۳-۴: فلیپ فلاپ به همراه سنسور داخلی [۳۰]	۳۹
شکل ۴-۴: مدار مربوط به بلوك بررسی کننده پایداری جدید	۴۰

- شکل ۴-۴: نتایج شبیه سازی وقتی که خروجی مدار ترکیبی (نمودار قرمز) در بازه حفاظتی (زرد) دچار تغییر مقدار میشود خروجی (آبی) بالا میرود..... ۴۱
- شکل ۴-۶ : نتایج شبیه سازی وقتی که ولتاژ تغذیه کاهش یافته است. کاهش ولتاژ موجب تأخیر ناچیزی در خروجی لج میشود ولی اشکالی در عملکرد وارد نمیکند.($V_{dd}=0.9$, $T=27^\circ$)..... ۴۲
- شکل ۴-۷: نتایج شبیه سازی وقتی دما افزایش میابد. افزایش دما باعث ایجاد تأخیر ناچیزی در خروجی لج میشود ولیکن خطایی در عملکرد بلوک ایجاد نمیشود. ($V_{dd}=1.1$, $T=150^\circ$)..... ۴۲
- شکل ۵-۱: بلوک دیاگرام سنسور جدید NBTI..... ۴۸
- شکل ۵-۲: مدار ساده سنسور بدون سوییچ ها (مدار در بازه اندازهگیری)..... ۵۰
- شکل ۵-۳: مدار کامل سنسور جدید NBTI..... ۵۲
- شکل ۵-۴: شکل موج خروجی مدار تحت تنش و مرجع و اختلاف آنها..... ۵۳
- شکل ۵-۵: خروجی سنسور NBTI نسبت به تغییرات ولتاژ آستانه به ازای اندازهگیری تعداد متفاوت پالسهای و در گوشه های مختلف تکنولوژی ۶۵ نانومتری PTM ۵۴
- شکل ۵-۶: عملکرد سنسور در شرایط مختلف تنش در تکنولوژی ۶۵ نانومتری..... ۵۵
- شکل ۵-۷: عملکرد سنسور در دماهای مختلف وقتی $\Delta V_{th}=30mV$ است (تکنولوژی ۶۵ نانومتری)..... ۵۵
- شکل ۵-۸: لی اوت سنسور NBTI در تکنولوژی ۶۵ نانومتر..... ۵۶
- شکل ۵-۹: خروجی سنسور در تکنولوژی ۱۸۰ نانومتری TSMC در دمای ۵۰ درجه سانتیگراد ۵۷
- شکل ۵-۱۰: لی اوت سنسور NBTI در محیط Cadence و در تکنولوژی ۱۸۰ نانومتر TSMC ۵۷
- شکل ۵-۱۱: مقایسه بین تغییرات زمان گذر بالارونده در خروجی اینورتر سنسور ناشی از NBTI در ترانزیستور حاصل از آنالیز و شبیه سازی در تکنولوژی ۱۸۰ نانومتری در محیط Cadence و دمای ۲۵ سانتیگراد ۶۰
- شکل ۵-۱۲: رفتار یک اینورتر نسبت به تغییر زمان گذر سیگنال وروردی در دو منطقه سریع (۱) و آهسته (۲) [۵۹] .۶۲
- شکل ۵-۱۳: مقایسه بین تغییرات دامنه ولتاژ در n1 شبه اینورتر حاصل از آنالیز و شبیه سازی در تکنولوژی ۱۸۰ نانومتری در محیط Cadence و دمای ۲۵ سانتیگراد ۶۳
- شکل ۵-۱۴: تقریب شکل موج ولتاژ در گره n1 سنسور ۶۵
- شکل ۵-۱۵: مقایسه بین اختلاف ولتاژ خروجی OutRef و OutStr در پله اول حاصل از آنالیز و شبیه سازی در تکنولوژی ۱۸۰ نانومتری در محیط Cadence و دمای ۲۵ سانتیگراد ۶۶
- شکل ۵-۱۶: رابطه بین جریان و ولتاژ یک ترانزیستور MOS در تکنولوژی ۱۸۰ نانومتری ۶۷
- شکل ۵-۱۷: نمودار جریان - ولتاژ ترانزیستور و تقریب با معادله خط راست برای محاسبه جریان در ناحیه خطی آن... ۶۸
- شکل ۵-۱۸: مقایسه بین اختلاف ولتاژ خروجی OutRef و OutStr در پله چهارم تا ششم حاصل از آنالیز و شبیه سازی در تکنولوژی ۱۸۰ نانومتری در محیط Cadence و دمای ۲۵ سانتیگراد ۶۹
- شکل ۵-۱۹: بهره سنسور NBTI به ازای مقادیر مختلف تغییر ولتاژ آستانه در دمای ۲۵ و تکنولوژی ۱۸۰ نانومتری..... ۷۰

شکل ۵-۲۰: مدار مربوط به سنسور	HCl	۷۴
شکل ۵-۲۱: مدار مربوط به سنسور	HCl در بازه اندازه‌گیری	۷۵
شکل ۵-۲۲: شکل موج خروجی سنسور	HCl	۷۶
شکل ۵-۲۳: اثر تغییرات دما بر روی عملکرد سنسور	HCl در تکنولوژی ۶۵ نانومتر	۷۷
شکل ۵-۲۴: عملکرد سنسور به ازای تغییرات ولتاژ آستانه در تکنولوژی ۶۵ نانومتر	۷۷	
شکل ۵-۲۵: نتایج شبیه سازی سنسور	HCl در تکنولوژی ۱۸۰ نانومتر	۷۸
شکل ۵-۲۶: لی اوت سنسور	HCl در تکنولوژی ۱۸۰ نانومتر	۷۸
شکل ۵-۲۷: تقریب شکل موج ولتاژ در گره n1 سنسور	HCl	۸۲
شکل ۵-۲۸: خروجی سنسور	HCl در شبیه سازی و آنالیز در تکنولوژی ۱۸۰ نانومتری	۸۲
شکل ۵-۲۹: مدار کامل سنسور	TDDB	۸۴
شکل ۵-۳۰: اختلاف ولتاژ در خروجی سنسور	TDDB نسبت به مقدار مقاومت شکست در اینورتر تحت تنش.	در
مقاومت حدود ۱۵ کیلواهم	شکست سخت اتفاق میافتد و عملکرد مدار خراب میشود	۸۵
شکل ۵-۳۱: تأثیر دما بر عملکرد سنسور	TDDB در Hspice	۸۶
شکل ۵-۳۲: مشخصه سنسور	TDDB در تکنولوژی ۱۸۰ نانومتری در حالت عادی و با در نظر گرفتن تغییرات	فرآیند ساخت و ولتاژ
شکل ۵-۳۳: لی اوت سنسور	TDDB در تکنولوژی ۱۸۰ نانومتر	۸۷
شکل ۵-۳۴: تغییرات ولتاژ گیت ترانزیستور	Mn1 در بخش تحت تنش نسبت به ولتاژ متناظر در بخش مرجع (که	برابر با V_{dd} است)
شکل ۵-۳۵: مقایسه بین نتایج آنالیز و شبیه سازی سنسور	TDDB اعمالی (Rstr) در شبیه سازی و آنالیز	۹۰
شکل ۵-۳۶: چگونگی استفاده از خروجی سنسورهای تعبیه شده بر روی یک تراشه	۹۲	
شکل ۶-۱: تاخیر نرم‌الیزه شده یک اسیلاتور حلقه‌ای	با تغییر ولتاژ آستانه NMOS و PMOS [۶۴]	۹۶
شکل ۶-۲: مدار سنسور تشخیص عدم تطابق بین عناصر	۹۹	
شکل ۶-۳: اینورتر در نقش مدار مورد آزمایش	۱۰۰	
شکل ۶-۴: اختلاف بین زمان گذر بالارونده و پایین رونده در خروجی اینورتر به ازای تغییرات مختلف ولتاژ آستانه	PMOS و NMOS اش	۱۰۱
شکل ۶-۵: خروجی سنسور به ازای یک پالس	۱۰۲	
شکل ۶-۶: خروجی سنسور به ازای دو پالس	۱۰۳	
شکل ۶-۷: لی اوت سنسور عدم تطابق در تکنولوژی ۱۸۰ نانومتری	TSMC	۱۰۴
شکل ۶-۸: ساختار PUF بر مبنای اسیلاتور	[۶۵]	۱۰۶
شکل ۶-۹: PUF جدید بر اساس اختلاف زمان گذر در خروجی مدارها		۱۰۷

شکل ۱۰-۶: رابطه بین خروجی مشاهده کننده زمان بالارونده دو اینورتر در دماهای مختلف. در تمام دماها خروجی مقایسه گر ثابت خواهد بود..... ۱۰۸

شکل ۱۱-۶: رابطه بین خروجی مشاهده کننده زمان بالارونده دو اینورتر به ازای مقادیر مختلف ولتاژ تغذیه. در تمام ولتاژها خروجی مقایسه گر ثابت خواهد بود..... ۱۰۹

فهرست جدول ها

جدول ۱-۳: پارامترهای مورد نیاز برای محاسبه مقدار تغییر ولتاژ آستانه ناشی از NBTI [۱۶]	۲۷
جدول ۲-۳: پارامترهای مورد نیاز برای محاسبه مقدار تغییر ولتاژ آستانه ناشی از HCI	۲۸
جدول ۳-۳: نتایج پیاده کردن روش جدید تعیین اندازه در مقایسه با بقیه	۳۲
جدول ۱-۵: مقایسه ای بین سنسور جدید NBTI و سنسورهای گذشته	۵۸
جدول ۲-۵: مقایسه ای بین سنسور جدید HCI و سنسورهای گذشته	۷۹
جدول ۳-۵: مقایسه ای بین سنسور جدید TDDB و سنسورهای گذشته	۸۷
جدول ۱-۶: مقایسه خصوصیات سنسور عدم تطابق جدید با سنسور ارائه شده در [۶۴]	۱۰۴

فصل اول

مقدمہ