





طراحی و اجرای یک چیپ برای تشخیص الگو با استفاده از شبکه های
عصبی کاملاً موازی CNN در تکنولوژی CMOS

مهدی اسمعیل پور

دانشکده فنی و مهندسی

گروه مهندسی برق

مرکز تحقیقات میکرو الکترونیک

بهمن سال ۱۳۹۰

پایان نامه جهت دریافت درجه کارشناسی ارشد

استاد راهنما:

دکتر بهبود مشعوفی



طراحی و اجرای یک چیپ برای تشخیص الگو با استفاده از شبکه های
عصبی کاملاً موازی CNN در تکنولوژی CMOS

مهدی اسمعیل پور

دانشکده فنی و مهندسی

گروه مهندسی برق

مرکز تحقیقات میکرو الکترونیک

بهمن سال ۱۳۹۰

پایان نامه جهت دریافت درجه کارشناسی ارشد

استاد راهنما:

دکتر بهبود مشعوفی

با تشکر از استاد که تقدیرم

جناب آقای دکتر بهود مشعونی

با آرزوی توفیق روزافزون برای ایشان

و تقدیم به

پدر و مادر عزیز و همسر مهربانم



دانشکده فنی

پایان نامه آقای مهدی اسمعیل پور به شماره دانشجویی ۸۷۰۵۳۲۰۰۲ با عنوان : طراحی و اجرای یک چیپ برای تشخیص الگو با استفاده از شبکه های عصبی کاملاً موازی CNN در تکنولوژی CMOS

به تاریخ ۱۳۹۰/۱۱/۳۰ و شماره ثبت و شماره مورد پذیرش هیأت محترم داوران با رتبه **بسیار خوب** و نمره **۱۴/۵** قرار گرفت.

امضاء	نام و نام خانوادگی	کمیته دفاع
	بهروز موهی	۱) استاد راهنما و رئیس هیات داوران
	_____	۲) استاد راهنمای دوم
	_____	۳) استاد مشاور (در صورت وجود)
	امیررضا آزمون	۴) داور خارجی
	امیررضا آزمون	۵) داور داخلی
	امیررضا آزمون	۶) نماینده تحصیلات تکمیلی

چکیده:

یکی از کاربردهای شبکه های عصبی سلولی، شناسایی حروف لاتین (کاراکتر) می باشد. سیستم شبکه عصبی سلولی ارائه شده در این پایان نامه اساساً یک سیستم شناسایی کاراکتر است که می تواند در دو مد پردازش و شناسایی کار کند. با توجه به کارهای قبلی، ساختار شبکه عصبی سلولی در مورد استخراج ویژگی و شناسایی کاراکتر نیازمند زمان بیشتری بوده و دارای دقت کمتری در استخراج ویژگی می باشد. در این پایان نامه جهت کاهش زمان پردازش و افزایش دقت، از یک شبکه عصبی سلولی با ساختار کاملاً موازی با بکارگیری عنصرهای پردازشگر (PE) در هر سلول در مجموع ۴۰۰ عنصر پردازشگر استفاده می کنیم. سپس با اعمال الگوهای کلونینگ عملیات پیش پردازش و پردازش را انجام می دهیم. در این پایان نامه چندین الگو برای پیش پردازش تصاویر اولیه ارائه شده و تصاویر با اجرای این الگوها برای استخراج ویژگی آماده می گردند. همچنین جهت کلاس بندی حروف، تعدادی ویژگی توسط شبکه های عصبی سلولی استخراج شده است. شبکه عصبی سلولی بکاررفته در این پایان نامه در محیط نرم افزاری سیمولینک در ابعاد ۲۰×۲۰ پیاده سازی شده و با اعمال تصاویر و الگوهای مختلف شبیه سازی شده است. در این پایان نامه همچنین یک بلوک دیاگرام جدید از عملکرد کلی شبکه عصبی سلولی معرفی شده و مدارات جدیدی جهت پردازش تصاویر با سرعت و دقت بالا و توان مصرفی کم در تکنولوژی CMOS ۰.۳۵μm ارائه شده است و کلیه مدارات توسط نرم افزار HSPICE شبیه سازی شده و Layout آنها نیز توسط نرم افزار Cadence استخراج شده است.

فهرست مطالب

۱	فصل یک: شبکه های عصبی سلولی و مروری بر چیپ های پیاده سازی شده
۲	مقدمه.....
۳	۱-۱- شبکه های عصبی سلولی
۴	۱-۲- همسایگی شبکه های عصبی سلولی.....
۴	۱-۳- معادلات شبکه های عصبی سلولی.....
۷	۱-۴- مروری بر چیپ های پیاده سازی شده
۸	۱-۴-۱- عملکرد PE
۱۱	۱-۴-۲- مدار PWM CNN
۱۵	۱-۵- هدف از این پایان نامه
۱۶	فصل دوم: پیش پردازش و استخراج ویژگی ها
۱۷	۱-۲- پردازش تصویر
۱۹	۱-۱-۲- پردازش تصاویر ماهواره
۱۹	۲-۱-۲- پردازش تصویر در صنعت و پزشکی
۲۰	۲-۲- پیش پردازش
۲۱	۱-۲-۲- استخراج اسکلت(اسکلت بندی)
۲۴	۲-۲-۲- جداسازی پیکسل محصور شده
۲۵	۲-۲-۳- پر کردن حفره

۲۵ جدا سازی خطوط نازک ۴-۲-۲
۲۶ حذف پیکسل های سیاه محصور شده ۵-۲-۲
۲۷ استخراج ویژگی ۳-۲
۲۷ آشکار ساز پیکسل(های) پایانی(End) ۱-۳-۲
۲۸ آشکار ساز حفره ۲-۳-۲
۲۸ الگوریتم آشکار ساز نقطه مرکزی ۳-۳-۲
۳۰ آشکار ساز اتصالات(Junction) ۴-۳-۲
۳۱ آشکار ساز خطوط افقی ۵-۳-۲
۳۲ آشکار ساز خطوط افقی ۶-۳-۲
۳۲ آشکار ساز لبه های خطوط افقی و عمودی ۷-۳-۲
۳۳ آشکار ساز خطوط مورب یا قطری ۸-۳-۲
۳۵ کلاس بندی ۴-۲
۳۹ فصل سوم: شبیه سازی شبکه های عصبی سلولی در سیمولینک(simulink)
۴۰ ۱-۳- مقدمه ای بر متلب
۴۰ ۲-۳- سیمولینگ
۴۳ ۳-۳- ساخت بلوک PE در سیمولینک

۴۵ ۱-۳-۳ ساخت بلوک PWL در سیمولینک

۴۹ ۴-۳ ساخت CNN با ابعاد 20×20

فصل چهارم: بلوک دیاگرام کلی شبکه های عصبی سلولی و اجرای مداری آن در تکنولوژی

۵۰ CMOS

۵۲ ۱-۴ واحد برنامه نویسی کلی (GPU)

۵۳ ۲-۴ واحد کنترل کلی (GCU)

۵۵ ۳-۴ بلوک های ورودی و خروجی

۵۸ ۴-۴ المان پردازشگر (PE)

۵۹ ۱-۴-۴ حافظه آنالوگ محلی (LAM)

۶۱ ۲-۴-۴ حافظه منطق محلی (LLM)

۶۲ ۳-۴-۴ مبدل دیجیتال به آنالوگ (A/D)

۶۳ ۴-۴-۴ واحد منطق و محاسبات محلی (LCLU)

۶۵ ۱-۴-۴-۴ مدار ضرب کننده کنترل پذیر (CMC)

۶۶ ۲-۴-۴-۴ مدار معکوس کننده کنترل پذیر (CIC)

۶۷ ۳-۴-۴-۴ مدار تقسیم کننده کنترل پذیر (CDC)

۶۸ ۵-۴-۴ بلوک محدود کننده (Limiter)

۶۹ واحد کنترل و ارتباطات محلی (LCCU)
۷۰ حافظه کلی (Global Memory)
۷۱ زمان بندی کلاک پالس (Timing)
۷۳-۸۹ Layout و مدارات سازی شبیه
۹۰ نتیجه گیری
۹۱ مراجع

فهرست اشکال

فصل اول:

- شکل ۱-۱) چیدمان سلولهای شبکه عصبی سلولی ۳
- شکل ۲-۱) (a) همسایگی $(3*3)$ $r=1$ و (b) همسایگی $(5*5)$ $r=2$ در شبکه های عصبی ۴
- شکل ۳-۱) بلوک دیاگرام یک سلول CNN با تاثیر پارامترها ۶
- شکل ۴-۱) تابع فعالسازی PWL ۷
- شکل ۵-۱) ساختار شبکه عصبی در مرجع [۱۳] ۸
- شکل ۶-۱) ساختار عنصر پردازشگر (PE) در مرجع [۱۳] ۹
- شکل ۷-۱) عنصر حافظه دینامیکی در مرجع [۱۳] ۱۰
- شکل ۸-۱) مدار جمع زنی وزن با استفاده از سیگنال های PWM در مرجع [۱۴] ۱۰
- شکل ۹-۱) مدار سلولی PWM CNN در مرجع [۱۴] ۱۱
- شکل ۱۰-۱) ساختار کلی شبکه CNN در مرجع [۱۵] ۱۲
- شکل ۱۱-۱) بلوک دیاگرام کلی سلول های نوع C در مرجع [۱۵] ۱۳
- شکل ۱۲-۱) مدار DFF در مرجع [۱۵] ۱۳
- شکل ۱۳-۱) مدار حافظه در مرجع [۱۵] ۱۴
- شکل ۱۴-۱) بلوک دیاگرام کلی سلولهای نوع B در مرجع [۱۵] ۱۴

شکل ۱-۱۵) ساختار DDF های مورد استفاده در این سلولها در مرجع [۱۵]..... ۱۴

فصل دوم:

شکل ۲-۱) تصاویر ورودی بصورت جدول بیتی ۲۱

شکل ۲-۲) دیاگرام مرحله ای استخراج اسکلت ۲۲

شکل ۲-۳) استخراج اسکلت کاراکتر "A" پس از اعمال الگوی اسکلت بندی..... ۲۳

شکل ۲-۴) استخراج اسکلت کاراکتر "E" پس از اعمال الگوی اسکلت بندی..... ۲۴

شکل ۲-۵) اعمال الگوی کلونینگ برای جداسازی پیکسل محصور شده ۲۵

شکل ۲-۶) (a) تصویر ورودی، (b) نتیجه اعمال الگوی پیش پردازش پر کردن حفره ۲۵

شکل ۲-۷) (a) تصویر ورودی، (b) نتیجه اعمال الگوی پیش پردازش حذف خطوط نازک ۲۶

شکل ۲-۸) (a) تصویر ورودی، (b) نتیجه اعمال الگوی حذف پیکسل های سیاه محصور شده ۲۶

شکل ۲-۹) استخراج ویژگی End برای کاراکتر "A" ۲۷

شکل ۲-۱۰) استخراج ویژگی End برای کاراکتر "E" ۲۸

شکل ۲-۱۱) استخراج ویژگی حفره برای کاراکتر "A" ۲۸

شکل ۲-۱۲) استخراج نقطه مرکزی شکل ۱۱-۲ ۳۰

- شکل ۲-۱۳) استخراج ویژگی اتصالات برای کاراکتر "A". (a) نتیجه اعمال الگوی آشکار ساز اتصالات (b) نتیجه اعمال الگوریتم آشکار ساز نقطه مرکزی ۳۰
- شکل ۲-۱۴) استخراج ویژگی اتصالات برای کاراکتر "E". (a) نتیجه اعمال الگوی آشکار ساز اتصالات (b) نتیجه اعمال الگوریتم آشکار ساز نقطه مرکزی ۳۱
- شکل ۲-۱۵) استخراج خطوط افقی برای کاراکتر "E". (a) اسکلت کاراکتر (b) نتیجه اعمال الگوی آشکار ساز خطوط افقی ۳۱
- شکل ۲-۱۶) استخراج خطوط افقی برای کاراکتر "F". (a) اسکلت کاراکتر (b) نتیجه اعمال الگوی آشکار ساز خطوط افقی ۳۱
- شکل ۲-۱۷) استخراج خطوط عمودی برای کاراکتر "E". (a) اسکلت کاراکتر (b) نتیجه اعمال الگوی آشکار ساز خطوط عمودی ۳۲
- شکل ۲-۱۸) استخراج لبه برای کاراکتر "E". (a) اسکلت کاراکتر (b) نتیجه اعمال الگوی آشکار ساز لبه های خطوط افقی و عمودی ۳۳
- شکل ۲-۱۹) استخراج خطوط به موازات قطر اصلی برای کاراکتر "Z". (a) تصویر ورودی (b) اسکلت کاراکتر (C) نتیجه اعمال الگوی آشکار ساز خطوط موازی قطر اصلی ۳۴
- شکل ۲-۲۰) استخراج خطوط به موازات قطر فرعی برای کاراکتر "N". (a) تصویر ورودی (b) اسکلت کاراکتر (C) نتیجه اعمال الگوی آشکار ساز خطوط موازی قطر فرعی ۳۴

شکل ۲-۲۱) استخراج خطوط به موازات قطر اصلی و فرعی برای کاراکتر "X" (a) تصویر ورودی (b) اسکلت کاراکتر (C) نتیجه اعمال الگوی آشکار ساز خطوط موازی قطر فرعی و اصلی ۳۵

فصل سوم:

شکل ۳-۱) بلوک دیاگرام نرم افزار متلب و سیمولینک تابعی از آن ۴۱

شکل ۳-۲) بلوک دیاگرام یک سیستم دینامیکی ۴۲

شکل ۳-۳) بلوک دیاگرام یک سلول از CNN ۴۳

شکل ۳-۴) بلوک دیاگرام کلی ضرب المانهای متناظر دو ماتریس و جمع آنها ۴۴

شکل ۳-۵) بلوک دیاگرام تابع PWL ۳۹

شکل ۳-۵) بلوک دیاگرام تابع PWL ۳۹

شکل ۳-۶) بلوک دیاگرام کلی PE ۴۵

شکل ۳-۷) بلوک زیر سیستم PE ۴۶

شکل ۳-۸) بلوک دیاگرام پنجره CNN با ۱۶، PE ۴۷

شکل ۳-۹) بلوک زیر سیستم PE ۴۸

شکل ۳-۱۰) بلوک دیاگرام شبکه CNN با اندازه 20×20 ۴۹

فصل چهارم:

- ۵۲ شکل ۴-۱) بلوک دیاگرام کلی CNN
- ۵۴ شکل ۴-۲) ساختار GPU و نحوه ارتباط زیر واحد های آن
- ۵۶ شکل ۴-۳) شیفت رجیستر چهار بیتی SIPO
- ۵۶ شکل ۴-۴) ساختار داخلی DFF
- ۵۶ شکل ۴-۵) نمودار زمان بندی DFF
- ۵۷ شکل ۴-۶) شیفت رجیستر چهار بیتی PISO
- ۵۷ شکل ۴-۷) ساختار ساده شده شیفت رجیستر چهار بیتی PISO
- ۵۹ شکل ۴-۸) بلوک دیاگرام کلی یک سلول از CNN
- ۶۰ شکل ۴-۹) مدار یک سلول از حافظه آنالوگ محلی
- ۶۰ شکل ۴-۱۰) بافر مدار حافظه آنالوگ محلی
- ۶۱ شکل ۴-۱۱) بلوک دیاگرام حافظه های LLM
- ۶۲ شکل ۴-۱۲) مدار حافظه منطق محلی
- ۶۳ شکل ۴-۱۳) مدار مبدل دیجیتال به آنالوگ
- ۶۴ شکل ۴-۱۴) بلوک دیاگرام واحد منطق محلی (LLU)
- ۶۴ شکل ۴-۱۵) سوئیچ برد واحد منطق محلی

- ۶۵ شکل (۴-۱۶) مدار ضرب کننده کنترل پذیر
- ۶۶ شکل (۴-۱۷) مدار معکوس کننده کنترل پذیر
- ۶۷ شکل (۴-۱۸) مدار تقسیم کننده کنترل پذیر
- ۶۸ شکل (۴-۱۹) نحوه چیدمان مقایسه کننده ها در بلوک محدود کننده
- ۶۹ شکل (۴-۲۰) مدار مقایسه گر بلوک محدود کننده
- ۷۰ شکل (۴-۲۱) نحوه ارتباط LCCU با GPU و GM
- ۷۱ شکل (۴-۲۲) یک سلول از حافظه کلی

فصل پنجم:

- ۷۴ شکل (۵-۱) شبیه سازی مدار حافظه آنالوگ محلی شکل ۹-۴ با قابلیت read و write
- ۷۵ شکل (۵-۲) شبیه سازی مدار حافظه منطق محلی شکل ۱۲-۴ با قابلیت read و write
- ۷۶ شکل (۵-۳) شبیه سازی مدار مبدل دیجیتال به آنالوگ شکل ۱۳-۴
- ۷۷ شکل (۵-۴) شبیه سازی مدار ضرب کننده کنترل پذیر شکل ۱۶-۴
- ۷۸ شکل (۵-۵) شبیه سازی مدار معکوس کننده کنترل پذیر شکل ۱۷-۴ با مقادیر مختلف K


۷۹ شکل ۵-۶) شبیه سازی مدار تقسیم کننده کنترل پذیر شکل ۴-۱۸
۸۰ شکل ۵-۷) نتایج شبیه سازی مدار مقایسه گر بلوک محدود کننده شکل ۴-۲۰
۸۱ شکل ۵-۸) شکل تصویر ورودی به ساختار شبکه CNN بیانگر حرف A
۸۱ شکل ۵-۹) استخراج اسکلت بندی شکل ۵-۸
۸۲ شکل ۵-۱۰) استخراج ویژگی حفره شکل ۵-۸
۸۲ شکل ۵-۱۱) استخراج ویژگی حفره پس از آشکارساز نقطه مرکزی شکل ۵-۱۰
۸۳ شکل ۵-۱۲) استخراج ویژگی پیکسل پایانی (END) شکل ۵-۸
۸۳ شکل ۵-۱۳) استخراج ویژگی اتصالات (junctions) شکل ۵-۸
۸۴ شکل ۵-۱۴) استخراج ویژگی اتصالات (junctions) بعد از آشکارساز نقطه مرکزی شکل ۵-۱۳
۸۵ شکل ۵-۱۵) Layout مدار مبدل دیجیتال به آنالوگ شکل ۴-۱۳
۸۶ شکل ۵-۱۶) Layout مدار ضرب کننده کنترل پذیر شکل ۴-۱۶
۸۷ شکل ۵-۱۷) Layout مدار معکوس کننده کنترل پذیر شکل ۴-۱۷
۸۷ شکل ۵-۱۸) Layout مدار تقسیم کننده کنترل پذیر شکل ۴-۱۸
۸۸ شکل ۵-۱۹) Layout مدار مقایسه کننده بلوک محدود کننده شکل ۴-۲۰
۸۹ شکل ۵-۲۰) Layout مدار CNN

فهرست جداول

۳۶جدول ۱-۲) جدول تعمیم کلاس بندی حروف لاتین
۳۷جدول ۲-۲) جدول تعمیم کلاس بندی حروف لاتین با موقعیت Ends
۶۲جدول ۱-۴) تبدیل کد دیجیتالی هر پیکسل تصویر به جریان
۶۴جدول ۲-۴) جدول درستی شکل (۴-۱۵)
۶۵جدول ۳-۴) جدول درستی ضرب جریان در اعداد صحیح مثبت
۶۶جدول ۴-۴) جدول درستی ضرب جریان در اعداد صحیح منفی
۶۷جدول ۵-۴) جدول درستی تقسیم جریان در اعداد صحیح مثبت
۶۸جدول ۶-۴) جدول درستی بلوک محدود کننده

فصل یک

شبکه های عصبی سلولی (CNN) و مروری بر چپ های پیاده سازی شده



شبکه های عصبی سلولی [۱,۲] (CNN) برای اولین بار در سال ۱۹۸۸ میلادی توسط Chua و Yang معرفی شد، که یک دسته شبکه های عصبی دینامیکی هستند. مفهوم شبکه های عصبی سلولی از ساختار ماشین های خودکار سلولی و شبکه های عصبی استنتاج شده است. این شبکه ها عموماً به صورت دو بعدی جهت پردازش تصویر مناسب هستند. تصور چگونگی اجرای پردازش تصویر توسط چشم حیوانات شگفت انگیز است. هر چند اهمیت چشم کامپیوتری^۲ بطور گسترده به رسمیت شناخته شده است. اما توسعه چشم کامپیوتری با قابلیت مشابه با چشم حیوانات مشکل به نظر می رسد. در چشم کامپیوتری در مرحله نخست ابتدا یک ویژگی از تصویر استخراج و سپس پردازش تصویر و آنالیز جزئیات روی زمینه اجرا می شود. توسعه روشهای استخراج ویژگی بطور یکنواخت برای انواع مختلف تصاویر موجود در جهان واقعی مشکل بنظر می رسد. از اینرو اختراع روشهای استخراج ویژگی خیلی جامع که به نوع تصویر وابسته نباشد امر مهم قلمداد می شود. از خواص پر اهمیت شبکه های عصبی سلولی، غیر خطی بودن و توانایی پردازش به صورت موازی و سریع ترمی باشد. شبکه های عصبی سلولی یک مدل ریاضی ساده می باشد [۳,۴] که می تواند برای انواع گسترده و مهم پردازش تصویر (شناسایی کاراکتر و استخراج ویژگی)، پردازش سیگنال، تحلیل سه بعدی سطوح مرکب (آشکارسازی نقاط min و max) و حل معادلات دیفرانسیلی جزئی مورد استفاده قرار گیرد. این مسئله منجر به پذیرش و استقبال قوی از CNN ها توسط انجمن های پژوهشی در چند سال اخیر شده است. بطور کلی CNN می تواند همچون آرایه ای از سیستم های دینامیکی همسان که به صورت سلولهای متصل به هستند، در نظر گرفته شود. ساختار CNN شامل پردازش آنالوگ کاملاً موازی برای سلولهای عصبی متصل به هم با اثر متقابل مابین سلولهاست [۵].