بسم الله الرحمن الرحیم

طراحی و اجرای یک چیپ برای تشخیص الگو با استفاده از شبکه های عصبی کاملاً موازی CNN در تکنولوژی CMOS

مهدی اسمعیل پور

دانشکده فنی و مهندسی

گروه مهندسی برق

مرکز تحقیقات میکرو الکترونیک

بهمن سال ۱۳۹۰

پایان نامه جهت دریافت درجه کارشناسی ارشد

استادراهنما:

دکتر بهبود مشعوفی

طراحی و اجرای یک چیپ برای تشخیص الگو با استفاده از شبکه های عصبی کاملاً موازی CNN در تکنولوژی CMOS

مهدی اسمعیل پور

دانشکده فنی و مهندسی

گروه مهندسی برق

مرکز تحقیقات میکرو الکترونیک

بهمن سال ۱۳۹۰

پایان نامه جهت دریافت درجه کارشناسی ارشد

استادراهنما:

دکتر بهبود مشعوفی

با تشکر از استاد گرانقدرم

جناب آقای دکتر بهبود مشعوفی

با آرزوی توفیق روزافزون برای ایشان

و تقدیم به

پدر و مادر عزیز و همسر مهربانم

دانشکده فنی

پایان نامه آقای **مهدی اسمعیل پور** به شماره دانشجویی **۸۷۰۵۳۲۰۰۲** با عنوان : **طراحی و اجرای یک چیپ برای تشخیص الگو با استفاده از شبکه های عصبی کاملاً موازی CNN در تکنولوژی CMOS**

به تاریخ **۱۳۹۰/۱۱/۳۰** و شماره ثبت و شماره مورد پذیرش هیأت محترم

داوران با رتبه بسیار خوب و نمره ۱۶ (شانزده تمام) قرار گرفت.

کمیته دفاع	نام و نام خانوادگی	امضاء
۱)استاد راهنما و رئیس هیات داوران	بهبود مشعوف	
۲)استاد راهنمای دوم	ــــــــــ	
۳)استاد مشاور (در صورت وجود)	ــــــــــ	
۴)داور خارجی	دکتر آذرمش	
۵)داور داخلی	دکتر خویی	
۶) نماینده تحصیلات تکمیلی	دکتر شبانی	

چکیده:

یکی از کاربردهای شبکه های عصبی سلولی، شناسایی حروف لاتین(کاراکتر) می باشد. سیستم شبکه عصبی سلولی ارائه شده در این پایان نامه اساساً یک سیستم شناسایی کاراکتر است که می تواند در دو مد پردازش و شناسایی کار کند. با توجه به کارهای قبلی، ساختار شبکه عصبی سلولی در مورد استخراج ویژگی و شناسایی کاراکتر نیازمند زمان بیشتری بوده و دارای دقت کمتری در استخراج ویژگی می باشد. در این پایان نامه جهت کاهش زمان پردازش و افزایش دقت، از یک شبکه عصبی سلولی با ساختار کاملا موازی با بکارگیری عنصرهای پردازشگر(PE) در هر سلول در مجموع ۴۰۰ عنصر پردازشگر استفاده می کنیم. سپس با اعمال الگوهای کلونینگ عملیات پیش پردازش و پردازش را انجام می دهیم. در این پایان نامه چندین الگو برای پیش پردازش تصاویر اولیه ارائه شده و تصاویر با اجرای این الگوها برای استخراج ویژگی آماده می گردند. همچنین جهت کلاس بندی حروف، تعدادی ویژگی توسط شبکه های عصبی سلولی استخراج شده است. شبکه عصبی سلولی بکاررفته در این پایان نامه در محیط نرم افزاری سیمولینک در ابعاد ۲۰×۲۰ پیاده سازی شده و با اعمال تصاویر و الگوهای مختلف شبیه سازی شده است. در این پایان نامه همچنین یک بلوک دیاگرام جدید از عملکرد کلی شبکه عصبی سلولی معرفی شده و مدارات جدیدی جهت پردازش تصاویر با سرعت و دقت بالا و توان مصرفی کم در تکنولوژی ۰.۳۵μm CMOS ارائه شده است و کلیه مدارات توسط نرم افزار HSPICE شبیه سازی شده و Layout آنها نیز توسط نرم افزار Cadence استخراج شده است.

فهرست مطالب

فصل یک: شبکه های عصبی سلولی و مروری بر چیپ های پیاده سازی شده **۱**

مقدمه ۲

۱-۱- شبکه های عصبی سلولی ۳

۱-۲- همسایگی شبکه های عصبی سلولی ۴

۱-۳- معادلات شبکه های عصبی سلولی ۴

۱-۴- مروری بر چیپ های پیاده سازی شده ۷

۱-۴-۱- عملکرد PE ۸

۱-۴-۲- مدار PWM CNN ۱۱

۱-۵- هدف از این پایان نامه ۱۵

فصل دوم: پیش پردازش و استخراج ویژگی ها **۱۶**

۲-۱- پردازش تصویر ۱۷

۲-۱-۱- پردازش تصاویر ماهواره ۱۹

۲-۱-۲- پردازش تصویر در صنعت و پزشکی ۱۹

۲-۲- پیش پردازش ۲۰

۲-۲-۱- استخراج اسکلت(اسکلت بندی) ۲۱

۲-۲-۲- جداسازی پیکسل محصور شده ۲۴

۲-۲-۳- پر کردن حفره ۲۵

۲-۲-۴- جدا سازی خطوط نازک ۲۵

۲-۲-۵- حذف پیکسل های سیاه محصور شده ۲۶

۲-۳- استخراج ویژگی ۲۷

۲-۳-۱- آشکار ساز پیکسل(های) پایانی(End) ۲۷

۲-۳-۲- آشکار ساز حفره ۲۸

۲-۳-۳- الگوریتم آشکار ساز نقطه مرکزی ۲۸

۲-۳-۴- آشکارساز اتصالات(Junction) ۳۰

۲-۳-۵- آشکار ساز خطوط افقی ۳۱

۲-۳-۶- آشکار ساز خطوط افقی ۳۲

۲-۳-۷- آشکار ساز لبه های خطوط افقی و عمودی ۳۲

۲-۳-۸- آشکار ساز خطوط مورب یا قطری ۳۳

۲-۴- کلاس بندی ۳۵

فصل سوم: شبیه سازی شبکه های عصبی سلولی در سیمولینک(simulink) ۳۹

۳-۱- مقدمه ای بر متلب..... ۴۰

۳-۲- سیمولینگ ۴۰

۳-۳- ساخت بلوک PE در سیمولینک ۴۳

۳-۳-۱- ساخت بلوک PWL در سیمولینک ۴۵

۳-۴- ساخت CNN با ابعاد ۲۰×۲۰ ..... ۴۹

فصل چهارم: **بلوک دیاگرام کلی شبکه های عصبی سلولی و اجرای مداری آن در تکنولوژی CMOS** ۵۰

۴-۱- واحد برنامه نویسی کلی(GPU) ۵۲

۴-۲- واحد کنترل کلی(GCU) ۵۳

۴-۳- بلوک های ورودی وخروجی ۵۵

۴-۴- المان پردازشگر(PE) ۵۸

۴-۴-۱- حافظه آنالوگ محلی(LAM) ۵۹

۴-۴-۲- حافظه منطق محلی(LLM) ۶۱

۴-۴-۳) مبدل دیجیتال به آنالوگ (A/D) ۶۲

۴-۴-۴) واحد منطق و محاسبات محلی(LCLU) ۶۳

۴-۴-۴-۱) مدار ضرب کننده کنترل پذیر(CMC) ۶۵

۴-۴-۴-۲) مدار معکوس کننده کنترل پذیر(CIC) ۶۶

۴-۴-۴-۳) مدار تقسیم کننده کنترل پذیر(CDC) ۶۷

۴-۴-۵) بلوک محدود کننده(Limiter) ۶۸

۴-۴-۶) واحد کنترل و ارتباطات محلی(LCCU) ۶۹

۴-۵) حافظه کلی(Global Memory) ۷۰

۴-۶) زمان بندی کلاک پالس (Timing)..... ۷۱

فصل پنجم: شبیه سازی مدارات و Layout ۸۹-۷۳

نتیجه گیری..... ۹۰

مراجع..... ۹۱

فهرست اشکال

فصل اول:

شکل۱-۱) چیدمان سلولهای شبکه عصبی سلولی ۳

شکل۱-۲) a) همسایگی (۳*۳)r=۱ و b) همسایگی (۵*۵)r=۲ در شبکه های عصبی ۴

شکل۱-۳) بلوک دیاگرام یک سلول CNN با تاثیر پارامترها ۶

شکل۱-۴) تابع فعالسازی PWL ۷

شکل۱-۵) ساختار شبکه عصبی در مرجع[۱۳]..... ۸

شکل۱-۶) ساختار عنصر پردازشگر(PE)در مرجع [۱۳]..... ۹

شکل۱-۷) عنصر حافظه دینامیکی در مرجع[۱۳]..... ۱۰

شکل۱-۸) مدار جمع زنی وزن با استفاده از سیگنال هایPWM در مرجع[۱۴] ۱۰

شکل۱-۹) مدار سلولی PWM CNN در مرجع[۱۴]..... ۱۱

شکل۱-۱۰) ساختار کلی شبکه CNN در مرجع[۱۵]..... ۱۲

شکل۱-۱۱) بلوک دیاگرام کلی سلول های نوع C در مرجع[۱۵]..... ۱۳

شکل۱-۱۲) مدار DFF در مرجع[۱۵]..... ۱۳

شکل۱-۱۳) مدار حافظه در مرجع[۱۵]..... ۱۴

شکل۱-۱۴) بلوک دیاگرام کلی سلولهای نوع B در مرجع[۱۵]..... ۱۴

شکل۱-۱۵) ساختار DDF های مورد استفاده در این سلولها در مرجع[۱۵]..... ۱۴

فصل دوم:

شکل۲-۱) تصاویر ورودی بصورت جدول بیتی ۲۱

شکل۲-۲) دیاگرام مرحله ای استخراج اسکلت ۲۲

شکل۲-۳) استخراج اسکلت کاراکتر "A"پس از اعمال الگوی اسکلت بندی..... ۲۳

شکل۲-۴) استخراج اسکلت کاراکتر "E"پس از اعمال الگوی اسکلت بندی..... ۲۴

شکل۲-۵) اعمال ا لگوی کلونینگ برای جداسازی پیکسل محصور شده ۲۵

شکل۲-۶) (a) تصویر ورودی،(b) نتیجه اعمال الگوی پیش پردازش پر کردن حفره ۲۵

شکل۲-۷) (a)تصویر ورودی، (b)نتیجه اعمال الگوی پیش پردازش حذف خطوط نازک ۲۶

شکل۲-۸) (a)تصویر ورودی، (b)نتیجه اعمال الگوی حذف پیکسل های سیاه محصور شده ۲۶

شکل۲-۹) استخراج ویژگی End برای کاراکتر"A" ۲۷

شکل۲-۱۰) استخراج ویژگی End برای کاراکتر"E" ۲۸

شکل۲-۱۱) استخراج ویژگی حفره برای کاراکتر"A" ۲۸

شکل۲-۱۲) استخراج نقطه مرکزی شکل۲-۱۱ ..... ۳۰

شکل۲-۱۳) استخراج ویژگی اتصالات برای کاراکتر"A". (a) نتیجه اعمال الگوی آشکار ساز اتصالات (b) نتیجه اعمال الگوریتم آشکار ساز نقطه مرکزی ۳۰

شکل۲-۱۴) استخراج ویژگی اتصالات برای کاراکتر"E". (a) نتیجه اعمال الگوی آشکار ساز اتصالات (b) نتیجه اعمال الگوریتم آشکار ساز نقطه مرکزی ۳۱

شکل۲-۱۵) استخراج خطوط افقی برای کاراکتر"E". (a) اسکلت کاراکتر

(b) نتیجه اعمال الگوی آشکار ساز خطوط افقی..... ۳۱

شکل۲-۱۶) استخراج خطوط افقی برای کاراکتر"F". (a) اسکلت کاراکتر

(b) نتیجه اعمال الگوی آشکار ساز خطوط افقی ۳۱

شکل۲-۱۷) استخراج خطوط عمودی برای کاراکتر"E". (a) اسکلت کاراکتر

(b) نتیجه اعمال الگوی آشکار ساز خطوط عمودی ۳۲

شکل۲-۱۸) استخراج لبه برای کاراکتر"E". (a) اسکلت کاراکتر

(b) نتیجه اعمال الگوی آشکار ساز لبه های خطوط افقی و عمودی ۳۳

شکل۲-۱۹) استخراج خطوط به موازات قطر اصلی برای کاراکتر"Z". (a) تصویر ورودی

(b) اسکلت کاراکتر(C) نتیجه اعمال الگوی آشکارساز خطوط موازی قطر اصلی ۳۴

شکل۲-۲۰) استخراج خطوط به موازات قطر فرعی برای کاراکتر"N" (a) تصویر ورودی (b) اسکلت کاراکتر(C) نتیجه اعمال الگوی آشکار ساز خطوط موازی قطر فرعی ۳۴

شکل۲-۲۱) استخراج خطوط به موازات قطر اصلی و فرعی برای کاراکتر"X" (a) تصویر ورودی (b) اسکلت کاراکتر(C) نتیجه اعمال الگوی آشکار ساز خطوط موازی قطر فرعی و اصلی ۳۵

فصل سوم:

شکل۳-۱) بلوگ دیاگرام نرم افزار متلب و سیمولینک تابعی از آن ۴۱

شکل۳-۲) بلوک دیاگرام یک سیستم دینامیکی ۴۲

شکل۳-۳) بلوک دیاگرام یک سلول از CNN ۴۳

شکل۳-۴) بلوک دیاگرام کلی ضرب المانهای متناظر دو ماتریس و جمع آنها ۴۴

شکل۳-۵) بلوک دیاگرام تابع PWL ۳۹

شکل۳-۵) بلوک دیاگرام تابع PWL ۳۹

شکل۳-۶) بلوک دیاگرام کلی PE ۴۵

شکل۳-۷) بلوک زیر سیستم PE ۴۶

شکل۳-۸) بلوک دیاگرام پنجره CNN با ۱۶، PE ۴۷

شکل۳-۹) بلوک زیر سیستم PE ۴۸

شکل۳-۱۰) بلوک دیاگرام شبکه CNN با اندازه ۲۰×۲۰ ..... ۴۹

فصل چهارم:

شکل۴-۱) بلوک دیاگرام کلی CNN ۵۲

شکل۴-۲) ساختار GPU و نحوه ارتباط زیر واحد های آن ۵۴

شکل۴-۳) شیفت رجیستر چهار بیتی SIPO ۵۶

شکل۴-۴) ساختار داخلی DFF ۵۶

شکل۴-۵) نمودار زمان بندی DFF ۵۶

شکل۴-۶) شیفت رجیستر چهار بیتی PISO ۵۷

شکل۴-۷) ساختار ساده شده شیفت رجیستر چهار بیتی PISO ۵۷

شکل۴-۸) بلوک دیاگرام کلی یک سلول از CNN ۵۹

شکل۴-۹) مدار یک سلول ازحافظه آنالوگ محلی ۶۰

شکل۴-۱۰) بافر مدار حافظه آنالوگ محلی ۶۰

شکل۴-۱۱) بلوک دیاگرام حافظه های LLM ۶۱

شکل۴-۱۲) مدار حافظه منطق محلی ۶۲

شکل۴-۱۳) مدار مبدل دیجیتال به آنالوگ ۶۳

شکل۴-۱۴) بلوک دیاگرام واحد منطق محلی(LLU) ۶۴

شکل۴-۱۵) سوئیچ برد واحد منطق محلی ۶۴

شکل۴-۱۶) مدار ضرب کننده کنترل پذیر ۶۵

شکل۴-۱۷) مدار معکوس کننده کنترل پذیر ۶۶

شکل۴-۱۸) مدار تقسیم کننده کنترل پذیر ۶۷

شکل۴-۱۹) نحوه چیدمان مقایسه کننده ها در بلوک محدود کننده ۶۸

شکل۴-۲۰) مدار مقایسه گر بلوک محدود کننده ۶۹

شکل(۴-۲۱)نحوه ارتباط LCCU با GPUو GM..... ۷۰

شکل(۴-۲۲)یک سلول از حافظه کلی ۷۱

فصل پنجم:

شکل۵-۱) شبیه سازی مدارحافظه آنالوگ محلی شکل ۹-۴ با قابلیت write و read ۷۴

شکل۵-۲) شبیه سازی مدارحافظه منطق محلی شکل ۱۲-۴ با قابلیت write و read ۷۵

شکل۵-۳) شبیه سازی مدار مبدل دیجیتال به آنالوگ شکل ۱۳-۴ ..... ۷۶

شکل۵-۴) شبیه سازی مدار ضرب کننده کنترل پذیر شکل ۱۶-۴ ..... ۷۷

شکل۵-۵) شبیه سازی مدار معکوس کننده کنترل پذیر شکل ۱۷-۴ با مقادیر مختلف K ۷۸

شکل۵-۶) شبیه سازی مدار تقسیم کننده کنترل پذیر شکل ۱۸-۴ ..... ۷۹

شکل۵-۷) نتایج شبیه سازی مدار مقایسه گر بلوک محدود کننده شکل۲۰-۴ ..... ۸۰

شکل ۵-۸) شکل تصویر ورودی به ساختار شبکه CNN بیانگر حرف A..... ۸۱

شکل ۵-۹) استخراج اسکلت بندی شکل ۵-۸ ..... ۸۱

شکل ۵-۱۰) استخراج ویژگی حفره شکل ۵-۸ ..... ۸۲

شکل ۵-۱۱) استخراج ویژگی حفره پس از آشکارساز نقطه مرکزی شکل ۵-۱۰ ..... ۸۲

شکل ۵-۱۲) استخراج ویژگی پیکسل پایانی(END) شکل ۵-۸ ..... ۸۳

شکل ۵-۱۳) استخراج ویژگی اتصالات (junctions) شکل ۵-۸ ..... ۸۳

شکل ۵-۱۴) استخراج ویژگی اتصالات (junctions) بعد از آشکارساز نقطه مرکزی شکل ۵-۱۳..... ۸۴

شکل۵-۱۵) Layout مدار مبدل دیجیتال به آنالوگ شکل۱۳-۴ ..... ۸۵

شکل۵-۱۶) Layout مدار ضرب کننده کنترل پذیر شکل۱۶-۴ ..... ۸۶

شکل۵-۱۷) Layout مدار معکوس کننده کنترل پذیر شکل۱۷-۴ ..... ۸۷

شکل۵-۱۸) Layout مدار تقسیم کننده کنترل پذیر شکل۱۸-۴ ..... ۸۷

شکل۵-۱۹) Layout مدار مقایسه کننده بلوک محدود کننده شکل ۲۰-۴ ..... ۸۸

شکل۵-۲۰) Layout مدار CNN ۸۹

فهرست جداول

جدول۲-۱) جدول تعمیم کلاس بندی حروف لاتین..... ۳۶

جدول۲-۲) جدول تعمیم کلاس بندی حروف لاتین با موقعیت Ends..... ۳۷

جدول۴-۱) تبدیل کد دیجیتالی هر پیکسل تصویر به جریان ۶۲

جدول۴-۲) جدول درستی شکل(۱۵-۴) ۶۴

جدول۴-۳) جدول درستی ضرب جریان در اعداد صحیح مثبت ۶۵

جدول۴-۴) جدول درستی ضرب جریان در اعداد صحیح منفی ۶۶

جدول۴-۵) جدول درستی تقسیم جریان در اعداد صحیح مثبت ۶۷

جدول۴-۶) جدول درستی بلوک محدود کننده ۶۸

فصل یک

شبکه های عصبی سلولی(CNN) و مروری بر چیپ های پیاده سازی شده



مقدمه

شبکه های عصبی سلولی[۱,۲] (CNN[۱]) برای اولین بار در سال ۱۹۸۸ میلادی توسط Chua و Yang معرفی شد، که یک دسته شبکه های عصبی دینامیکی هستند. مفهوم شبکه های عصبی سلولی از ساختار ماشین های خودکار سلولی و شبکه های عصبی استنتاج شده است. این شبکه ها عموما به صورت دو بعدی جهت پردازش تصویر مناسب هستند. تصور چگونگی اجرای پردازش تصویر توسط چشم حیوانات شگفت انگیز است. هر چند اهمیت چشم کامپیوتری[۲] بطور گسترده به رسمیت شناخته شده است. اما توسعه چشم کامپیوتری با قابلیت مشابه با چشم حیوانات مشکل به نظر می رسد. در چشم کامپیوتری در مرحله نخست ابتدا یک ویژگی از تصویر استخراج و سپس پردازش تصویر و آنالیز جزئیات روی زمینه اجرا می شود. توسعه روشهای استخراج ویژگی بطور یکنواخت برای انواع مختلف تصاویر موجود در جهان واقعی مشکل بنظر می رسد. از اینرو اختراع روشهای استخراج ویژگی خیلی جامع که به نوع تصویر وابسته نباشد امر مهم قلمداد می شود. از خواص پر اهمیت شبکه های عصبی سلولی، غیر خطی بودن و توانایی پردازش به صورت موازی و سریع ترمی باشد. شبکه های عصبی سلولی یک مدل ریاضی ساده می باشد[۳,۴] که می تواند برای انواع گسترده و مهم پردازش تصویر(شناسایی کاراکترو استخراج ویژگی)، پردازش سیگنال، تحلیل سه بعدی سطوح مرکب(آشکارسازی نقاط min و max)و حل معادلات دیفرانسیلی جزئی مورد استفاده قرار گیرد. این مسئله منجر به پذیرش و استقبال قوی از CNNها توسط انجمن های پژوهشی در چند سال اخیر شده است. بطورکلی CNN می تواند همچون آرایه ای از سیستم های دینامیکی همسان که به بصورت سلولهای متصل به هستند، در نظر گرفته شود. ساختار CNN شامل پردازش آنالوگ کاملاً موازی برای سلولهای عصبی متصل به هم با اثر متقابل مابین سلولهاست[۵].

---

[۱] Cellular Neural Network
[۲] Computer Vision