

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشکده فنی مهندسی برق
گروه برق-الکترونیک

پایان نامه جهت اخذ درجه کارشناسی ارشد رشته ی مهندسی برق
گرایش الکترونیک

ارائه ،طراحی و شبیه سازی تکنیکهای مختلف کاهش تلفات توان در مدارات CMOS VLSI

استاد راهنما:
دکتر غلامرضا کریمی

نگارش:
عادل علیمرادی

مهر ماه ۱۳۸۸

کلیه حقوق مادی مترتب بر نتایج مطالعات ، ابتکارات و
نوآوری های ناشی از تحقیق موضوع این پایان نامه
متعلق به دانشگاه رازی است



دانشکده فنی مهندسی
گروه مهندسی برق-الکترونیک

پایان نامه جهت اخذ درجه کارشناسی ارشد مهندسی برق گرایش الکترونیک

دانشجو: عادل علیمرادی

تحت عنوان

**ارائه، طراحی و شبیه سازی تکنیکهای کاهش تلفات توان در مدارات CMOS
VLSI**

در تاریخ 1388/7/15 توسط هیأت داوران زیر بررسی و با درجه عالی به تصویب نهایی رسید.

1- استاد راهنمای پایان نامه : دکتر غلامرضا کریمی

با مرتبه علمی استاد یار

امضاء

2- استاد داور داخل گروه : دکتر محسن حیاتی

با مرتبه علمی دانشیار

امضاء

3- استاد داور خارج از گروه : دکتر مصطفی صدیقی زاده

با مرتبه علمی استادیار

امضاء

سپاسگزاری :

درابتدا خداوند را شاکر و سپاسگذارم که با توکل به نام باری تعالی توانستم این پایان نامه را به اتمام برسانم .

از راهنمایی های جناب آقای دکترعلیرضا کریمی به عنوان استاد راهنمای بنده در تمام مراحل این پایان نامه تشکر و قدردانی می کنم و از آقای دکتر حیاتی به عنوان استاد بنده داور داخلی پایان نامه و نیز جناب آقای صدیقی زاده ، به عنوان داور خارجی پایان نامه از دانشگاه خواجه نصیر تهران کمال مسئلت و قدردانی را دارم .

با تشکر علیمرادی

تقدیم به :

پدر و مادر مهربانم بهترین واژه های زندگی

و تقدیم به

همسر مهربانم که تمام زندگیم به خاطر اوست .

چکیده:

هدف اصلی از این پایان نامه پیدا کردن راه حل جدیدی برای کاهش تلفات در مدارات CMOS VLSI می باشد. بطور ویژه تمرکز بر ما بر کاهش تلفات نشتی است. اگر چه تلفات توان نشتی در تکنولوژی ۱۸۰ نانومتر و بالاتر ناچیز است با این حال در تکنولوژی زیر ۶۵ نانومتر مقدار آن قابل صرف نظر نیست و تقریباً با تلفات توان دینامیکی برابری می کند.

در این پایان نامه یک ساختار جدید مداری جهت کاهش تلفات توان نشتی ارایه گردیده است. این ساختار تحت عنوان MTSCStack نامگذاری شده است. این تکنیک یک ساختار ترکیبی از سه تکنیک شناخته شده MTCMOS، SCCMOS و Forced Stack می باشد.

تکنیک MTCMOS توان نشتی مدار را با قطع تغذیه بواسطه استفاده از ترانزیستورهای با ولتاژ آستانه بالا فقط در حالت استراحت مدار کاهش می دهد. از طرفی حالت منطقی مدار در خلال مد استراحت مدار از دست می رود. تکنیک SCCMOS توان نشتی مدار را با قطع تغذیه بواسطه استفاده از ترانزیستورهای با ولتاژ آستانه پایین ولی با اعمال ولتاژ منفی به گیت آنها فقط در حالت استراحت مدار کاهش می دهد. اما مشابه با تکنیک MTCMOS حالت منطقی مدار در خلال مد استراحت مدار از دست می رود.

تکنیک Forced Stack توان نشتی مدار را فقط در مد فعال با استفاده از ترانزیستورهای پشته ای (Stack شده) بواسطه اثر Stack کاهش می دهد. اثر Stack یا بایاس خود معکوس^۱ پدیده ای است که جریان نشتی به سبب خاموش شدن ۲ یا تعداد بیشتر ترانزیستورهای سری شده با همدیگر کاهش می یابد. تکنیک ترانزیستورهای پشته شده از وابستگی جریان زیر آستانه (I_{sub}) به ولتاژ ترمینال سورس (V_s) ترانزیستور بهره می گیرد. بدین معنا که در صورت افزایش ولتاژ سورس ترانزیستور، جریان زیرآستانه بصورت نمایی کاهش می یابد.

تکنیک MTSCStack می تواند توان نشتی مدار را هم در مد فعال و هم در مد استراحت کاهش دهد. در مد فعال به کمک شبکه Stack و در مد استراحت با استفاده از ترانزیستورهای با ولتاژ آستانه بالا و اعمال ولتاژ منفی به گیت ترانزیستور ایزوله NPN توان نشتی مدار کاهش می دهد. برای حفظ حالت منطقی مدار در مد Standby با استفاده از ترانزیستورهای نگه دارنده موازی شده با ترانزیستورهای ایزوله از حالت امیدانس بالای مدار جلوگیری می شود. از طرف دیگر مقاومت ناشی از ترانزیستورهای ایزوله به علت موازی شدن با ترانزیستورهای نگه دارنده کاهش می یابد و به تبع آن تاخیر مدار کاهش می یابد در نتیجه سرعت بهبود می یابد.

فهرست مطالب

صفحه	عنوان
۱۸	فصل اول: مقدمه.....
۱۹	۱-۱: انگیزه و بیان مسأله.....
۲۴	۲-۱: ساختار بندی پایان نامه.....
۲۶	فصل دوم: بررسی تلفات توان در مدارات CMOS VLSI.....
۲۷	۱-۲: تلفات توان دینامیکی.....
۲۷	۱-۲-۱: تلفات توان سوئیچینگ.....
۲۸	۱-۱-۱-۲: محاسبه تلفات توان سوئیچینگ.....
۲۸	۲-۱-۱-۲: پارامتر فعالیت سوئیچینگ.....
۳۰	۳-۱-۱-۲: خازن های MOSFET.....
۳۲	۱-۳-۱-۱-۲: خازن های مربوط به اکسید.....
۳۵	۲-۳-۱-۱-۲: خازن های پیوندی.....
۴۲	۲-۱-۲: تلفات توان اتصال کوتاه.....
۴۳	۱-۲-۱-۲: محاسبه تلفات توان اتصال کوتاه معکوس کننده.....
۴۴	۲-۲: تلفات توان استاتیکی.....
۴۶	۱-۲-۲: جریان زیر آستانه.....
۴۶	(۱-۱-۲-۲) اثر لایه وارون ضعیف.....
۴۷	(۲-۱-۲-۲) کاهش سد ناشی از درین (پدیده DIBL).....
۴۸	(۳-۱-۲-۲) اثر بدنه.....
۴۹	(۴-۱-۲-۲) اثر طول کانال.....
۴۹	(۵-۱-۲-۲) اثر دمما.....
۵۰	۲-۲-۲: جریان نشتی گیت.....
۵۰	۱-۲-۲-۲: جریان تونل زنی اکسید.....
۵۱	۲-۲-۲-۲: تزریق حاملها داغ.....
۵۲	۳-۲-۲: جریان نشتی پیوند بایاس معکوس PN و تونل زنی باند به باند (BTBT).....
۵۲	۴-۲-۲: جریان نشتی درین ناشی از گیت.....

۵۳	Punch-Through: ۵-۲-۲
۵۳	۳-۲: پارامترهای وابسته به نشتی
۵۴	۴-۲: مدل تاخیر
۵۷	فصل سوم: مقیاس گذاری تکنولوژی
۵۸	۱-۳: مقیاس گذاری تکنولوژی و محدودیتهای آن
۶۰	۲-۳: مقیاس بندی (Scaling)
۶۱	۱-۲-۳: تئوری مقیاس بندی
۶۲	۲-۲-۳: معادلات اصلی مقیاس بندی
۶۳	۳-۳: مقیاس بندی کامل یا مقیاس بندی میدان ثابت (مرتب اول)
۶۶	۴-۳: مقیاس بندی با ولتاژ ثابت
۶۹	۵-۳: مقیاس بندی افقی
۷۲	۶-۳: مقیاس بندی اتصالات
۷۳	۷-۳: کاهش پارامتر فعالیت سوچینگ
۷۸	فصل چهارم: تکنیکهای کاهش تلفات توان نشتی
۷۹	۱-۴: دسته بندی تکنیکهای کاهش تلفات توان نشتی
۷۹	۱-۱-۴: کنترل نشتی در مد استراحت
۸۰	۲-۱-۴: کنترل نشتی در مد فعال
۸۰	۲-۴: مهمترین تکنیکهای کاهش تلفات نشتی در مد استراحت
۸۰	۱-۲-۴: قطع توان تغذیه با استفاده از ترانزیستورهای با ولتاژ آستانه بالا
۸۲	۱-۱-۲-۴: عملکرد تکنیک MTCMOS
۸۳	۲-۱-۲-۴: عیوب روش MTCMOS
۸۳	۳-۱-۲-۴: تاثیر اندازه گذاری ترانزیستور Sleep
۸۴	۴-۱-۲-۴: اندازه گذاری ترانزیستور Sleep
۸۶	۲-۲-۴: تکنیک SCCMOS
۸۷	۳-۴: مهمترین تکنیک های کاهش تلفات نشتی در مد فعال
۸۷	۱-۳-۴: پشته کردن ترانزیستورها
۸۸	۱-۱-۳-۴: کاهش نشتی با استفاده از اثر Stack
۹۱	۲-۱-۳-۴: معکوس کننده Stack
۹۱	۲-۳-۴: تکنیک کنترل بردار ورودی
۹۲	۳-۳-۴: تکنیک جایگزینی گیت
۹۴	۴-۴: انگیزه و ایده تکنیک پیشنهادی
۹۵	۵-۴: تکنیک MTSCStack
۹۵	۱-۵-۴: ساختار تکنیک MTSCStack با استفاده از معکوس کننده
۹۷	۲-۵-۴: عملکرد MTSCStack
۹۹	۳-۵-۴: مقایسه بین تکنیک MTSCStack و MTCMOS و SCCMOS

۹۹.....	۴-۵-۴:مقایسه بین تکنیک Forced Stack و MTSCStack
۱۰۰.....	۶-۴:شبیه سازیها
۱۱۶.....	ضمیمه
۱۲۴.....	۵-۲:مراجع

فهرست شکلها

صفحه	شکل
۱۹.....	شکل ۱-۱: روند رشد صنعت
۲۰.....	شکل ۲-۱: نمایش قانون مور ۱۹۶۵
۲۲.....	شکل ۳-۱: رشد تلفات توان
۲۷.....	شکل ۱-۲: نمایش خازن خروجی در مدارات CMOS
۳۱.....	شکل ۲-۲: نمای مقطعی و از بالای یک MOSFET کانال n
۳۱.....	شکل ۳-۲: نمایش فشرده ای از خازن های پارازیتی MOSFET
۳۳.....	شکل ۴-۲: نمایش شماتیک خازن های اکسید MOSFET
۳۴.....	شکل ۵-۲: تغییرات ظرفیت خازن های اکسید توزیعی بر حسب ولتاژ گیت به سورس
۳۵.....	شکل ۶-۲: نمایش خازن های پیوندی
۳۵.....	شکل ۷-۲: نمای سه بعدی از ناحیه نفوذ n با زیر لایه نوع (p)
۳۹.....	شکل ۸-۲: مثال ۱-۲
۴۰.....	شکل ۹-۲: مثال ۲-۲
۴۲.....	شکل ۱۰-۲: نمایش خازن های مثال ۲-۲
۴۲.....	شکل ۱۱-۲: جریان اتصال کوتاه
۴۳.....	شکل ۱۲-۲: جریان اتصال کوتاه معکوس کننده
۴۴.....	شکل ۱۳-۲: محاسبه جریان اتصال کوتاه معکوس کننده

- شکل ۲-۱۴: افزایش تلفات استاتیکی نسبت به روند تکنولوژی)..... ۴۵
- شکل ۲-۱۵: نمایش مکانیسم های متفاوت نشتی ۴۵
- شکل ۲-۱۶: اثر پدیده DIBL در ترانزیستور های کانال کوتاه ۴۸
- شکل ۲-۱۷: افزایش تلفات توان نشتی با افزایش دما..... ۴۹
- شکل ۳-۱: مقیاس بندی متداول ترانزیستور *Mos* با فاکتور مقیاس بندی *S* ، ترانزیستور اولیه پیش از مقیاس بندی..... ۶۱
- شکل ۳-۲: مقیاس بندی متداول ترانزیستور *Mos* با فاکتور مقیاس بندی *S* ، ترانزیستور اولیه پس از مقیاس بندی..... ۶۱
- شکل ۳-۳: الگوریتم کاهش پارامتر سوپچینگ..... ۷۵
- شکل ۳-۴ : شکل مثال ۱-۳..... ۷۶
- شکل ۳-۵ : مدار تغییر یافته مثال ۱-۳ طبق الگوریتم..... ۷۶
- شکل ۳-۶ : مدار بهینه مثال ۱-۳..... ۷۷
- شکل ۴-۱ : تکنیک *VDD – Gated* ، قرار گرفتن ترانزیستور *PMOS* با ولتاژ آستانه بالا بین شبکه منطقی با ولتاژ آستانه پایین و تغذیه)..... ۸۱
- شکل ۴-۲ : تکنیک *GND – Gated* (قرار گرفتن ترانزیستور *NMOS* با ولتاژ آستانه بالا بین شبکه منطقی با ولتاژ آستانه پایین و زمین..... ۷۷
- شکل ۴-۳ : تکنیک *MTCMOS* ، قرار گرفتن ترانزیستور *PMOS* با ولتاژ آستانه بالا بین شبکه منطقی با ولتاژ آستانه پایین و تغذیه و ترانزیستور *NMOS* با ولتاژ آستانه بالا بین شبکه منطقی با ولتاژ آستانه پایین و زمین..... ۸۲
- شکل ۴-۴ : مدل کردن ترانزیستورهای ایزوله توان به صورت مقاومت..... ۸۳
- شکل ۴-۵ : تکنیک *SCCMOS*..... ۸۶
- شکل ۴-۶ : محاسبه جریان نشتی برای یک ترانزیستور خاموش..... ۸۸
- شکل ۴-۷ : ۲ ترانزیستور *Stack* شده با هم..... ۸۹

- شکل ۴-۸: جریان نشستی زیر آستانه برحسب تعداد ترانزیستورهای stack شده..... ۹۰
- شکل ۴-۹: معکوس کننده a:طراحی معمولی b: طراحی با تکنیک Forced Stack..... ۹۱
- شکل ۴-۱۰: جایگزینی گیت AND دو ورودی با سه ورودی..... ۹۳
- شکل ۴-۱۱: جایگزینی گیت AND دو ورودی ۱ با سه ورودی..... ۹۳
- شکل ۴-۱۲: جایگزینی هر دو گیت AND دو ورودی ۱ با سه ورودی..... ۹۳
- شکل ۴-۱۳: جایگزینی گیت AND دو ورودی ۱ با سه ورودی..... ۹۳
- شکل ۴-۱۴: جایگزینی گیت AND دو ورودی ۱ با سه ورودی در حالت خروجی یک به..... ۹۳
- شکل ۴-۱۵: جایگزین کردن گیت G_3 با گیت \bar{G}_3 ۹۳
- شکل ۴-۱۶: پیاده کردن الگوریتم برنامه ریزی روی مدار..... ۹۴
- شکل ۴-۱۷: معکوس کننده Forced Stack..... ۹۵
- شکل ۴-۱۸: معکوس کننده MTCMOS..... ۹۶
- شکل ۴-۱۹: معکوس کننده MTSCStack..... ۹۶
- شکل ۴-۲۰: الف (مد فعال) ب (مد Standby و حفظ حالت یک)..... ۹۸
- شکل ۴-۲۱: مد Standby و حفظ حالت صفر منطقی..... ۹۸
- شکل ۴-۲۲: تاخیر و توان دینامیکی در تکنولوژی $0.18\mu\text{m}$ ۱۰۱
- شکل ۴-۲۳: تاخیر و توان دینامیکی در تکنولوژی $0.65\mu\text{m}$ ۱۰۱
- شکل ۴-۲۴: جریان نشستی زیر آستانه مدار Full Adder در تکنولوژی $0.18\mu\text{m}$ ۱۰۲
- شکل ۴-۲۵: جریان نشستی زیر آستانه مدار Full Adder در تکنولوژی $0.65\mu\text{m}$ ۱۰۲
- شکل ۴-۲۶: خروجی و توان دینامیکی مدار NAND با تکنولوژی $0.65\mu\text{m}$ ۱۰۳
- شکل ۴-۲۷: خروجی و توان دینامیکی مدار NAND با تکنیک Stack با تکنولوژی $0.65\mu\text{m}$ ۱۰۴
- شکل ۴-۲۸: خروجی و توان دینامیکی مدار NAND با تکنیک MTCMOS در مد فعال با تکنولوژی μm ۱۰۶

شکل ۴-۲۹ : خروجی و توان دینامیکی مدار NAND با تکنیک SCCMOS در مد فعال با تکنولوژی $0.65 \mu\text{m}$	۰/۰۶۵.....
۱۰۵.....	
شکل ۴-۳۰ : خروجی و توان دینامیکی مدار NAND با تکنیک MTSCStack در مد فعال با تکنولوژی $0.65 \mu\text{m}$	۰/۰۶۵.....
۱۰۵.....	
شکل ۴-۳۱ : جریان نشستی زیر آستانه مدار NAND در تکنولوژی $0.65 \mu\text{m}$	۱۰۶.....
شکل ۴-۳۲ : جریان نشستی زیر آستانه مدار NAND در تکنولوژی $0.65 \mu\text{m}$ با تکنیک Stack	۱۰۶.....
شکل ۴-۳۳ : جریان نشستی زیر آستانه مدار NAND در تکنولوژی $0.65 \mu\text{m}$ با تکنیک	۱۰۷.....
.....MTCMOS	
شکل ۴-۳۴ : جریان نشستی زیر آستانه مدار NAND در تکنولوژی $0.65 \mu\text{m}$ با تکنیک SCCMOS	۱۰۷.....
۱۰۷.....	
شکل ۴-۳۵ : جریان نشستی زیر آستانه مدار NAND در تکنولوژی $0.65 \mu\text{m}$ با تکنیک MTSCStack در مد	۱۰۸.....
فعال	
شکل ۴-۳۶ : جریان نشستی زیر آستانه مدار NAND در تکنولوژی $0.65 \mu\text{m}$ با تکنیک MTSCStack در مد	۱۰۸.....
استراحت	
شکل ۴-۳۷ : خروجی و توان دینامیکی مدار FULLADDER در تکنولوژی $0.65 \mu\text{m}$	۱۰۹.....
شکل ۴-۳۸ : خروجی و توان دینامیکی مدار FULLADDER در تکنولوژی $0.65 \mu\text{m}$ با تکنیک	۱۰۹.....
Stack	
شکل ۴-۳۹ : خروجی و توان دینامیکی مدار FULLADDER در تکنولوژی $0.65 \mu\text{m}$ با تکنیک	۱۱۰.....
.....MTCMOS	
شکل ۴-۴۰ : خروجی و توان دینامیکی مدار FULLADDER در تکنولوژی $0.65 \mu\text{m}$ با تکنیک	۱۱۰.....
.....SCCMOS	
شکل ۴-۴۱ : خروجی و توان دینامیکی مدار FULLADDER در تکنولوژی $0.65 \mu\text{m}$ با تکنیک	۱۱۱.....
.....MTSCStack	

- شکل ۴-۴۲ : جریان نشتی زیر آستانه مدار FULLADDER در تکنولوژی $0.1065 \mu\text{m}$ ۱۱۱
- شکل ۴-۴۳ : جریان نشتی زیر آستانه مدار FULLADDER در تکنولوژی $0.1065 \mu\text{m}$ با تکنیک
Stack..... ۱۱۲
- شکل ۴-۴۴ : جریان نشتی زیر آستانه مدار FULLADDER در تکنولوژی $0.1065 \mu\text{m}$ با تکنیک *MTCMOS* در مد
استراحت..... ۱۱۲
- شکل ۴-۴۵ : جریان نشتی زیر آستانه مدار FULLADDER در تکنولوژی $0.1065 \mu\text{m}$ با تکنیک *SCCMOS* در
مد استراحت..... ۱۱۳
- شکل ۴-۴۶ : جریان نشتی زیر آستانه مدار FULLADDER در تکنولوژی $0.1065 \mu\text{m}$ با تکنیک *MTSCStack*
درمد فعال..... ۱۱۳
- شکل ۴-۴۷ : جریان نشتی زیر آستانه مدار FULLADDER در تکنولوژی $0.1065 \mu\text{m}$ با تکنیک *MTSCStack*
درمد استراحت..... ۱۱۴
- شکل ۴-۴۸ : نمودارهای مقایسه بین تکنیکهای مختلف..... ۱۱۴

فهرست جدولها

صفحه	جدول
۲۱.....	جدول ۱-۱ : روند تغییر تغذیه و توان).....
۲۹.....	جدول ۱-۲ : جدول صحت برای NOR دو ورودی.....
۳۴.....	جدول ۲-۲: مقادیر تقریبی خازن اکسید در سه حالت عملکردی ترانزیستور MOSFET.....
۳۶.....	جدول ۳-۲ : نوع و ناحیه پیوندهای p-n نشان داده شده در شکل ۲-۷.....
۵۳.....	جدول ۴-۲: وابستگی مکانیسم های نشستی به پارامتر های ترانزیستور.....
۵۳.....	جدول ۵-۲ : وابستگی مکانیسم نشستی ترانزیستور به ولتاژ پایه های آن.....
۶۰.....	جدول ۳-۱ : کاهش برخی مشخصه ها در طی سالها.....
۶۴.....	جدول ۳-۲ : مقیاس بندی کامل ابعاد، پتانسیل و چگالی های آلیش MOSFET.....
۶۶.....	جدول ۳-۳ : اثرات مقیاس بندی کامل بر روی مشخصه های کلیدی ترانزیستور).....
۶۷.....	جدول ۳-۴ : مقیاس بندی با ولتاژ ثابت را برای ابعاد، ولتاژ ها و چگالی های آلیش.....
۶۹.....	جدول ۳-۵ : اثرات مقیاس بندی ولتاژ ثابت در مشخصه های کلیدی ترانزیستور.....
۷۰.....	جدول ۳-۶ : اثرات مقیاس بندی افقی بر مشخصه های ترانزیستور).....
۷۲.....	جدول ۳-۷ : اثرات اثر مقیاس بندی بر مشخصات اتصالات).....
۷۷.....	جدول ۳-۸ : مقایسه بین حالات گفته شده از نظر فعالیت سوچینگ.....
۹۰.....	جدول ۴-۱ : پارامترهای تکنولوژی $0.13 \mu\text{m}$
۹۲.....	جدول ۴-۲ : جریان نشستی گیت Nand سه ورودی.....

جدول ۳-۴: مقایسه بین تکنیکهای مختلف در مدار جمع کننده..... ۱۱۴

جدول ۴-۴: مقایسه بین تکنیکهای مختلف در مدار NAND..... ۱۱۵

فصل اول


مقدمه

۱-۱: انگیزه و بیان مسأله

VLSI^۱ یا مجتمع پذیری در مقیاس خیلی بزرگ، حوزه ای است که با اجزای الکترونیکی بسیار بسیار فشرده در مساحتی بسیار کوچک سر و کار دارد. یعنی مدارها روی سطحی در حدود چند میلی متر مربع قرار گرفته اند. این حوزه امکان فوق العاده ای را برای انجام کارهایی که تا کنون مقدور نبوده فراهم کرده است. مدارهای VLSI در همه جا یافت می شوند: در کامپیوتر، در دوربین دیجیتال، در تلفن های همراه، در تلویزیون و عملاً هر جا شما هستید، آن ها نیز هستند. مدارهای مجتمع برای مدت طولانی مطرح بوده اند. اما رشد فوق العاده سریع این فناوری و قابلیت های آن باعث گسترش کاربرد آن در زندگی شده است. با نگاهی به قانون مور می بینیم که توانایی IC^۲ها بر حسب قدرت محاسباتی، راندمان، مساحت، باروری و... رشدی نمایی داشته است و در اثر ترکیب این مزایا است که انسان اکنون می تواند مدارهای مورد نیاز خویش را در IC بگنجاند.

^۱. Very Large Scale Integrated

^۲. Integrated Circuit




شکل ۱-۱ (رشد صنعت)

مثال هایی از این دست، سیستم ها و مدارهای هوشمندی هستند که در وسایل گوناگونی قرار داده می شوند و مانند کامپیوتر کوچک عمل می کنند. تعداد کاربردهای مدار مجتمع در محاسبات با کارایی بالا،

ارتباطات از راه دور و صنایع مصرفی الکترونیک رشد بسیاری یافته اند. نوعا نیاز به توان محاسباتی بالای این گونه کاربردها (یا به عبارت دیگر صنایع هوشمند) نیرویی برای تسریع این پیشرفت ها در حوزه های گوناگون بوده است. شکل ۱-۱ شمایی از گرایش های صنعتی فناوری های اطلاعاتی را طی دهه های گذشته نشان می دهد. [۱] [۲]

گوردن مور (Gordon Moore) در سال ۱۹۶۵ در مقاله ای روند افزایش چگالی مجتمع سازی را بررسی کرد و نشان داد که تعداد ترانزیستورهایی که می توان روی سطح ثابتی از تراشه جای داد تقریبا هر ۱۸ تا ۲۴ ماه، دو برابر می شود. او پیش بینی کرد این روند ادامه یابد. (به شکل ۱-۲ نگاه کنید) [۲]



شکل ۱-۲ (نمایش قانون مور ۱۹۶۵)

نکته مهمی که باید به آن اشاره کنیم آن است که پیچیدگی منطقی در تراشه ها رشدی نمایی داشته است. مجتمع سازی یکپارچه تعداد زیادی از توابع منطقی روی یک تراشه ، معمولاً به دلایل زیر صورت می پذیرد:

- * مساحت بسیار کم و فشردگی
- * مصرف توان بسیار کمتر
- * نیاز به آزمون پذیری کم در سطح منطقی
- * اطمینان پذیری زیاد با توجه به کیفیت بالای اتصالات در تراشه ها
- * سرعت زیاد با توجه به خازن های بار بسیار کوچک در تراشه ها
- * هزینه ساخت کم در تولید انبوه

ولتاژ منبع تغذیه نیز طی سالهای گذشته کاهش یافته است. کاهش منبع تغذیه تاثیر بسیار زیادی در کاهش توان مصرفی اجزاء مدار دارد. اما به دلیل افزایش پیچیدگی مدارها (بنا بر قانون مور) توان مصرفی کل تراشه به آهستگی در حال افزایش است .

در واقع ، اگر ولتاژ منبع تغذیه کاهش نمی یافت ، بزرگ تر شدن مدارها باعث افزایش قابل توجه توان می شد اما کاهش ولتاژ منبع تغذیه به مقدار زیادی این رشد را کنترل می کند. جدول ۱-۱ روند کاهش حداقل ولتاژ تغذیه ای را که در مدارهای مجتمع در هر سال استفاده می شود ، را نشان می دهد.

جدول ۱-۱ (روند تغییر تغذیه و توان)

سال	۲۰۰۱	۲۰۰۲	۲۰۰۳	۲۰۰۴	۲۰۰۵	۲۰۰۶	۲۰۰۷	۲۰۱۰	۲۰۱۳
ولتاژ تغذیه (V)	۱/۲	۱/۲	۱/۱	۱/۱	۱	۱	۰/۹	۰/۸	۰/۷
توان (W)	۱۳۰	۱۴۰	۱۵۰	۱۶۰	۱۷۰	۱۸۰	۱۹۰	۲۱۸	۲۵۱

از زمان اختراع اولین ICها در چند دهه گذشته طراحان در جستجوی تکنیکهایی برای کاهش توان تلفاتی، افزایش سرعت مدارات دیجیتال و کاهش سطح اشغالی تراشه توسط ترانزیستور های بیشتری بوده اند .

در سیستمهای قابل حمل که تغذیه آنها با باتری انجام می گیرد ، قسمت اعظمی از انرژی ذخیره شده در سیستمهای قابل حمل که تغذیه آنها با باتری انجام می گیرد ، قسمت اعظمی از انرژی ذخیره شده در باتری محدود می شود . بنا براین تلفات توان برای سیستمهای قابل حمل به دلیل داشتن زمان شارژ بالا

و طول عمر بالای باتری بسیار مهم است. با کاهش توان تلفاتی در این وسایل انتظار می رود که باتری هایی به اندازه کوچکتر، وزن کمتر و طول عمر بالا داشته باشیم.

مسئله تلفات توان در مدارات VLSI یکی از مهمترین نکات طراحی می باشد. تمرکز بر این تنها به خاطر رشد سریع وسایل قابل حمل نمی باشد بلکه قبل از آن نیز این مسئله مطرح بوده است. تلفات توان همچنین برای تکنولوژی زیر میکرون^۱ نیز ضروری است. به یمن پیشرفت در تکنولوژی ساخت ترانزیستورهای ماسفت تعداد ترانزیستورها بر حسب سطح تراشه در هر سال دو برابر شده است، این در حالی است که فرکانس عملکرد سیستم در هر ۳ سال دو برابر شده است. نتیجه این که تلفات توان، با توجه به افزایش تعداد ترانزیستورهای مدار، افزایش فرکانس عملکرد سیستم و کاهش سطح تراشه دمای سطح چیپ را افزایش داده است این دمای اضافی قابلیت اعتبار و زمان عمر مدار را کاهش می دهد. بنابر این وسایل خنک سازی بزرگ و هزینه بالای بسته بندی نیاز است تا این گرمای اضافی را دفع کند. سیر صعودی سرسام آور به سمت سیستمهای محاسباتی گران با سرعت بالا در اندازه های کوچک مانند نوت بوک ها افزایش نمایی در فرکانس عمل سیستم را ایجاد کرده است. این در حالی است که این عمل منجر به افزایش نمایی در تلفات توان شده است که به تبع آن باعث کاهش قابلیت اعتبار سیستم و افزایش هزینه خنک سازی سیستم شده است. پیشرفت های اخیر در در تکنولوژی ساخت مدارات VLSI امکان ساخت کل سیستم روی چیپ^۲ را مهیا کرده است. این امر باعث تسهیل در پیشرفت های کمک رسانی های دیجیتالی شخصی^۳، تلفن های سلولی، لپ تاپ ها، کامپیوترها، سیستم های چند رسانه ای و موبایل شده است.

یکی دیگر از دلایل برای طراحی توان پایین از اتوماسیون اداری ناشی می شود. در سال ۱۹۹۳ یک انجمن

امریکایی در مورد انرژی موثر اقتصادی گزارشی تهیه کرد که بر اساس آن تجهیزات اداری مقدار ۵٪ از کل انرژی تجاری را مصرف می کنند و این رقم برای سال ۲۰۰۰ به ۱۰٪ رسیده است. تولید این انرژی هزینه ۲ میلیارد دلاری سالانه را در بر دارد که آلودگی معادل با ۵ میلیون ماشین را تولید می کند. این مسئله لزوم پیشرفت در مفهوم کامپیوترهای سبز را باعث می شود که مقدار انرژی مصرف شده بوسیله تجهیزات اداری را کاهش می دهد. اگر چه تلفات توان برای وسایل قابل حمل مهم است، سرعت نیز به عنوان یک هدف اصلی برای طراحان دیجیتال مهم است. کاربران انتظار سرعت های بالاتر، عاملیت بالاتر و سطوح بالاتر از یکپارچگی (هماهنگی) را از وسایل دیجیتالی همراه (مانند تلفن های سلولی) دارند. نتیجه این که کاهش تلفات توان نباید سرعت مدار را کاهش دهد. در واقع افزایش سرعت حین کاهش تلفات توان باید به مسئله طراحی توان پایین توجه کرد و بین این دو با توجه به نوع کاربرد مصالحه ای ایجاد کرد. از میان تکنولوژی های مختلف از قبیل ترانزیستورهای دوقطبی، اثرمیدان، ماسفت و ماسفت

^۱. Sub Deep Micron Technology

^۲. System On Chip

^۳. Personal Digital Assistants