



۹۳۴۲۰۰۱

دانشگاه شهید چمران اهواز

دانشکده مهندسی

پایان نامه کارشناسی ارشد مهندسی برق

گرایش الکترونیک

عنوان :

کالیبراسیون دیجیتال خطاهای زمان و بهره در مبدل‌های آنالوگ به دیجیتال میانگذاری شده

در زمان

اساتید راهنما:

دکتر ابراهیم فرشیدی

دکتر علیمراد محمودی

استاد مشاور:

دکتر کریم انصاری اصل

نگارنده :

محمد عیسوند نصیری

تیر ۹۳

باسمه تعالی

دانشگاه شهید چمران اهواز

دانشکده مهندسی

(نتیجه ارزشیابی پایان نامه ارشد)

پایان نامه آقای محمد عیسوندنصیری دانشجوی رشته: مهندسی برق

گرایش: الکترونیک

دانشکده مهندسی به شماره دانشجویی ۹۰۴۲۰۱۴

با عنوان :

کالیبراسیون دیجیتال خطاهای زمان و بهره در مبدل‌های آنالوگ به دیجیتال میانگذاری شده

در زمان

جهت اخذ مدرک: کارشناسی ارشد در تاریخ: ۱۳۹۳/۴/۱۶ توسط هیأت داوران مورد ارزشیابی قرار

گرفت و با درجه عالی تصویب گردید.

امضاء	رتبه علمی	اعضای هیأت داوران :
	دانشیار	استاد راهنمای اول: دکتر ابراهیم فرشیدی
	استادیار	استاد راهنمای دوم: دکتر علی مراد محمودی
	استادیار	استاد مشاور: دکتر کریم انصاری اصل
	استادیار	استاد داور: دکتر هومان کعبی
	استادیار	استاد داور: دکتر محمد سروش
.....		نماینده تحصیلات تکمیلی :
	دانشیار	مدیر گروه: دکتر ابراهیم فرشیدی
.....		معاون پژوهشی و تحصیلات تکمیلی دانشکده :
.....		مدیر تحصیلات تکمیلی دانشگاه :

تقریباً

پدر و مادر عزیزم

بر خود لازم می دانم که از زحمات و راهنمایی های جناب آقای دکتر ابراهیم فرشیدی، جناب آقای دکتر علی مراد محمودی و جناب آقای دکتر کریم انصاری اصل، تشکر و قدردانی نمایم که به واسطه ی رهنمودهای ارزنده و صبر و حوصله ایشان توان پیشبرد این پایان نامه بر من میسر گشت. در پایان، از پدر و مادر و خانواده ی عزیزم و همه ی دوستانی که در این راه مشوق من بودند، قدردانی می نمایم.

چکیده

نام خانوادگی : عیسوند نصیری	نام: محمد	شماره دانشجویی : ۹۰۴۲۰۱۴
عنوان پایان نامه: کالیبراسیون دیجیتال خطاهای زمان و بهره در مبدل‌های آنالوگ به دیجیتال میانگذاری شده در زمان		
استاد/ اساتید راهنما: دکتر ابراهیم فرشیدی – دکتر علی مراد محمودی		
استاد/ اساتید مشاور: دکتر کریم انصاری اصل		
درجه تحصیلی: کارشناسی ارشد	رشته: مهندسی برق	گرایش: الکترونیک
دانشگاه : شهید چمران اهواز	دانشکده: مهندسی	گروه : برق
تاریخ فارغ التحصیلی : ۱۳۹۳/۴/۱۶		تعداد صفحه: ۸۹
کلیدواژه‌ها : کالیبراسیون، عدم تطابق، بهره، زمان، مبدل، آنالوگ به دیجیتال، میانگذاری شده در زمان، TI-ADC		
<p>امروزه کارایی سیستم‌های مخابراتی وابسته به مبدل‌های آنالوگ به دیجیتال است. به منظور انعطاف پذیری بیشتر تکنولوژی‌های مخابراتی نسل آینده، مبدل‌هایی با کارایی بیشتر نیاز است لذا ساختار میانگذاری شده در زمان مبدل‌ها، می‌تواند راه حل مناسبی برای افزایش کارایی تکنولوژی‌های مخابراتی باشد. یک مبدل آنالوگ به دیجیتال میانگذاری شده در زمان (TI-ADC) با موازی کردن M مبدل، توان عملیاتی اش را افزایش می‌دهد. با این حال، کارایی آن بدلیل وجود عدم تطابق بین کانال‌هایش کاهش می‌یابد. عدم تطابق بین کانال‌ها با ایجاد تن‌های اضافی طیف خروجی را دچار اعوجاج می‌کند. این پایان‌نامه، به کالیبراسیون پس‌زمینه دیجیتال عدم تطابق بهره و زمان می‌پردازد. در این پایان‌نامه، خطای عدم تطابق بهره و زمان با تقریب مرتبه‌ی اول سری تیلور مدل و با الگوریتم FxLMS ضرایب آن شناسایی شد سپس تقریب خطا از خروجی کم شد تا خطای عدم تطابق تصحیح شود سپس ضعف‌های کالیبراسیون با الگوریتم FxLMS در یک TI-ADC دو کاناله، مطرح و با نتایج شبیه‌سازی اثبات شد. در ادامه، طرح جایگزینی برای رفع ضعف‌های الگوریتم FxLMS پیشنهاد شد. این طرح بر اساس همبستگی بین تن ورودی و تصویر ناشی از عدم تطابق، در تمام پهنای باند مبدل TI-ADC دو کاناله عمل می‌کند و برای اثبات درستی عملکرد آن، در حالت‌هایی که روش کالیبراسیون با الگوریتم FxLMS دچار ضعف است، شبیه‌سازی شد. در شبیه‌سازی، ۳ تن ورودی در فرکانس‌های 0.188Fs، 0.341Fs و 0.665Fs به یک مبدل TI-ADC دو کاناله به ترتیب با خطای عدم تطابق بهره و زمان 0.2 و 0.1 - داده شد و در حالی که کالیبراسیون با الگوریتم FxLMS توانایی تصحیح خطای عدم تطابق هر سه تن را ندارد پس از تصحیح خطا با طرح پیشنهادی، ۶۰ دسی بل بهبود در SFDR خروجی بدست آمد. با این کار از هدر رفتن ۸۰ درصد کارایی افزودن کانال دوم به سیستم با کالیبراسیون با الگوریتم FxLMS جلوگیری شد.</p>		

فهرست مطالب

فصل اول

- ۱-۱ مقدمه ۱
- ۲-۱ تاریخچه ۲
- ۳-۱ انگیزه ی کار ۳
- ۴-۱ ساختار کلی پایان نامه ۴

فصل دوم

- ۱-۲ مقدمه ۵
- ۲-۲ روش های متداول تبدیل سیگنال آنالوگ به دیجیتال ۵
- ۱-۲-۲ مبدل فلاش ۵
- ۲-۲-۲ مبدل دو مرحله ای ۶
- ۳-۲-۲ مبدل فولدینگ ۷
- ۴-۲-۲ مبدل پایپ لاین ۷
- ۵-۲-۲ مبدل میانگذاری شده در زمان ۹
- ۳-۲ مبدل آنالوگ به دیجیتال میانگذاری شده در زمان ۱۰
- ۱-۱-۳-۲ مدل ریاضی یک کانال ADC ۱۱
- ۲-۳-۲ مبدل آنالوگ به دیجیتال میانگذاری شده در زمان ایده آل ۱۲
- ۳-۳-۲ مبدل آنالوگ به دیجیتال میانگذاری شده در زمان غیر ایده آل ۱۴

۱۷.....۱-۳-۳-۲ عدم تطابق آفست.....

۲۰.....۲-۳-۳-۲ عدم تطابق بهره.....

۲۲.....۳-۳-۳-۲ عدم تطابق زمان نمونه برداری.....

فصل سوم

۲۵.....۱-۳ مقدمه.....

۲۶.....۲-۳ روش‌های تصحیح خطا.....

۲۷.....۱-۲-۳ دو دسته کردن نمونه گیر و نگه‌دار.....

۲۸.....۲-۲-۳ تصادفی کردن کانال.....

۲۹.....۳-۲-۳ کالیبراسیون.....

۳۰.....۱-۳-۲-۳ کالیبراسیون پیش‌زمینه.....

۳۰.....۲-۳-۲-۳ کالیبراسیون پس‌زمینه.....

۳۰.....۳-۳-۲-۳ کالیبراسیون تمام آنالوگ.....

۳۱.....۴-۳-۲-۳ کالیبراسیون تمام دیجیتال.....

۳۱.....۵-۳-۲-۳ کالیبراسیون ترکیبی.....

۳۲.....۶-۳-۲-۳ مقایسه روش‌ها.....

۳۲.....۳-۳ کالیبراسیون پس‌زمینه‌ی کور وفقی عدم تطابق بهره و زمان [۴۸,۴۷].....

۳۳.....۱-۳-۳ معرفی کالیبراسیون پس‌زمینه‌ی کور وفقی.....

۳۴.....۲-۳-۳ مدل سیستم زمان پیوسته.....

۳۷.....۳-۳-۳ مدل سیستم زمان گسسته.....

- ۳-۳-۱ نمایش مدل با فیلترها و مدولاتورهای حقیقی ۴۱
- ۳-۳-۴ مدل سیستم با تقریب سری تیلور ۴۳
- ۳-۳-۵ کالیبراسیون وفقی کور ۴۷
- ۳-۳-۱ ایده‌ی اصلی ۴۷
- ۳-۳-۲ تحلیل کالیبراسیون به روش مدل خطای تقریب شده با سری تیلور ۴۹

فصل چهارم

- ۴-۱ مقدمه ۵۳
- ۴-۲ معرفی ۵۳
- ۴-۳ ضعف های کار [۴۸,۴۷] ۵۴
- ۴-۳-۱ محدودیت بر روی پهنای باند سیگنال ورودی ۵۴
- ۴-۳-۲ عدم توانایی کالیبراسیون در تصحیح خطا در تمام پهنای باند مطرح شده ۵۵
- ۴-۴ طرح پیشنهادی ۵۷
- ۴-۴-۱ ایده‌ی اصلی ۵۸
- ۴-۴-۲ تخمین ضرایب تقریب مرتبه‌ی اول سری تیلور مدل سیستم زمان گسسته ی خطا ۵۸
- ۴-۴-۲-۱ تخمین ضریب خطای عدم تطابق بهره در مدل خطا ۵۹
- ۴-۴-۲-۲ تخمین ضریب خطای عدم تطابق زمان در مدل خطا ۶۶
- ۴-۵ فیلتر میان نگذر ۷۱

فصل پنجم

- ۵-۱ مقدمه ۷۳

۲-۵ پارامترهای شبیه‌سازی..... ۷۳

۳-۵ کالیبراسیون عدم تطابق بهره و زمان نمونه‌برداری با طرح پیشنهادی..... ۷۴

۴-۵ مقایسه‌ی کارایی کالیبراسیون طرح پیشنهادی این کار با کار [۴۷, ۴۸]..... ۷۶

فصل ششم

۱-۶ مقدمه..... ۷۹

۲-۶ پیشنهادها..... ۸۰

فهرست شکل ها

- شکل ۱-۲: مبدل فلاش [۱۷]..... ۶
- شکل ۲-۲: مبدل دو مرحله ای [۱۷]..... ۷
- شکل ۳-۲: الف) مبدل فولدینگ، ب) مشخصه ی یک فولدینگ با ضریب ۸ [۱۷]..... ۸
- شکل ۴-۲: مبدل پایپ لاین [۱۷]..... ۹
- شکل ۵-۲: ساختار کلی یک TI-ADC..... ۱۰
- شکل ۶-۲: سیگنال های φ_i ، کلاک های اعمالی به کانال های TI-ADC [۲۶]..... ۱۰
- شکل ۷-۲: مدل ریاضی یک کانال TI-ADC [۲۸]..... ۱۲
- شکل ۸-۲: مدل سیمولینک یک TI-ADC چهار کاناله ی ایده آل [۲۶]..... ۱۳
- شکل ۹-۲: طیف خروجی یک TI-ADC چهار کاناله ی ایده آل [۲۶]..... ۱۴
- شکل ۱۰-۲: بلوک دیاگرام TI-ADC چهار کاناله با تزریق خطای عدم آفست [۳۱]..... ۱۹
- شکل ۱۱-۲: طیف خروجی TI-ADC با خطای عدم تطابق آفست [۳۱]..... ۱۹
- شکل ۱۲-۲: بلوک دیاگرام TI-ADC چهار کاناله با تزریق خطای بهره [۳۱]..... ۲۱
- شکل ۱۳-۲: طیف خروجی TI-ADC چهار کاناله با خطای بهره [۳۱]..... ۲۱
- شکل ۱۴-۲: بلوک دیاگرام TI-ADC چهار کاناله با تزریق خطای زمان نمونه برداری [۳۱]..... ۲۳
- شکل ۱۵-۲: طیف خروجی TI-ADC چهار کاناله با خطای زمان نمونه برداری [۳۱]..... ۲۴
- شکل ۱-۳: TI-ADC با دو دسته بلوک نمونه گیر و نگه دار (S&H) [۲۶]..... ۲۸
- شکل ۲-۳: تصادفی کردن یک TI-ADC M کاناله با ΔM کانال ADC اضافه [۲۶]..... ۲۹
- شکل ۳-۳: مدل یک TI-ADC M کاناله با بهره های g_m و انحراف زمانی نسبی $r_m T_s$ [۴۶]..... ۳۴
- شکل ۴-۳: تأثیر عدم تطابق بهره و زمان نمونه برداری بر نمونه برداری TI-ADC [۴۶]..... ۳۴
- شکل ۵-۳: مدل خطی از یک ADC [۴۶]..... ۳۵
- شکل ۶-۳: مدل سیستم زمان پیوسته ی یک TI-ADC M کاناله [۵۵]..... ۳۶

- شکل ۷-۳: مدل سیستم زمان گسسته ی یک TI-ADC، M کاناله [۴۶]..... ۴۱
- شکل ۸-۳: نمایش $q_k(n)$ با ترکیبی از فیلترهای مقادیر- حقیقی [۴۶]..... ۴۳
- شکل ۹-۳: مدل تقریب شده ی سیستم زمان گسسته ی یک TI-ADC، M کاناله [۴۶]..... ۴۶
- شکل ۱۰-۳: ساختار کالیبراسیون کور وفقی عدم تطابق بهره و زمان [۴۶]..... ۴۸
- شکل ۱۱-۳: ایده ی اصلی شناسایی کور برای یک TI-ADC چهارکاناله [۴۶]..... ۴۹
- شکل ۱۲-۳: پاسخ دامنه ی فیلتر بالاگذر $f(n)$ با مرتبه ی ۴۰ و فرکانس عبور $\pi/8$ ۵۰
- شکل ۱-۴: طیف خروجی الف) TI-ADC ب) TI-ADC پس از کالیبراسیون به روش [۴۶]..... ۵۶
- شکل ۲-۴: خروجی بلوک FxLMs برای $Cg(n)$ در بلوک دیاگرام شکل ۳-۱۰..... ۵۷
- شکل ۳-۴: بلوک دیاگرام طرح پیشنهادی..... ۵۹
- شکل ۴-۴: بلوک دیاگرام تخمین ضرایب تقریب سری تیلور مدل خطای عدم تطابق..... ۶۰
- شکل ۵-۴: الف) طیف خروجی مبدل دو کاناله با عدم تطابق بهره ب) طیف بریده شده [۱۰]..... ۶۱
- شکل ۱-۵: طیف خروجی TI-ADC دو کاناله با عدم تطابق بهره و زمان نمونه برداری..... ۷۵
- شکل ۲-۵: همگرایی تخمین ضریب بهره ی تقریب مرتبه ی اول سری تیلور مدل خطا..... ۷۶
- شکل ۳-۵: همگرایی تخمین ضریب خطای تقریب مرتبه ی اول سری تیلور مدل خطا..... ۷۷
- شکل ۴-۵: طیف خروجی TI-ADC دو کاناله پس از کالیبراسیون با طرح پیشنهادی این کار..... ۷۷

فهرست جدول ها

- جدول ۱-۵: پارامترهای سیستم کالیبراسیون..... ۷۴

اختصارها

ADC	Analog to Digital Converter
TI-ADC	Time-Interleaved Analog to Digital Converter
SFDR	Spurious Free Dynamic Range
SNDR	Signal to Noise Distortion Ratio
FxLMS	Filtered-x Least Mean Square
S&H	Sample and Hold
LMS	Least Mean Square
PSD	Power Spectral Density
IT/SC	Impulse To Sequence Converter
FIR	Finite Impulse Response
Accum	Accumulator
CMOS	Complementary Metal Oxide Semiconductor
dB	DeciBels

فصل اول

مقدمه

۱-۱ مقدمه

امروزه، مبدل‌های آنالوگ به دیجیتال^۱ به عنوان پل ارتباطی بین دنیای واقعی کمیت‌های آنالوگ و دنیای پردازش دیجیتال هستند و نقشی کلیدی در سیستم‌های الکترونیکی، مخابراتی و کنترلی ایفا می‌کنند. با افزایش کاربرد محاسبات دیجیتال و پردازش سیگنال در کاربردهایی چون تجهیزات پزشکی، اسیلوسکوپ‌های سریع و ... اهمیت مبدل‌های آنالوگ به دیجیتال، به عنوان یک ابزار ضروری برای ارتباط بین حوزه‌ی آنالوگ به دیجیتال، بیشتر می‌شود. این کاربردها نیازمند مبدل‌های آنالوگ به دیجیتال با پهنای باند، دقت و نرخ نمونه‌برداری بالا می‌باشند. برآوردن این نیازها در یک مبدل ADC واحد، دشوار است بنابراین بلاک و هادجس^۲ ساختار میانگذاری شده در زمان^۳ را در سال ۱۹۸۰ پیشنهاد دادند[۱]. از آن زمان، تحقیقات زیادی روی ساختار مبدل‌های آنالوگ به دیجیتال میانگذاری شده در زمان^۴ صورت گرفته است[۲-۴]. این معماری مزیت بالاترین سرعت تبدیل کل را دارد هرچند، عدم تطابق^۵ بین کانال‌ها، راندمان کل مبدل را محدود می‌کند. مبدل‌های TI-ADC به سه نوع عمده‌ی عدم تطابق حساس هستند: عدم تطابق آفست^۶، بهره^۷ و زمان نمونه‌برداری بین کانال‌های TI-ADC. عدم تطابق آفست بین کانال‌های ADC به صورت یک الگوی جمع پذیر متناوب در خروجی آرایه‌ی ADC شرکت

¹ Analog to Digital Converters(ADCs)

² Black and Hodges

³ Time-Interleaving

⁴ Time-Interleaved Analog to Digital Converters(TI-ADCs)

⁵ Mismatch

⁶ Offset Mismatch

⁷ Gain Mismatch

می‌کند. در حوزه‌ی فرکانس، این الگو به صورت تن^۱ هایی در ضرایب صحیحی از نرخ نمونه‌برداری کانال ظاهر می‌شود [۵]. عدم تطابق بین کانال‌های موازی باعث مدولاسیون دامنه‌ی نمونه‌های ورودی توسط رشته‌ای از بهره‌های کانال می‌شود [۶]. در حوزه‌ی فرکانس، این عدم تطابق، تصویرهایی از طیف سیگنال ورودی تولید می‌کند که به صورت متمرکز، در حوالی ضرایب صحیحی از نرخ نمونه‌برداری کانال ظاهر می‌شوند [۵]. به طور ایده آل، هر کانال باید T ثانیه بعد از کانال قبلی نمونه‌گیری کند. انحراف^۲ از زمان نمونه‌برداری^۳ ایده آل، باعث مدولاسیون فاز در سیگنال نمونه‌برداری شده می‌شود [۶]. در حوزه‌ی فرکانس، این خطا تصویرهایی از طیف سیگنال ورودی در همان فرکانس‌هایی که اجزای تن های ناشی از عدم تطابق بهره ایجاد شدند، تولید می‌کند [۵]. تمامی این عدم تطابق‌ها بدلیل ایجاد تن های اعوجاج باعث کاهش SFDR^۴ در خروجی مبدل می‌شوند. تحقیقات نشان می‌دهد که استفاده از ساختار میانگذاری شده در زمان بدون هیچ کالیبراسیونی به دلیل عدم تطابق بین کانال‌های میانگذاری شده در زمان، دقت تبدیل را ۷ تا ۸ بیت کاهش می‌دهد [۷].

۲-۱ تاریخچه

مبدل‌های آنالوگ به دیجیتال میانگذاری شده در زمان اولیه عمدتاً اهداف علمی داشتند اگر چه بعضی از آنها برای اهداف تجاری به خوبی توسعه پیدا کردند مشکل اصلی آنها برای مصارف تجاری، تضمین کارایی آنهاست. اولین بار ساختار TI-ADC ها توسط بلک [۱] در سال ۱۹۸۰ میلادی معرفی شد هر چند کارایی آن در قیاس با مبدل‌های امروزه متوسط است، به صورت چهار کاناله با نرخ نمونه‌برداری^۵ ۴MS/s و دقت تفکیک^۶ ۷ بیت کار می‌کند. یکی از اولین

¹ Tone

² Skew

³ Sampling-Time

⁴ Space Free Dynamic Range

⁵ Sampling Rate

⁶ Resolution

اولین طرح های TI-ADC کاربردی- تجاری توسط پولتون^۱ [۸] ابداع شد. طرح TI-ADC چهار کاناله ی او با ایده ی دو دسته کردن بلوک نمونه گیر و نگه دار کار می کند. در سال ۱۹۹۲، کنروی^۲ یک مبدل چهار کاناله با جبران سازی عدم تطابق را ساخت [۲]. نرخ نمونه برداری سیستم او ۸۵MS/s با دقت تفکیک ۸ بیت بود. در سال ۱۹۹۷، پولتون یک مبدل چهار کاناله با نرخ تبدیل ۴GS/s و دقت تفکیک ۸ بیت را توسعه داد. یک مبدل چهار کاناله با دقت تفکیک ۱۰ بیت و نرخ تبدیل ۲۰۰MS/s در [۹] ارائه شد. سومانن^۳ از یک روش جبران سازی^۴ آفست دیجیتال برای کاهش اثر خطای عدم تطابق استفاده کرد. برای یک سیگنال ورودی با فرکانس ۷۱/۳MHz، SFDR برابر با ۴۴dB را گزارش داد. شفیق جمال^۵ یک TI-ADC چهار کاناله با کالیبراسیون پس زمینه ی دیجیتال^۶ را توسعه داد [۱۰] و برای یک سیگنال ورودی با فرکانس ۹۰۰KHz، SFDR برابر با ۷۰dB را گزارش داد. از جمله سریع ترین TI-ADC ها با تکنولوژی CMOS توسط پولتون در سال ۲۰۰۳ معرفی شد [۱۱]. پولتون به سرعت ۲۰GS/s با دقت تفکیک ۸ بیت دست یافت. یک TI-ADC سریع با مصرف توان کم در [۱۲] معرفی شد که با سرعت نمونه برداری ۶۰۰MHz کار می کند و دقت تفکیک آن ۶ بیت و توان مصرفی آن ۱۰mW است.

۳-۱ انگیزه ی کار

امروزه، ارتباطات به سرعت در حال رشد است و تقاضا برای تبادل اطلاعات با نرخ بالا، زیاد است. رسیدن به این نرخ اطلاعات، با نرخ نمونه برداری و دقت مبدلها محدود شده است. برای تبادل اطلاعات با نرخ بالا به مبدل های آنالوگ به دیجیتال (ADC) با پهنای باند، نرخ نمونه برداری و دقت بالا نیاز است که رسیدن به این نیازها، با پیاده سازی تنها یک ADC دشوار است بنابراین برای رفع این نیازها، بلک و هادجس ساختار مبدل های آنالوگ به دیجیتال

¹ Poulton

² Conroy

³ Sumanen

⁴ Compensation

⁵ Shafiq Jamal

⁶ Digital Background Calibration

میانگذاری در زمان (TI-ADC) را پیشنهاد کردند [۱]. به دلیل عدم ایده آل بودن پارامترهای مبدل‌های این ساختار، عدم تطابق بین کانال‌ها وجود دارد. سه عدم تطابق عمده: عدم تطابق بهره، عدم تطابق زمانی و عدم تطابق آفست هستند. TI-ADC ها عمدتاً در فرکانس‌های بالا کار می‌کنند لذا عدم تطابق زمانی غالب است و همچنین با افزایش دامنه‌ی سیگنال ورودی اثر خطای عدم تطابق بهره بیشتر می‌شود. بنابراین، در این کار، خطای عدم تطابق بهره و زمان به عنوان مهمترین پارامترهای عدم تطابق در نظر گرفته شده و با یک روش پیشنهادی از بین می‌روند.

۱-۴ ساختار کلی پایان‌نامه

این پایان‌نامه شامل ۶ فصل است. فصل دوم مروری بر ساختارهای کلی متداول مبدل‌های آنالوگ به دیجیتال، همچنین ساختار مبدل TI-ADC و عدم تطابق بین کانال‌های این ساختار است. فصل سوم یک کالیبراسیون دیجیتال پس زمینه‌ی وفقی کور را برای تصحیح خطای عدم تطابق بهره و زمان نمونه‌برداری معرفی می‌کند. فصل چهارم، ضعف‌های کالیبراسیون به روش بیان‌شده در فصل سوم را برای یک TI-ADC دو کاناله شرح می‌دهد و در ادامه، یک راه‌حل برای رفع آن‌ها معرفی می‌شود. در فصل پنجم نتایج شبیه‌سازی طرح کالیبراسیون پیشنهادی بررسی می‌شود و سر انجام در فصل ششم نتیجه‌گیری و پیشنهادهایی برای کارهای آینده ارائه می‌شود.

فصل دوم

مبدل آنالوگ به دیجیتال میانگذاری شده در زمان

۱-۲ مقدمه

در این فصل، ابتدا ساختار مبدل‌های آنالوگ به دیجیتال سرعت بالا معرفی می‌شوند سپس ساختار مبدل آنالوگ به دیجیتال میانگذاری شده در زمان به عنوان یک مبدل سرعت بالا تشریح می‌شود. بخش ۲-۲ خلاصه ای از شرح کار انواع مبدل‌های آنالوگ به دیجیتال سرعت بالا بیان خواهد شد. در بخش ۳-۲، ساختار مبدل‌های آنالوگ به دیجیتال میانگذاری شده در زمان بررسی می‌شوند و در بخش ۳-۳-۲ به یک مبدل TI-ADC غیر ایده آل پرداخته می‌شود.

۲-۲ روش‌های متداول تبدیل سیگنال آنالوگ به دیجیتال

بر اساس نیازهای مختلف به سرعت پردازش بالا و یا دقت بالا در تبدیل سیگنال آنالوگ به دیجیتال، مبدل‌هایی با ساختار گوناگون طرح شده است. هر کدام از مبدل‌های طرح شده، کاربری خاص خود را بر حسب نیاز به دقت و یا سرعت دارد.

۱-۲-۲ مبدل فلاش^۱


در یک مبدل فلاش با درجه‌ی تفکیک N بیت، $2^N - 1$ مقایسه گر^۲ وجود دارد که سیگنال آنالوگ ورودی برای تبدیل به دیجیتال، به ورودی این مقایسه گرها داده می‌شود. خروجی این مقایسه گرها به وسیله‌ی یک مدار منطقی مناسب، به کد باینری^۳ تبدیل می‌گردد. از آنجایی که

^۱ Flash

^۲ Comparator

^۳ Binary Code

تعداد مقایسه گرها متناسب با درجه‌ی تفکیک است، با افزایش درجه‌ی تفکیک، توان مصرفی و سطح تراشه به طور نمایی افزایش می‌یابد لذا این مبدل برای تبدیل با درجه‌ی تفکیک کم (۶ بیت و کمتر) مناسب است [۱۳-۱۶]. تنها محدودیت در این مبدل‌ها، وجود مقایسه گر است که هم تعداد آن‌ها بر سطح تراشه و توان مصرفی تأثیر دارد و هم خازن‌های داخلی آن‌ها، سرعت کل مبدل را تعیین می‌کنند لذا این مقایسه گرها را از نوع تقویت کننده‌های تفاضلی با بهره‌ی کم و سرعت بالا انتخاب می‌کنند. شکل ۱-۲ یک مبدل فلاش را نشان می‌دهد.




شکل ۱-۲: مبدل فلاش [۱۷]

۲-۲-۲ مبدل دو مرحله‌ای^۱

شکل ۲-۲ ساختار یک مبدل دو مرحله‌ی را نشان می‌دهد. ساختار مبدل دو مرحله‌ای، برای غلبه بر مشکل تعداد زیاد مقایسه گرها در مبدل فلاش، پیشنهاد گردید. در این ساختار، از دو مبدل فلاش استفاده می‌شود. برای افزایش سرعت این مبدل، می‌توان از ساختار پایپ لاین^۲ کردن استفاده کرد [۱۸، ۱۹] و با هم پوشانی کردن محدوده‌ی دو مبدل نیز می‌توان دقت مدار را بالا

^۱ Two-Step A/D converter

^۲ Pipeline



شکل ۲-۲: مبدل دو مرحله ای [۱۷]


۲-۲-۳ مبدل فولدینگ^۱

در مبدل فولدینگ، یک نگاهت غیرخطی از ورودی مدار به ورودی مقایسه گر^۲ها وجود دارد. مداری که کار نگاهت غیر خطی را در مبدل فولدینگ انجام می دهد فولدر^۳ نام دارد [۲۲] که در شکل ۲-۳ نشان داده شده است. هدف از این نگاهت غیرخطی، تهیه ی اطلاعات بیشتری از سیگنال ورودی توسط هر کدام از مقایسه گرها است که نتیجه ی این نگاهت غیر خطی، کاهش تعداد کل مقایسه گرها در مبدل فولدینگ، در مقایسه با مبدل فلاش است هر چند تأخیر ناشی از فولدرها، سرعت نمونه برداری این مبدل را نسبت به مبدل فلاش کمتر می کند.


۲-۲-۴ مبدل پایپ لاین

ایده ی اصلی این مبدل، افزایش سرعت به بهای افزایش تأخیر کل مبدل است. همان گونه که در شکل ۲-۴ نمایان است، M طبقه به طور همزمان در حال پردازش M نمونه ی متوالی از سیگنال

^۱ Folding
^۲ Comparator
^۳ Folder



(الف)



(ب)

شکل ۲-۳: الف) مدل فولدینگ، ب) مشخصه ی یک فولدینگ با ضریب ۸ [۱۷]

ورودی هستند. در هر طبقه، ورودی توسط یک مبدل با دقت تفکیک^۱ کم کوانتیزه^۲ می شود سپس اختلاف ورودی و مقدار معادل کد دیجیتال بدست آمده، محاسبه می شود و پس از تقویت به طبقه ی بعد می رود. پس از تقویت، محدوده ی ورودی تمام طبقات یکسان می گردد [۲۳-۲۵].

¹ Resolution
² Quantized