

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



بسمه تعالی

تأییدیه اعضای هیأت داوران حاضر در جلسه دفاع از پایان نامه

اعضاء هیأت داوران، نسخه نهایی پایان نامه آقای علی قاسمی تحت عنوان: ارزیابی عملکرد یک ترانزیستور با اتصال گیت در دو طرف را از نظر فرم و محتوی بررسی و با نمره (درجه) پذیرش و آن را برای تکمیل درجه کارشناسی ارشد پیشنهاد می کنند.

ردیف	اعضا هیأت داوران	نام و نام خانوادگی	رتبه علمی	امضاء
۱	استاد راهنما			
۲	استاد داور			
۳	استاد داور			
۴	نماینده تحصیلات تکمیلی			

نام و نام خانوادگی و امضای مدیرگروه



سوگند نامه دانش آموختگان دانشگاه تربیت معلم سبزوار

بسم الله الرحمن الرحيم

اکنون که با عنایات و الطاف بیکران الهی و با بهره مندی از نعمت های بی شمار او تحصیلاتم را در این دانشگاه به پایان رسانده ام و در آستانه مرحله جدیدی از ایفای وظیفه خطیر علمی قرار دارم، در برابر قرآن کریم، به خداوند قادر متعال که بر پیدا و پنهان آگاه است، سوگند یاد می کنم که همواره در عمل به وظایف آموزشی، پژوهشی و اجتماعی در صدد کسب رضای او، تعالی انسانها و وفادار به آرمان های والای انقلاب اسلامی و خدمتگزار ملت شریف ایران باشم و خداوند بزرگ را در همه حال، ناظر برگفتار و کردار خود بدانم .

نام و نام خانوادگی وامضای دانشجو

علی قاسمی



دانشگاه تربیت معلم سبزوار

دانشکده فنی و مهندسی

پایان نامه جهت دریافت درجه کارشناسی ارشد

مهندسی برق - الکترونیک

ارزیابی عملکرد یک ترانزیستور با اتصال گیت در دو طرف

استاد راهنما :

دکتر سید ابراهیم حسینی

نگارش :

علی قاسمی

اسفند ۱۳۸۷

تقدیر و تشکر

در اینجا لازم می دانم که ضمن سپاس از پروردگار عالم، از تمامی عزیزانی که بدون یاری آنها انجام این پایان نامه میسر نبود، تقدیر و تشکر نمایم. از استاد گرانقدر جناب آقای دکتر حسینی بواسطه راهنمائیهای ارزشمندشان و الطافی که نسبت به این حقیر مبذول داشتند سپاسگزاری ویژه خود را ابراز می دارم. همچنین از سایر اساتید محترم گروه برق دانشکده فنی دانشگاه سبزوار نیز تقدیر و تشکر می نمایم. از خانواده ام که در طی این مدت صبورانه، امکان ادامه تحصیل را برایم فراهم نمودند تشکر می کنم.

چکیده

پیشرفت روزافزون فناوری نیمه هادی امکان ساخت ادواتی با طول بسیار کوچک را فراهم نموده، که موجب بهبود عملکرد مدارات مجتمع و کاهش هزینه شده است. با پیشرفت فناوری، ابعاد ترانزیستورها به سمت نانومتر پیش رفته است که عملکرد این ترانزیستورهای کوچک از بسیاری جهات با ترانزیستورهای با طول کانال بلند متفاوت است. در این ترانزیستورها، اثرات کانال کوتاه، سبب کاهش کارایی آنها می‌گردد.

استفاده از ساختارهای مختلف و نوین ترانزیستوری، از جمله بیش از یک گیت به عنوان راهکاری جهت کاهش اثرات کانال کوتاه شناخته می‌شود. از طرفی شبیه سازی این ادوات به درک عملکرد آنها و نیز ارائه راهکارهای مختلف برای بهبود عملکرد آنها کمک بسیاری می‌کند.

در این پایان نامه عملکرد ترانزیستور لایه نازک در دو حالت یک گیتی و دو گیتی، بررسی گردیده است. از آنجا که وابستگی ولتاژ آستانه به ولتاژ درین برای کاربردهای دیجیتال مهم است، تغییرات آنرا بررسی نموده ایم. در ابتدا تغییرات ولتاژ آستانه با ولتاژ درین بررسی شده است که با افزایش ولتاژ درین مقدار ولتاژ آستانه کاهش می‌یابد. سپس تغییرات ولتاژ آستانه با کاهش طول کانال مورد مطالعه قرار گرفته و مشاهده شد که با کاهش طول کانال میزان ولتاژ آستانه نیز کاهش پیدا می‌کند. در ادامه تأثیر تغییر مکان گیت بر منحنی مشخصه ترانزیستور لایه نازک بررسی شده است و دیده شد که در شرایط خاصی مقاومت خروجی یک ترانزیستور لایه نازک می‌تواند مقداری منفی باشد که مقدار آن با ولتاژ گیت، تغییر طول و چگالی کانال تغییر می‌کند. پس از آن، شبیه سازی ترانزیستور با اتصال گیت در دو سمت انجام شده است که ملاحظه شد میزان کنترل گیت بر جریان درین افزایش یافته و در نتیجه در مقایسه با حالت یک گیتی تغییرات ولتاژ آستانه با ولتاژ درین و تغییرات ولتاژ آستانه با کاهش اندازه کانال، بسیار کمتر می‌گردد.

کلمات کلیدی: ترانزیستور لایه نازک، اثرات کانال کوتاه، ولتاژ آستانه، شبیه سازی.



Sabzevar Tarbiat Moallem University

Faculty of engineering

Thesis Submitted in partial Fulfillment of the
Requirements for the Degree of Master of Science (M.Sc.) in
Electronics engineering

A simulated study of a double gate MOSFET

Supervisor:
Dr. S. E. Hosseini

By:
Ali Ghasemi

February 2009

فهرست مطالب

۱	فصل ۱- مقدمه
۳	فصل ۲- بررسی مبانی انتقال الکترون در نیمه هادی
۷	فصل ۳- اثرات کانال کوتاه
۷	۳-۱- مقدمه
۸	۳-۲- تعریف کانال کوتاه
۱۰	۳-۳- اثر حامل داغ
۱۱	۳-۴- انتقال بالستیکی
۱۱	۳-۵- تونل زنی
۱۵	۳-۶- افزایش جریان حالت خاموش
۱۵	۳-۷- کاهش سد ناشی از پتانسیل درین
۱۸	۳-۸- نشستی درین در اثر ولتاژ گیت
۲۰	۳-۹- جریان نشستی بین درین وسورس
۲۲	فصل ۴- حل عددی معادلات انتقال
۲۲	۴-۱- گسسته سازی معادلات
۲۳	۴-۲- روش نمائی
۲۵	۴-۳- معرفی شبیه ساز
۲۷	فصل ۵- شبیه سازی ترانزیستور با اتصال گیت در دو طرف و بررسی نتایج
۲۷	۵-۱- بررسی تغییرات ولتاژ آستانه با ولتاژ درین
۲۹	۵-۲- بررسی تغییرات ولتاژ آستانه با کاهش طول
۳۱	۵-۳- بررسی مشخصه منفی در ترانزیستور لایه نازک
۳۹	۵-۴- نتایج شبیه سازی ترنزیستور با اتصال گیت در دو سمت
۴۶	نتیجه گیری
۴۸	فهرست منابع
۵۱	ضمیمه (الف): شبیه ساز

فصل ۱

مقدمه

در خلال چند دهه اخیر پیشرفتهای شگرفی در زمینه ساخت ادوات نیمه هادی حاصل شده است. همزمان با پیشرفت تکنولوژی، اندازه ابعاد قطعات نیمه هادی نیز به سوی نانومتر پیش رفته است. با ساخت این ادوات تراشه هایی با تعداد ترانزیستور بسیار بالا تولید می گردند.

بنابراین مطالعه بر روی نحوه عملکرد ترانزیستورهای با ابعاد نانومتر، امری اجتناب ناپذیر می نماید. عملکرد ترانزیستورهای کوچک از بسیاری جهات با ترانزیستورهای با طول کانال بلند متفاوت است. در این ترانزیستورها ولتاژ آستانه وابسته به ولتاژ درین و ولتاژ گیت است. این وابستگی عملکرد ترانزیستور را در ولتاژهای درین بزرگ نامطلوب می نماید. همچنین به دلیل کوچک بودن طول گیت، کنترل گیت بر جریان ترانزیستور کاهش می یابد. برخی از مشکلاتی که در ترانزیستورهای طول کوتاه وجود دارند عبارتند از: کاهش ولتاژ آستانه که باعث می شود ترانزیستور خاموش نشود، افزایش جریان خاموش ترانزیستور که تلفات را افزایش می دهد، تغییر ولتاژ آستانه با اتصال ولتاژ درین، اثرات الکترون داغ و غیره. این پدیده ها کاربرد این ترانزیستورها در مدارهای دیجیتال را محدود می نماید.

برای غلبه بر این مشکلات راههای مختلفی دنبال می شود. در این میان استفاده از ساختارهای مختلف و نوین ترانزیستوری، از جمله بیش از یک گیت مورد توجه محققین است و به عنوان یک راهکار جهت کاهش اثرات کانال کوتاه شناخته می شود. ترانزیستورهای با بیش از یک گیت (دو گیتی و سه گیتی) در چند سال اخیر مور توجه زیادی قرار گرفته اند. استفاده از بیش از یک گیت می تواند کنترل گیت بر جریان درین را افزایش داده و اثرات ناشی از کانال کوتاه را کاهش دهد. مطالعه این ترانزیستورها عمدتاً بصورت تحلیلی و با در نظر گرفتن تقریبهای متعدد صورت گرفته است. همچنین برخی ویژگیهای این ترانزیستورها به روش انتقال بدون برخورد (بالستیک) بررسی شده که از دقت کافی برخوردار نیست. با ارزیابی عملکرد ترانزیستورها بر مبنای معادلات انتقال می توان به درک درست و ملموسی از عملکرد ترانزیستورهای مذکور دست یافت که در حال حاضر بعنوان موضوع جدیدی در تکنولوژی نیمه هادی مطرح است. شبیه سازی این ادوات به درک عملکرد آنها و نیز ارائه راهکارهای مختلف برای بهبود عملکرد آنها کمک بسیاری می کند. برای رسیدن به عملکرد مطلوب ترانزیستور، بهبود فرایندهای ساخت، ایجاد تغییر در نحوه ساخت و نیز رو آوردن به ساختارهای جدید قابل انجام است.

در این پایان نامه بررسی ترانزیستورهای ساخته شده بر روی زیرپایه عایق (SOI) مد نظر است. ترانزیستورهای ساخته شده بر روی زیرپایه عایق برتریهایی بر ترانزیستورهای متداول که در عمق نیمه هادی ساخته می شوند دارند

[۴ و ۳]. در ترانزیستورهای لایه نازک، اثرات کانال کوتاه نسبت به ترانزیستورهای ساخته شده، در عمق کمتر است [۵]. همچنین مقدار نویز نیز کمتر است. این ویژگیها موجب شده، این ترانزیستورها مورد توجه زیادی قرار گیرند و تحقیق برای بهبود عملکرد آنها و ایجاد کاربردهای جدید مورد نظر باشد.

در این ترانزیستورها به دلیل عایق بودن، جریان زیرپایه صفر است. همچنین لایه تشکیل دهنده کانال ترانزیستور ضخامت بسیار کمی دارد. کم بودن ضخامت کانال باعث می شود حاملها بطور متوسط فاصله کمتری نسبت به گیت داشته باشند، بنابراین کنترل ولتاژ گیت بر جریان کانال بیشتر می گردد [۶]. در ترانزیستورهای SOI تاثیر ولتاژ درین بر ولتاژ آستانه در عمق کمتر است از ترانزیستورهای ساخته شده متداول [۷]. این برتریها باعث شده تا این فن آوری به عنوان جایگزین برای ترانزیستورهای متداول در آینده تلقی شود. اما از طرفی کاهش طول ترانزیستور سبب کاهش کنترل ولتاژ گیت بر جریان کانال می گردد [۸]. این امر و پاره ای ملاحظات دیگر که در ترانزیستورهای لایه نازک وجود دارد، کوچک نمودن ترانزیستور را محدود می نماید [۹]. برای بررسی و شناخت عملکرد ترانزیستورهای SOI، روشهای تحلیلی و شبیه سازی بکار رفته و جنبه های مختلف کارکرد ترانزیستور مطالعه شده است [۱۰، ۱۱ و ۱۲]. با این حال هنوز شناخت کامل از عملکرد این ترانزیستورها در اختیار نیست و تحقیق در این خصوص ادامه دارد. در حال حاضر ترانزیستورهای لایه نازک با مواد مختلف ساخته می شوند و تحقیقات نظری و آزمایشگاهی زیادی بر روی آنها انجام می گیرد [۱۳].

جهت بررسی عملکرد این ترانزیستورها، می بایست مدل فیزیکی مناسبی که قادر به نشان دادن پدیده های فیزیکی رخ داده در این ترانزیستورها باشد، در نظر گرفته شود و از اینرو باید روش عددی مناسب برای حل این مدلها استفاده گردد.

در این پایان نامه مطالعه ترانزیستورهای نانومتری با استفاده از مدل موازنه انرژی صورت می گیرد. با استفاده از این مدل، می توان ترانزیستور را در محدوده وسیعی از ولتاژهای بایاس بررسی نمود، در صورتی که روشهای تحلیلی معمولاً در محدوده کوچکی از ولتاژها و پارامترها قابل استفاده هستند.

معادلات انتقال الکترون در ترانزیستور بصورت عددی حل می شوند. جهت حل، از یک نرم افزار شبیه ساز استفاده شده است که معادلات انتقال الکترون را همراه با معادله پواسون حل می کند. نتایج حاصل مورد بررسی قرار گرفته و عملکرد ترانزیستور، از جمله مشخصه خروجی ترانزیستور مطالعه می شود.

در فصل دوم مبانی انتقال الکترون در نیمه هادیها بیان خواهد شد در این فصل معادلات شرودینگر و بولتزمن و معادلات موازنه را که از معادله بولتزمن بدست می آیند، معرفی خواهیم نمود. در فصل سوم بحث مختصری بر تأثیرات کوتاه نمودن کانال در ترانزیستور MOS بر عملکرد ترانزیستور خواهیم داشت از جمله کاهش ولتاژ درین با کاهش طول کانال، پدیده الکترونهای داغ، پدیده انتقال بالستیک، پدیده تونل زنی و غیره. در فصل چهارم نحوه حل عددی معادلات توضیح داده خواهد شد و سپس در این فصل روش گسسته سازی معادلات موازنه و روش نمائی برای حل معادلات بیان خواهد شد و در ادامه آن شبیه ساز مورد استفاده را مورد بحث قرار خواهیم داد. در فصل پنجم نتایج حاصل از شبیه سازی یک ترانزیستور لایه نازک در دو حالت یک گیت و دو گیت در دو سمت را ارائه خواهیم نمود.

فصل ۲

بررسی مبانی انتقال الکترون

در نیمه هادی ها

برای بیان نحوه حرکت الکترونها در نیمه هادی اساس روش بر معادله شرودینگر استوار است. از آنجا که حل این معادله پیچیدگیهای فراوانی دارد، از معادله بولتزمن (BTE^1) که در حالت خاص از معادله شرودینگر بدست می آید، می توان استفاده نمود. لازم به ذکر است که معادله بولتزمن در ابتدا برای بیان رفتار گازها مطرح شد، اما از آنجا که حرکت الکترونها را هم می توان با حرکت گازها مشابه دانست، از معادله بولتزمن در نیمه هادیا هم می توان استفاده نمود.

به دلیل اینکه قادر به بررسی رفتار و حرکت تک تک الکترونها در نیمه هادی نیستیم، از مفهومی به نام تابع توزیع استفاده می نمائیم. در واقع تابع توزیع بیانگر احتمال وجود الکترون در مکان خاص و با تکانه (مومنتم) مشخص در لحظه مورد نظر از زمان است که آنرا می توان بصورت زیر نشان داد:


$$f(\vec{r}_{x,y,z}, \vec{p}_{x,y,z}, t) \quad (1-2)$$

که در آن تابع f احتمال حضور الکترون در مکان r با تکانه p (مومنتم) (که هر دو بصورت سه بعدی هستند) را در لحظه t نشان می دهد و مقدار تابع f نیز بین ۱ تا ۰ می باشد. تابع توزیع از معادله بولتزمن بدست می آید که بصورت زیر بیان می گردد:

$$\frac{\partial f}{\partial t} + F \nabla_p f + v \nabla_r f = \left. \frac{\partial f}{\partial t} \right|_{collision} \quad (2-2)$$


معادله فوق چگونگی تاثیر عوامل مختلف بر تابع توزیع f را نشان می دهد: جمله اول معادله بولتزمن بیانگر تغییرات صریح زمانی است که می تواند یک فرآیند گذرا باشد، جمله دوم نشان دهنده تغییر تابع توزیع در اثر نیروهای مختلف است به گونه ای که باعث تغییر تکانه (مومنتم) الکترون شوند مطابق شکل (۱-۲)، بدون آنکه در مکان ذره تغییری ایجاد گردد.

¹ Boltzman Equation



شکل (۱-۲): تغییر تکانه (مومنتم) ذره بدون تغییر در مکان آن.

جمله سوم مطابق شکل (۲-۲) بیانگر تغییر در مکان ذره بدون تغییر تکانه (مومنتم) ذره می باشد.



شکل (۲-۲): تغییر مکان ذره بدون تغییر تکانه (مومنتم) آن.

عبارت سمت راست معادله بولتزمن نشان دهنده تغییرات تکانه (مومنتم) در اثر برخوردهای مختلف می باشد. با داشتن تابع توزیع می توان چگالی الکترونها در هر مکان و زمان را نیز بصورت زیر مجاسبه کرد:

$$n(r, t) = k \int_{-\infty}^{+\infty} f(\vec{r}, \vec{p}, t) d\vec{p} \quad (۳-۲)$$

و تابع احتمال تکانه (مومنتم) الکترونها را نیز می توان بصورت زیر نشان داد:

$$p = \frac{1}{4\pi^3 \hbar n} \int_{-\infty}^{+\infty} \vec{p} f(\vec{r}, \vec{p}, t) d\vec{p} \quad (۴-۲)$$

چگالی جریان الکترونها را از روی تکانه (مومنتم) می توان بصورت زیر بدست آورد:

$$\vec{J} = -qn\vec{v} = -qn \frac{\vec{p}}{m} \quad (۵-۲)$$

و انرژی کل الکترونها را نیز می توان بصورت زیر نوشت:

$$W = \frac{1}{4\pi^3 \hbar n} \int_{-\infty}^{+\infty} \frac{p^2}{2m} f d\bar{p} \quad (6-2)$$

جهت حل معادله بولتزمن چهار حالت مختلف متصور است:

۱- حل مستقیم

۲- حل با روش مونت کارلو

۳- حل معادلات موازنه (معادلات بقاء)

۴- بسط هارمونیک.

حل مستقیم معادله بولتزمن بسیار مشکل است و در ادوات قابل انجام نیست. در روش مونت کارلو نیز تأثیر تمامی مکانیزمها بر روی یک ذره را در نظر می گیرند که جهت حل معادلات مدت زمان زیادی مورد نیاز است. در اینجا بحث اصلی ما در ارتباط با معادلات موازنه (معادلات بقاء) خواهد بود. اگر از طرفین معادله بولتزمن بر روی تکانه (مومنتم) انتگرال گیری کنیم معادله بقاء تعداد ذره را بصورت زیر نتیجه خواهد داد:

$$\frac{\partial n}{\partial t} + \nabla \cdot (nv) = \left. \frac{\partial n}{\partial t} \right|_{coll} \equiv -R \quad (7-2)$$

که در رابطه فوق R نماد ترکیب و بازترکیب خالص است. از آنجائیکه در رابطه فوق تکانه (مومنتم) ظاهر شده است به تنهایی قابل حل نیست پس باید معادله ای برای تکانه (مومنتم) نیز بدست آورد. به همین دلیل معادله بقاء تکانه (مومنتم) را باید بدست آوریم. بدین منظور دو طرف معادله بولتزمن را در تکانه (مومنتم) ضرب و سپس از آن انتگرال بگیریم، معادله بقاء برای تکانه (مومنتم) بصورت زیر بدست می آید:

$$\frac{\partial(m^* nv)}{\partial t} + qn\vec{\varepsilon} + \nabla(m^* nv^2) + \nabla(nk_B T) = -\frac{m^* nv}{\tau_p} \quad (8-2)$$

که در رابطه فوق m^* جرم مؤثر الکترون، v سرعت الکترون، q اندازه بار الکترون، $\vec{\varepsilon}$ میدان الکتریکی، T دمای الکترون و τ_p زمان واهلش تکانه (مومنتم) (Relaxation time) است. از آنجائیکه در نظر گرفتن تک تک مکانیزمهای برخورد مشکل است، جمله برخورد را تقریب می زنیم (تقریب زمان واهلش) که بیان می دارد تابع توزیع در یک ثابت زمانی به حالت پایدار می رسد:

$$\left. \frac{\partial f}{\partial t} \right|_{collision} = -\frac{f - f_0}{\tau} \quad (9-2)$$

که در رابطه فوق f_0 بیانگر حالت تعادل است. بعبارت دیگر می توان گفت که تابع توزیع در ابتدا با تاثیر عوامل گوناگونی تحول یافته است که به تدریج به حالت پایدار بر می گردد. البته این تقریب در میدانهای ضعیف خیلی خوب است اما در میدانهای قوی باید تمهیداتی دیگر اندیشید. در معادله بقاء تکانه (مومنتم) ملاحظه می گردد که انرژی الکترون ظاهر شده است. بنابراین ناگزیر به حل معادله انرژی الکترون نیز هستیم. معادله بقاء انرژی بصورت زیر بیان می گردد:

$$\frac{\partial(nW)}{\partial t} + \nabla \cdot (nvW) + qnv\varepsilon + \nabla \cdot Q + \frac{W - W_0}{\tau_w} = 0 \quad (10-2)$$

در رابطه فوق Q (انتقال حرارت) بصورت زیر تعریف می شود:

$$Q = -nk\nabla(K_B T) \quad (11-2)$$

که در آن k ضریب انتقال حرارت است که وابسته به ظرفیت گرمایی ماده است و مقدار آن در نیمه هادیها در محدوده $1.5 \leq k \leq 2.5$ می باشد. در رابطه بقاء انرژی w انرژی کل الکترون است که مقدار آن با رابطه زیر مشخص می گردد:

$$w = \frac{3}{2} K_B T + \frac{1}{2} m^* v^2 \quad (12-2)$$

جمله اول این رابطه بیانگر انرژی حرارتی و جمله دوم آن نشان دهنده انرژی انتقالی می باشد. باید توجه داشت که در رابطه فوق v سرعت حرکت الکترون است. در معادله بقاء انرژی نیز پارامترهای مرتبه بالا ظاهر می گردد که برای راحتی کار به همین سه معادله بقاء ذره، بقاء تکانه (مومنتم) و بقاء انرژی بسنده می کنیم. این سه معادله با معادله پواسون حل می شوند که معادله پواسون بصورت است:

$$\nabla \cdot (\varepsilon \nabla \cdot \Psi) + \rho = 0 \quad (13-2)$$

که در آن چگالی بار الکتریکی بصورت $\rho = q(p - n + N_D^+ - N_A^-)$ نشان داده می شود.

فصل ۳


اثرات کانال کوتاه

۳-۱- مقدمه

در حال حاضر در فناوری نیمه هادی ساخت ابعاد قطعات نیمه هادی در اندازه های نانومتر نیز امکان پذیر گردیده است. در این ترانزیستورها پدیده هایی وجود دارد که در ترانزیستورهای طول بلند دیده نمی شود. در این فصل پدیده هایی را که در ترانزیستورهای با ابعاد نانومتر رخ می دهد بررسی نمائیم.

در ترانزیستورهای با ابعاد نانومتر، با افزایش ولتاژ درین، ناحیه تهی بین درین و کانال گسترده تر می شود که در نتیجه آن جریان درین افزوده می گردد. علاوه بر این در صورتی که پهنای کانال کاهش یابد، ولتاژ آستانه و جریان حالت خاموش هر دو بوسیله پهنای ترانزیستور مدوله می شوند که باعث می شود اثر پهنای باریک با اهمیت شود. این تاثیرات زیان آور، اثرات کانال کوتاه^۲ (SCE) نام گذاری شده اند. در هنگامی که طول کانال کوچک می گردد برای اینکه بتوان مصونیت معقول نسبت به اثرات کانال کوتاه داشته باشیم، می بایست ضخامت اکسید متناسب با طول کانال کاهش یابد. این کاهش در ضخامت اکسید منجر به افزایش میدان الکتریکی گذرنده از اکسید گیت می شود. نتیجه این ضخامت اکسید کم و میدان الکتریکی قوی این می شود که جریان گذرنده از گیت ترانزیستور قابل توجه خواهد شد. این جریان، امپدانس ورودی ترانزیستور را که در حالت معمول بی نهایت فرض می شود، را زیر سوال می برد و در نتیجه بر عملکرد مدارهای الکترونیکی تاثیر جدی خواهد گذاشت. شکل (۳-۱) شمای یک ترانزیستور که در این بحث مورد بررسی واقع شده است را نشان می دهد.

² Short Channel Effects



شکل (۱-۳): ساختار یک ترانزیستور نوعی که در اینجا مورد بحث قرار می گیرد.

عوامل عمده شرکت کننده در جریان نشتی گیت یکی تونل زنی از طریق اکسید گیت و دیگری تزریق حاملهای داغ از پایه به اکسید گیت است. سازوکار دیگری برای جریان نشتی که به نوبه خود با اهمیت است، جریان نشتی درین ناشی از تحریک گیت^۳ (GIDL) است که بواسطه تهی سازی قسمتی از سطح درین که در زیر ناحیه هم پوشانی گیت/درین قرار دارد، واقع می شود. باید توجه داشت که طول کانال را نمی توان به هر اندازه دلخواه کاهش داد حتی اگر با روش لیتیوگرافی امکان پذیر باشد.

۳-۲- تعریف کانال کوتاه

بیشتر آثار ابعاد کوچک مربوط به کاهش طول کانال است. بنابراین منطقی به نظر می رسد که حداقل طولی (L_{min}) برای کانال را معرفی و تعیین کنیم که بازای طولهای کمتر از آن آثار کانال کوتاه قابل ملاحظه ای رخ می دهد. L_{min} به طور تقریبی باید از مجموع پهنای نواحی تهی مربوط به پیوندهای سورس و درین بزرگتر باشد. در مراجع مختلف [۱۹-۱۴] مقادیر بین $0.1 \mu m$ تا $1 \mu m$ به عنوان شروع ظاهر شدن پدیده های کانال کوتاه مشخص شده اند چنانکه از شبیه سازی کامپیوتری و مشاهدات تجربی نیز پیشنهاد می شود. تقریب دقیق تری از L_{min} با رابطه تجربی زیر بدست می آید [۲]:

$$L_{min} = 0.4[r_j x_0 (W_s + W_D)^2]^{1/3} \quad (۱-۳)$$


که در آن x_0 بر حسب آنگستروم، L_{min} ، r_j ، W_s و W_D بر حسب μm هستند. r_j عمق پیوند سورس یا درین، x_0 ضخامت اکسید، W_s پهنای تهی نزدیک پیوند سورس و W_D پهنای تهی اطراف پیوند درین است.

³ Gate-Induced Drain Leakage

از معادله فوق ملاحظه می شود که با کاهش عمق جزایر سورس یا درین، کاهش ضخامت اکسید و یا با افزایش ناخالصی پایه، که خود کاهش می را در W_D و W_S باعث می شود، L_{min} می تواند کوچکتر شود. در مرجع [۱۴] بیان شده است وقتی که طول کانال گیت از 10 nm کمتر شود برای یک ماسفت با دو گیت، اثرات کانال کوتاه بر مشخصه های زیر آستانه تاثیرات فراوانی دارد. در مرجع [۱۵] طول کانال کمتر از 300 nm به عنوان طول کوتاه در نظر گرفته شده است و در مرجع [۱۶] گفته شده که هنگامی که طول کانال به کمتر از 100 nm و ضخامت اکسید کمتر از 3 nm برسد اثرات کانال کوتاه ظاهر می گردند. در مرجع [۱۷] پیشنهاد شده است که برای اجتناب از اثرات کانال کوتاه (اطمینان از کانال بلند بودن) طول کانال $1\text{ }\mu\text{m}$ و فاصله درین از سورس $3\text{ }\mu\text{m}$ در نظر گرفته شود. در [۱۸] نیز اندازه طول کانال برای بروز اثرات کانال کوتاه 100 nm در نظر گرفته شده است. شبیه سازی دو بعدی ادوات نشان می دهد که برای عایق گیت نازک، حداقل اندازه کانال را می توان بصورت زیر نشان داد [۱۹]:

$$L_{min} \approx 4.5(t_{Si} + (\epsilon_{Si} / \epsilon_I)t_I) \quad (2-3)$$

که در آن مطابق شکل (۲-۳)، t_{Si} ضخامت سیلیکن، ϵ_I و t_I ثابت دی الکتریک و ضخامت عایق گیت هستند. با $t_{Si} \geq 2\text{ nm}$ که از مکانیک کوانتومی و ملاحظات آستانه این محدودیت اعمال می شود، کمترین مقدار $L_{min} = 20\text{ nm}$ برای اکسید سیلیکن و $L_{min} = 10\text{ nm}$ برای ثابت دی الکتریک بزرگ پیشنهاد می گردد.




شکل (۲-۳): شمای یک SOI-MOSFET. که در آن L_g طول کانال است.

۳-۳- آثار حامل داغ (باردار شدن اکسید)

باردار شدن اکسید یا تزریق و تله اندازی بار در اکسید، پدیده ای است که در همه ماسفت ها رخ می دهد. در حوالی درین در شرایط کاری، حاملهای کانال و حاملهائی که از پایه به ناحیه تهی وارد می شوند، انرژی کافی برای فایق آمدن بر سد پتانسیل موجود در سطح اکسید را کسب می کنند و به داخل اکسید وارد می گردند. مراکز خنثی در اکسید بخشی از بار تزریق شده را به تله می اندازند و در نتیجه باعث انباشتگی بار در داخل اکسید می شوند. آثار باردار شدن اکسید در ماسفت های کانال کوتاه وخیم ترند. این امر به سبب آن است که در ادوات کوچکتر درصد بزرگتری از ناحیه کنترل شده تحت تاثیر قرار می گیرد. در اثر پدیده باردار شدن اکسید تغییرات قابل توجهی در V_T و g_m نتیجه می شود.

علاوه بر این، چون باردار شدن اکسید با مرور زمان فزونی می گیرد، این پدیده عمر مفید ابزار را محدود می سازد و لازم است به حداقل برسد. یک روش متداول برای به حداقل رسانی آثار حامل داغ، تشکیل یک درین کم غلظت (LDD^4) است. علامت مشخصه این ساختار، ناحیه کم غلظت درین میان قسمت انتهائی کانال و قسمت درونی درین است. کاهش در شیب غلظت از کانال به سوی داخل درین میدان E را در حوالی درین کاهش می دهد و مکان قله میدان E را به سمت انتهائی کانال جابجا می کند در نتیجه تزریق حامل به داخل اکسید کاهش می یابد و باردار شدن اکسید بطور متناظر به حداقل می رسد.

در ادوات با طول کانال کوتاه از طریق میدان الکتریکی قوی نزدیک به مرز $Si-SiO_2$ ، الکترونها یا حفره ها انرژی کافی را برای گذر از سد پتانسیل واسط و داخل شدن به لایه اکسید را از طریق میدان الکتریکی بدست می آورند (شکل (۳-۳) را ببینید). این اثر را با عنوان تزریق حامل داغ می شناسند. تزریق از Si به SiO_2 برای الکترونها و حفره ها بسیار شبیه هم است.



شکل (۳-۳): تزریق الکترونهای داغ از پایه به اکسید.

⁴ Lightly doped drain

۳-۴- انتقال بالستیکی


در توصیف رانش حاملها در کانال سطحی ماسفت، بطور ضمنی فرض می شود که حاملها در خلال حرکت میان سورس و درین تحت تاثیر پراکندگی های متعددی قرار می گیرند. این فرض با فرض بزرگتر بودن طول کانال (L) نسبت به میانگین فاصله میان وقوع پراکندگیها (l) معادل است. در صورتی که طول کانال ماسفت به اندازه قابل مقایسه با l کاهش یابد، در فرمولبندی تحلیلی، بازنگری اصولی لازم خواهد بود. اگر می شد ساختارهایی با ابعاد کوچکتر، یعنی $L < l$ ساخت، درصد بزرگی از حاملها بدون درگیری در یک پراکندگی فاصله میان سورس و درین را طی می کردند. حرکت پرتابی تجسم شده برای حامل، به انتقال بالستیکی معروف است.

از نظر عملی، انتقال بالستیکی به سبب آنکه می تواند منجر به ادوات بسیار سریع شود قابل توجه است. انتظار می رود که میانگین سرعت حاملهایی که کانال را طی می کنند و با پراکندگی محدود نمی شوند، از V_{sat} بزرگتر باشد. آثار بالستیکی مشاهده پذیر از نظر تئوری در ساختارهای GaAs که دارای $L < 0.3 \mu m$ باشد، ممکن است. در ادوات Si طولهای کوتاهتری لازم است.

۳-۵) تونل زنی به داخل و از طریق اکسید گیت


کاهش در ضخامت اکسید گیت منجر به افزایش میدان گذرنده از اکسید می گردد. با وجود میدان الکتریکی قوی همراه با ضخامت اکسید کم، تونل زنی الکترونها از پایه به گیت و همچنین از گیت به پایه از طریق اکسید گیت، جریان تونل زنی اکسید گیت را نتیجه می دهد.

برای درک پدیده تونل زنی یک خازن MOS را که با غلظت بالائی در سمت n (گیت) ناخالص شده است و پایه آن از نوع p است را مطابق شکل (۳-۴) در نظر می گیریم. همچنین برای سادگی بحث صرفاً بر تونل زنی الکترون متمرکز می شویم. در شکل (۳-۴) Φ_{ox} ارتفاع سد $Si-SiO_2$ برای الکترونها است.




شکل (۳-۴): نمودار باند انرژی در وضعیت باند-تخت را نشان می دهد.

هنگامی که یک ولتاژ مثبت به گیت اعمال شود نمودار باند انرژی مطابق شکل (۳-۵) تغییر خواهد کرد. با وجود یک ضخامت اکسید کوچک که منجر به پهنای سد پتانسیل کمتری می شود، الکترونها با اوورنگی قوی می توانند از طریق لایه اکسید گیت تونل بزنند و در نتیجه جریانی در گیت شکل می گیرد.



شکل (۵-۳): نمودار باند انرژی با بایاس مثبت گیت، تونل زنی الکترون از پایه به گیت را نشان می دهد.



شکل (۶-۳): نمودار باند انرژی با بایاس منفی گیت، تونل زنی الکترون از گیت به پایه را نشان می دهد.

از سوی دیگر چنانچه یک ولتاژ بایاس معکوس به گیت اعمال شود، الکترونها می توانند از ناحیه n^+ به داخل یا از طریق لایه اکسید عمل تونل زنی را انجام دهند و این نیز منجر به ایجاد جریان می گردد. فرآیند تونل زنی بین گیت و پایه را می توان به دو قسمت تقسیم نمود: ۱- تونل زنی Fowler-Nordheim(FN) و ۲- تونل زنی مستقیم. در تونل زنی FN، الکترونها از داخل یک سد پتانسیل مثلثی شکل تونل می زنند، در صورتی که در تونل زنی مستقیم الکترونها از داخل یک سد پتانسیل دوزنقه ای شکل عبور می کنند. احتمال تونل زنی یک الکترون بستگی دارد به ضخامت سد، بلندی سد، و ساختار سد. بنابراین، احتمالات تونل زنی یک الکترون در تونل زنی FN و تونل زنی مستقیم متفاوت خواهد بود و در نتیجه جریانهای تونل زنی یکسانی نخواهند داشت.

تونل زنی **Fowler-Nordheim**: در تونل زنی FN الکترونها از داخل باند هدایت لایه اکسید تونل می زنند. شکل (۵-۳) تونل زنی یک الکترون از سطح معکوس شده یک گیت نشان می دهد.