



بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه تهران  
پردیس دانشکده‌های فنی  
دانشکده مهندسی برق و کامپیوتر



بهینه‌سازی ساختارهای نرم‌افزاری سیستم‌های  
چندپردازنده‌ای برای کاربردهای چندرسانه‌ای

نگارش:

محمدعلی توتونچیان

استاد راهنما:

دکتر محمود رضا هاشمی

استاد مشاور:

دکتر سید امید فاطمی



وزارت اطلاعات وزارت علوم  
تهران

پایان‌نامه برای دریافت درجه کارشناسی ارشد در رشته مهندسی کامپیوتر گرایش معماری کامپیوتر

۱۳۸۷ / ۲ / ۱۲

بهمن ۱۳۸۶

۹۳۹۸۸



دانشگاه تهران  
پردیس دانشکده‌های فنی  
دانشکده مهندسی برق و کامپیوتر

پایان نامه برای دریافت درجه کارشناسی ارشد در رشته  
مهندسی کامپیوتر - معماری کامپیوتر


عنوان:

بهینه‌سازی ساختارهای نرم‌افزاری سیستم‌های چندپردازنده‌ای  
برای کاربردهای چندرسانه‌ای

نگارش:

محمدعلی توتونچیان

از این پایان نامه در تاریخ ۱۳۸۶/۱۱/۲۸ در مقابل هیات داوران دفاع گردید و مورد تصویب قرار گرفت.



دکتر جواد فیض

دکتر پرویز جبه‌دار

دکتر سعید نادر اصفهانی

دکتر محمودرضا هاشمی

دکتر سید امید فاطمی

دکتر سیامک محمدی

دکتر حسین پدram

دکتر سعید صفری

معاون آموزشی و تحصیلات تکمیلی پردیس دانشکده‌های فنی:

رئیس دانشکده مهندسی برق و کامپیوتر:

معاون پژوهشی و تحصیلات تکمیلی دانشکده مهندسی برق و کامپیوتر:

استاد راهنما:

استاد مشاور:

عضو هیات داوران و نماینده تحصیلات تکمیلی:

عضو هیات داوران:


عضو هیات داوران:



## تعهدنامه اصالت اثر

این جانب محمدعلی توتونچیان تایید می‌کنم که مطالب مندرج در این پایان‌نامه حاصل کار پژوهشی این جانب است و به دستاوردهای پژوهشی دیگران که در این نوشته از آنها استفاده شده است، مطابق مقررات ارجاع گردیده است. این پایان‌نامه قبلاً برای احراز هیچ مدرک هم‌سطح یا بالاتری ارائه نشده است. کلیه حقوق مادی و معنوی این اثر متعلق به دانشکده فنی دانشگاه تهران می‌باشد.

نام و نام خانوادگی: محمدعلی توتونچیان



تقدیم به:

همسر مهربانم،

پدر و مادر عزیزم

و خواهر و برادران گرامی ام.

## تشکر و قدردانی:

لازم می دانم از زحمات جناب آقای دکتر محمود رضا هاشمی و جناب آقای دکتر سید امید فاطمی که راهنمایی و مشاوره اینجانب را بر عهده داشتند، صمیمانه تشکر و سپاسگزاری کنم. بی شک انجام این رساله بدون راهنمایی و نظرات ایشان میسر نبود. این رساله از حمایت مالی مرکز تحقیقات مخابرات ایران برخوردار بوده است که به این ترتیب مراتب قدردانی و سپاسگزاری خود را از آن مرکز اعلام می دارم . همچنین از تمامی دوستانم در آزمایشگاه چند رسانه‌ای مراتب سپاس و تشکر را دارم.

## چکیده

امروزه از ساختارهای چندپردازنده نهفته درونی به عنوان یک بستر برای پیاده سازی برنامه های کاربردی چندرسانه ای یاد می شود. زمان بندی فرآیندهای تشکیل دهنده و تقسیم منابع میان این فرآیندها، یکی از مهم ترین چالش هایی است که طراحان این سیستم ها با آن مواجه هستند. از سوی دیگر وجود جریان داده ای با ویژگی های متغیر و پارامترهای متغیر در اجرای فرآیندها، به عنوان دو مشخصه اصلی برنامه های کاربردی چندرسانه ای، سبب می گردد الگوریتم های زمان بندی و تقسیم منابع بهینه برای این گونه کاربردها بسیار متفاوت و متمایز از الگوریتم های متداول زمان بندی باشد.

در این رساله ساختار بهینه طراحی الگوریتم های زمان بندی بلادرنگ برای برنامه های کاربردی چندرسانه ای در ساختارهای چندپردازنده ای معرفی شده است. با استفاده از ساختار توصیف شده و بر مبنای الگوریتم های زمان بندی مرسوم ایستا (TDMA) و پویا (EDF) ایده های جدیدی برای طراحی الگوریتم های زمان بندی پویایی با نام های D-TDMA و D-EDF معرفی گردیده اند. نتایج شبیه سازی های متنوع انجام شده روی کدگشای MPEG-2 بعنوان یک نمونه نشان می دهد که ضریب بهره وری منابع پردازشی و حافظه ای برای اجرای این برنامه ای کاربردی در یک ساختار چندپردازنده ای با استفاده از الگوریتم های یاد شده در مقایسه با الگوریتم های زمان بندی متداول بترتیب تا ۳۰٪ و ۴۰٪ افزایش می یابد. در این رساله همچنین برای شبیه سازی سطح بالای برنامه های کاربردی در ساختارهای چندپردازنده ای یک بستر کاری معرفی و طراحی شده است. در مقایسه با سایر نرم افزارهای شبیه سازی سطح بالای برنامه های کاربردی در ساختارهای چندپردازنده ای بستر کاری معرفی شده علاوه بر دارا بودن ویژگی های خاص و یکتا، از سرعت بالا در شبیه سازی نیز برخوردار می باشد. همچنین نتایج بدست آمده از شبیه سازی

برنامه‌های کاربردی با استفاده از این بستر نتایج قابل مقایسه با نرم‌افزارهای شبیه‌سازی سطح پایین را در کسری از زمان آنها ارائه می‌دهد.



## فهرست مطالب

|   |    |
|---|----|
| فصل ۱. مقدمه  | ۱  |
| فصل ۲. معرفی ساختارهای چندپردازنده‌ای و برنامه‌های کاربردی چندرسانه‌ای                  | ۷  |
| ۱-۲. مقدمه  | ۸  |
| ۲-۲. ویژگی برنامه‌های کاربردی چندرسانه‌ای   | ۸  |
| ۱-۲-۲. جریان داده در سیستم‌های چندپردازنده‌ای   | ۹  |
| ۲-۲-۲. پردازش داده در سیستم‌های چندرسانه‌ای   | ۹  |
| ۳-۲-۲. عملیات موازی در استانداردهای چندرسانه‌ای   | ۱۰ |
| ۲-۲. ویژگی ساختارهای چندپردازنده‌ای   | ۱۱ |
| ۳-۲. طراحی برنامه‌های چندرسانه‌ای در ساختارهای چندپردازنده‌ای                           | ۱۵ |
| ۱-۳-۲. توصیف برنامه‌ی کاربردی   | ۱۵ |
| ۲-۳-۲. توصیف محدودیت‌های برنامه‌ی کاربردی: کیفیت ارائه‌ی سرویس                          | ۱۷ |
| ۳-۳-۲. چگونگی تخصیص منابع و زمان‌بندی فرآیندها  | ۱۷ |
| فصل ۳. مروری بر الگوریتم‌های زمان‌بندی بلادرنگ و معرفی ساختار بهینه                     | ۱۸ |
| ۱-۳. مقدمه  | ۱۹ |
| ۲-۳. معرفی الگوریتم‌های زمان‌بندی و مفاهیم سیستم‌های بلادرنگ                            | ۲۰ |
| ۱-۲-۳. سیستم‌های بلادرنگ  | ۲۱ |
| ۲-۲-۳. اصول زمان‌بندی بلادرنگ   | ۲۳ |
| ۳-۳. مروری بر الگوریتم‌های زمان‌بندی ارائه شده  | ۲۷ |
| ۱-۳-۳. الگوریتم‌های زمان‌بندی جریان داده‌ای   | ۲۷ |
| ۲-۳-۳. الگوریتم‌های زمان‌بندی برای ساختارهای چندپردازنده‌ای                             | ۳۰ |
| ۴-۳. ساختار بهینه برای الگوریتم‌های زمان‌بندی در سیستم‌های چندرسانه‌ای و چندپردازنده‌ای | ۳۲ |
| ۱-۴-۳. طراحی سیستم بدون تشریک منابع   | ۳۳ |
| ۲-۴-۳. طراحی سیستم با تشریک منابع به صورت ایستا   | ۳۴ |
| ۳-۴-۳. طراحی سیستم با تشریک منابع به صورت پویا  | ۳۵ |
| فصل ۴. الگوریتم‌های پیشنهادی براساس الگوهای تخصیص منبع پیش از اجرا (TDMA)               | ۳۹ |
| ۱-۴. معرفی ویژگی‌های الگوریتم TDMA به‌عنوان الگوریتم پایه                               | ۴۰ |
| ۲-۴. معرفی ایده طراحی الگوریتم TDMA پویا  | ۴۰ |

|    |   |
|----|---|
| ۴۳ | ۳-۴. الگوریتم‌های مختلف طراحی شده براساس ایده D-TDMA                      |
| ۴۳ | ۱-۳-۴. پارامترهای تصمیم‌گیری  |
| ۴۶ | ۲-۳-۴. زمان تصمیم‌گیری  |
| ۴۸ | ۳-۳-۴. مدل چندپردازنده‌ای   |
| ۴۸ | ۴-۳-۴. خلاصه‌ای از ویژگی‌های الگوریتم‌های طراحی شده بر اساس ایده D-TDMA   |
| ۵۲ | فصل ۵. الگوریتم‌های پیشنهادی براساس الگوهای تخصیص منبع در حین اجرا (EDF)  |
| ۵۳ | ۱-۵. مقدمه  |
| ۵۳ | ۲-۵. معرفی الگوریتم EDF به‌عنوان الگوریتم زمان‌بندی پایه                  |
| ۵۴ | ۳-۵. معرفی ایده طراحی الگوریتم EDF پویا                                   |
| ۵۷ | ۴-۵. الگوریتم‌های مختلف طراحی شده براساس ایده D-EDF                       |
| ۵۷ | ۱-۴-۵. استفاده از تکنیک صف‌های چندگانه                                    |
| ۶۰ | ۲-۴-۵. استفاده از ضرب‌العجل‌های چندگانه                                   |
| ۶۱ | ۳-۴-۵. استفاده از ضرب‌العجل‌های متغیر                                     |
| ۶۲ | ۴-۴-۵. مدل چندپردازنده‌ای   |
| ۶۲ | ۵-۴-۵. خلاصه و چکیده الگوریتم‌های طراحی شده براساس ایده D-EDF             |
| ۶۶ | فصل ۶. پیاده‌سازی الگوریتم‌های طراحی شده                                  |
| ۶۷ | ۱-۶. مقدمه  |
| ۶۷ | ۲-۶. توصیف سیستم ارزیابی الگوریتم‌های بلادرنگ در ساختارهای چندپردازنده‌ای |
| ۶۷ | ۱-۲-۶. هدف پیاده‌سازی   |
| ۶۹ | ۲-۲-۶. معیارهای ارزیابی الگوریتم‌های زمان‌بندی و کارایی سیستم             |
| ۷۰ | ۳-۲-۶. معرفی عناصر سازنده سیستم DSSP                                      |
| ۷۱ | ۴-۲-۶. انتقال جریان داده‌ها: ارتباط میان منابع و فرآیندها                 |
| ۷۵ | ۵-۲-۶. مولدهای جریان داده   |
| ۷۹ | ۶-۲-۶. فرآیندهای اجرایی   |
| ۷۹ | ۷-۲-۶. پردازنده‌ها و الگوریتم‌های تخصیص منابع و زمان‌بندی                 |
| ۸۴ | ۳-۶. پیاده‌سازی ساختارهای پویا  |
| ۸۴ | ۱-۳-۶. ساختار داده‌ای مورد استفاده برای الگوریتم‌های زمان‌بندی پویا       |
| ۹۰ | ۲-۳-۶. پیاده‌سازی الگوریتم‌های زمان‌بندی پویا                             |
| ۹۵ | ۳-۳-۶. خلاصه‌ای از ویژگی‌های سیستم DSSP                                   |

|          |   |
|----------|---|
| ۹۸.....  | ۴-۶. برنامه‌ی کاربردی با استفاده از هسته مرکزی DSSP                               |
| ۹۸.....  | ۴-۶-۱. تنظیم پارامترهای توصیف کننده سیستم   |
| ۱۰۱..... | ۴-۶-۲. تنظیم مدل‌های پویای زمان‌بندی  |
| ۱۰۳..... | فصل ۷. ارزیابی الگوریتم‌ها و مقایسه نتایج   |
| ۱۰۴..... | ۷-۱. مقدمه  |
| ۱۰۴..... | ۷-۲. ارزیابی الگوریتم‌ها با استفاده از ورودی‌های اتفاقی                           |
| ۱۰۶..... | ۷-۲-۱. مقایسه الگوریتم‌های خانواده D-TDMA با الگوریتم پایه                        |
| ۱۱۷..... | ۷-۲-۲. مقایسه الگوریتم‌های خانواده D-EDF با الگوریتم پایه                         |
| ۱۲۸..... | ۷-۳. استفاده از الگوریتم‌های زمان‌بندی پویا در پیاده‌سازی برنامه‌ی کاربردی MPEG-2 |
| ۱۲۸..... | ۳-۱. معرفی ساختار چندپردازنده‌ای برای پیاده‌سازی برنامه‌ی کاربردی MPEG-2          |
| ۱۳۳..... | ۳-۲. نتایج به‌دست آمده از اجرای برنامه‌ی کاربردی MPEG-2 در سیستم DSSP             |
| ۱۴۲..... | ۳-۳. مقایسه نتایج به‌دست آمده با پیاده‌سازی‌های مشابه                             |
| ۱۴۴..... | فصل ۸. نتیجه‌گیری و کارهای آینده  |
| ۱۴۵..... | ۸-۱. نتیجه‌گیری   |
| ۱۴۶..... | ۸-۲. کارهای آینده   |
| ۱۴۹..... | فصل ۹. مراجع و منابع  |
| ۱۵۴..... | فصل ۱۰. مقالات منتشرشده   |
| ۱۵۵..... | ۱۰-۱. مقالات منتشرشده در کنفرانس‌ها   |
| ۱۵۵..... | ۱۰-۲. مقالات منتشرشده در مجلات  |
| ۱۵۵..... | ۱۰-۳. مقالات ارسال شده به کنفرانس‌ها  |

## فهرست جدول‌ها

|   |     |
|---|-----|
| جدول ۴-۱ : ویژگی‌های الگوریتم‌های زمان‌بندی خانواده D-TDMA.....                               | ۵۱  |
| جدول ۵-۱ : ویژگی‌های الگوریتم‌های زمان‌بندی خانواده D-EDF.....                                | ۶۴  |
| جدول ۶-۱ : عناصر تشکیل دهنده ساختار داده‌ای Core_Param.....                                   | ۸۶  |
| جدول ۶-۲ : مدل‌های زمان‌بندی پویای پیاده‌سازی شده.....  | ۸۶  |
| جدول ۶-۳ : توصیف چگونگی تعیین مقدار جدید انواع مختلف متغیرهای پویا.....                       | ۸۷  |
| جدول ۶-۴ : عناصر تشکیل دهنده ساختار داده‌ای فرآیندهای پویا.....                               | ۸۸  |
| جدول ۶-۵ : معرفی عناصر تشکیل دهنده ساختار داده‌ای ویژگی‌های لحظه‌ای فرآیندها.....             | ۹۰  |
| جدول ۶-۶ : عناصر تشکیل دهنده ساختار TDMA_Param.....   | ۹۱  |
| جدول ۶-۷ : عناصر تشکیل دهنده ساختار EDF_Param.....  | ۹۴  |
| جدول ۶-۸ : پارامترهای توصیف کننده یک برنامه‌ی کاربردی و ساختار اجرایی آن در سیستم ۹۷DSSP..... | ۱۰۶ |
| جدول ۷-۱ : ویژگی‌های آزمون‌های توصیف شده.....   | ۱۰۶ |
| جدول ۷-۲ : ویژگی‌های جریان‌های ویدیو.....   | ۱۳۳ |
| جدول ۷-۳ : ویژگی‌های جریان صدا.....   | ۱۳۳ |
| جدول ۷-۴ : معرفی جریان‌های چندرسانه‌ای ورودی.....   | ۱۳۴ |

## فهرست شکل‌ها

- شکل ۱-۲ : ساختار یک سیستم چندپردازنده‌ای ..... ۱۲
- شکل ۲-۲ : ساختار کدکننده MPEG-2 ..... ۱۳
- شکل ۳-۲ : مراحل پیاده‌سازی یک برنامه‌ی کاربردی در یک ساختار چندپردازنده‌ای ..... ۱۵
- شکل ۱-۳ : زمان‌های مهم در اجرای یک فرآیند در سیستم‌های بلادرنگ ..... ۲۴
- شکل ۱-۴ : سیستم ساده برای ارزیابی الگوریتم‌های تقسیم منابع پویا ..... ۴۱
- شکل ۱-۵ : سیستم ساده برای ارزیابی الگوریتم‌های تقسیم منابع پویا ..... ۵۵
- شکل ۱-۶ : فرآیند فعال شونده اجماعی ..... ۷۲
- شکل ۲-۶ : ورودی متناوب ..... ۷۵
- شکل ۳-۶ : ورودی متناوب با تقدم و تأخر ..... ۷۶
- شکل ۴-۶ : ورودی متناوب و پیوسته ..... ۷۷
- شکل ۵-۶ : نمایی از صفحه نمایش پارامترهای سیستم توصیف شده در DSSP-UI ..... ۹۹
- شکل ۶-۶ : فرم تنظیم پارامترهای جریان داده ..... ۱۰۱
- شکل ۷-۶ : فرم تنظیم پارامترهای فرآیند ..... ۱۰۱
- شکل ۸-۶ : فرم انتخاب الگوریتم‌های زمان‌بندی پویا برای ارزیابی سیستم ..... ۱۰۲
- شکل ۱-۷ : ساختار شماره ۱ - یک پردازنده، دو جریان داده ..... ۱۰۵
- شکل ۲-۷ : ساختار شماره ۲ - یک پردازنده، سه جریان داده ..... ۱۰۵
- شکل ۳-۷ : ساختار شماره ۳ - دو پردازنده، دو جریان داده ..... ۱۰۵
- شکل ۴-۷ : ساختار شماره ۴ - دو پردازنده، سه جریان داده ..... ۱۰۵
- شکل ۵-۷ : ساختار عناصر تشکیل‌دهنده برنامه‌ی کاربردی کدگشای ویدیو MPEG-2 ..... ۱۲۸
- شکل ۶-۷ : ساختار آزمایشی برای کدگشایی صوت و تصویر به صورت هم‌زمان ..... ۱۳۰
- شکل ۷-۷ : ساختار آزمایشی برای کدگشایی جریان ویدیو MPEG-2 با دو کیفیت متفاوت ..... ۱۳۲
- شکل ۸-۷ : ساختار در نظر گرفته شده برای پردازش هم‌زمان دو جریان تصویر متفاوت ..... ۱۳۳

# فصل ۱. مقدمه

بیش از یک دهه است که روش طراحی سیستم بر روی یک تراشه<sup>۱</sup> به عنوان یک رویکرد جدید و کارا در نزد طراحان سیستم شناخته می‌شود. طراحی یک سیستم به صورت کاملاً سخت‌افزاری و یا طراحی همان سیستم به صورت برنامه‌ای نرم‌افزاری وقابل اجرا بر روی یک پردازنده، هر کدام مزایا و معایبی دارند. در برخی موارد سیستم کاملاً سخت‌افزاری و در پاره‌ای از موارد سیستم‌های نرم‌افزاری بر رقیب خویش برتری می‌یابند. سیستم سخت‌افزاری برای یک کاربرد خاص پیاده‌سازی می‌شود و در طراحی آن ملاحظاتی در نظر گرفته می‌شود که ویژه‌ی همان سیستم می‌باشد. تغییر ویژگی‌های یک سیستم سخت‌افزاری پیاده‌سازی شده مستلزم طراحی و بازنگری مجدد می‌باشد. اما به دلیل آن که پردازنده‌ای که باید پیاده‌سازی نرم‌افزاری سیستم بر روی آن اجرا گردد عام منظوره<sup>۲</sup> می‌باشد امکان تغییر نرم‌افزار راحت‌تر و سریع‌تر می‌باشد. اما معمولاً پیاده‌سازی نرم‌افزاری به اندازه‌ی سیستم سخت‌افزاری برای کاربرد خاص بهینه نمی‌باشد. به طور کلی انتظار طراح از یک پردازنده آن است که بتواند پیاده‌سازی‌های گوناگونی را اجرا نموده و کاربری‌های متنوعی داشته باشد حال آن که از یک سیستم سخت‌افزاری تنها این توقع وجود دارد که کاربردی را داشته باشد که به منظور آن طراحی شده و انتظار رفتارهای متنوع از آن وجود ندارد. سیستم بر روی یک تراشه، که اکنون به یک ایده‌ی محوری در طراحی سیستم‌های دیجیتال تبدیل شده، تلاش می‌کند تا مزایای هر دو روش پیاده‌سازی را تجمیع نموده و از معایب آن‌ها نیز اجتناب نمایند. پیاده‌سازی سخت‌افزاری سبب تولید سیستمی با کارایی بالاتر خواهد شد، در حالی که انعطاف پذیری<sup>۳</sup> چندانی ندارد و زمان طراحی و تولید آن نیز زمان قابل توجهی خواهد بود. اما استفاده از سیستم‌های نرم‌افزاری که برای یک پردازنده‌ی نهفته<sup>۴</sup> طراحی می‌شوند سبب کاهش زمان رسیدن محصول به بازار<sup>۵</sup> می‌شود. همچنین این سیستم‌ها انعطاف‌پذیری و قابلیت تغییر و توسعه‌ی بیش‌تری دارند و قابلیت تنظیم<sup>۶</sup> و تغییر را به ویژگی‌های سیستم اضافه می‌نماید. اما باید توجه داشت سیستمی که به صورت نرم‌افزاری و برای یک پردازنده‌ی نهفته تولید می‌گردد عموماً در مقایسه با همان سیستم که به صورت سخت‌افزاری طراحی شده است از کارایی کم‌تری برخوردار است.

توسعه‌ی فناوری و افزایش نیاز کاربردهای متداول برای سیستم‌های دیجیتال سبب گردید که سیستم‌های بر روی یک تراشه که ترکیبی از یک پردازنده و تعدادی شتاب‌دهنده‌ی سخت‌افزاری<sup>۷</sup> است توان رسیدن به بالاتر از حدی مشخص در کارایی را نداشته باشند. اولین محدودیت که بر سر راه یک سیستم یکپارچه و هم‌زمان بر روی یک تراشه وجود دارد محدودیت سرعت نور است. اگر فرض کنیم قطر یک تراشه که

<sup>۱</sup> System on Chip (SoC)

<sup>۲</sup> General Purpose Processor

<sup>۳</sup> Flexibility

<sup>۴</sup> Embedded Processor

<sup>۵</sup> Time to Market

<sup>۶</sup> Configurable

<sup>۷</sup> Hardware Accelerator

طولانی‌ترین مسیر در آن است برابر سه سانتی‌متر باشد با در نظر گرفتن سرعت نور درمی‌یابیم که اگر داده‌ای بخواهد این مسیر را طی کند، در آن تراشه در بهترین شرایط هرگز به فرکانسی کاری بالاتر از ده گیگاهرتز نخواهیم رسید [۱]. علاوه بر آن توسعه‌ی تکنولوژی و کاهش ابعاد آن مشکل اتصالات را بسیار حائز اهمیت نموده‌است. افزایش شدید مصرف توان با کاهش ابعاد سیستم سبب شده‌است که در نظر گرفتن طول و توپولوژی اتصالات به چالشی مهم در طراحی سیستم بدل شود و امکان گسترش ابعاد سیستم به راحتی وجود نداشته باشد [۲].

بنابراین اگر برنامه‌ی کاربردی<sup>۸</sup> نیاز به اجرای دستورالعمل‌های فراوانی در واحد زمان داشته باشد، با توجه به محدودیت‌هایی یاد شده در طراحی سیستم‌های دیجیتال، در پاره‌ای از موارد امکان پیاده‌سازی برنامه‌ی کاربردی در یک سیستم بر روی یک تراشه وجود ندارد. ناگزیر باید راه‌حل‌های جدیدی را برای طراحی سیستم برگزید. راه‌حلی که در سالیان اخیر در مسیر طراحی سیستم ایجاد گردید و مورد اقبال مهندسين طراح واقع شد، سیستم‌های چندپردازنده‌ای بر روی یک تراشه<sup>۹</sup> است. ایده‌ی مرکزی این سیستم‌ها رویکرد به سیستم‌های توزیع شده در مقابل سیستم‌های متمرکز می‌باشد [۳]. در حقیقت به جای طراحی یکپارچه‌ی یک سیستم بزرگ و با کارایی پایین، از تعداد زیادی سیستم کوچک با کارایی بالاتر استفاده کرده و عملیات محاسباتی برنامه‌ی کاربردی را بر روی آن‌ها توزیع می‌نماییم. به این طریق هم عناصر سازنده‌ی کوچک‌تر ما کارایی بالاتری خواهند داشت و هم اجرای هم‌زمان عناصر سیستم سبب هم‌افزایی عناصر کوچک و دستیابی به بهره‌وری بیش‌تر منابع خواهد شد. مهم‌ترین پیش‌فرض‌ها در طراحی یک برنامه‌ی کاربردی بر روی سیستم‌های چندپردازنده‌ای بر روی یک تراشه آن است که اولاً حجم عملیات سیستم به حدی باشد که هزینه‌ی طراحی و اجرای آن بر روی یک سیستم تک‌پردازنده‌ای بر روی یک تراشه بیش‌تر از مقیاس قابل قبول باشد و ثانیاً امکان استخراج شاخه‌های عملیات اجرایی موازی وجود داشته باشد [۲]. با وجود این دو شرط می‌توان از روش طراحی چند پردازنده‌ای بر روی یک تراشه به عنوان یک از راه‌حل‌های موجود برای افزایش کارایی و کاهش هزینه‌ی طراحی برنامه‌ی کاربردی استفاده نمود [۴].

طراحی سیستم‌های چندپردازنده‌ای به سبب افزودن ویژگی‌های جدید به دنیای طراحی، دارای مسائل نوینی است که در هنگام طراحی سیستم باید مورد توجه قرار گیرد. این مسائل بر آن چه که پیش از این در فضای طراحی سیستم‌های بر روی تراشه وجود داشت افزوده می‌گردد و در نتیجه سبب بزرگ‌تر شدن فضای طراحی خواهد شد.

مهم‌ترین مسائلی که در طراحی یک سیستم چندپردازنده بر روی تراشه باید مورد توجه قرارگیرد و پیش از طراحی سیستم باید برای آن‌ها پاسخ مناسب یافته شود، عبارتند از [۲] [۵] [۶]:

<sup>۸</sup> Application

<sup>۹</sup> Multiprocessor System on Chip (MPSoC)



- معماری پردازنده‌ها
- ساختار واحدهای حافظه
- معماری اتصالات موجود میان عناصر سیستم.

در بررسی هر کدام از این موضوعات پارامترها و مسایل حائز اهمیتی یافته خواهد شد که مطالعه بر روی هر کدام و یافتن نقطه‌ی بهینه پیاده‌سازی مستلزم جستجو در فضای مهیب طراحی چند بعدی می‌باشد. بر انتخاب این پاسخ‌ها و رسیدن به راه‌حل مساله معیارهایی دلالت می‌کنند که آن‌ها نیز باید از سوی مهندس طراح سیستم برگزیده شوند. ویژگی‌های برنامه‌ی کاربردی و نیازها و ساختارهای آن، بستری که سیستم باید بر روی آن پیاده‌سازی شود، معیارهای بهینه‌سازی، زمان طراحی و تولید سیستم و سایر محدودیت‌هایی که به مسیر طراحی جهت می‌دهند، می‌توانند مجموعه‌ی معیارهای طراحی سیستم را شکل دهند.

برنامه‌ی کاربردی خاصی که در این رساله مورد توجه قرار گرفته، استانداردهای سیستم‌های چندرسانه‌ای<sup>۱۰</sup> می‌باشد. این استانداردها مخصوص کدگذاری و کدگشایی جریان تصاویر و صوت است. بدیهی است که کدگذاری جریان چندرسانه<sup>۱۱</sup> در این استانداردها عملیاتی است که تنها یک‌بار و در فرستنده صورت می‌پذیرد. حجم عملیات بالای مورد نیاز برای کدگذاری استفاده از دستگاه‌های کامپیوتری را موجه‌تر از سیستم‌های بر روی یک تراشه می‌نماید. چرا که در سمت کدگذار کمبود منابعی هم‌چون انرژی، منابع محاسباتی و حافظه‌ای به‌سبب عدم نیاز به قابل حمل بودن کدگذار و عدم استفاده‌ی مشتری عام از آن وجود ندارد و می‌توان از کامپیوترهای قدرتمند برای این منظور استفاده نمود. اما در سمت کدگشا که باید بر روی هر گیرنده‌ی تصویر وجود داشته باشد، احتمال مواجهه با این محدودیت‌ها بیش‌تر است. این محدودیت‌ها دامنه‌ی بسیار متنوعی دارند و شامل محدودیت در سیلیکون، انرژی، فرکانس کاری، حافظه و دیگر محدودیت‌های مشابه خواهند بود. بنابراین کاربرد سیستم‌های بر روی یک تراشه بیش‌تر برای سمت کدگشای استاندارد قابل توجیه خواهد بود.

با توجه به مسایل گفته‌شده، پیاده‌سازی برنامه‌های کاربردی چندرسانه‌ای در سیستم‌های چندپردازنده‌ای از پیچیدگی‌های خاصی برخوردار است. یکی از موضوعات مورد علاقه محققان در چند سال اخیر، طراحی و پیاده‌سازی ابزارهایی می‌باشد که به کمک آن‌ها بتوان مدلی از نگاشت<sup>۱۲</sup> برنامه‌ی کاربردی بر منابع موجود در سیستم‌های چندپردازنده‌ای ارائه نمود. این نگاشت‌ها عموماً با توجه به توصیف سطح بالای برنامه‌ی کاربردی چندرسانه‌ای صورت می‌پذیرد. نگاشت یک برنامه‌ی کاربردی بر روی یک سیستم چندپردازنده‌ای دارای سه مرحله اصلی می‌باشد.

<sup>۱۰</sup> Multimedia

<sup>۱۱</sup> Media Stream

<sup>۱۲</sup> Mapping

- تعیین و تخصیص پردازنده به فرآیندهای<sup>۱۳</sup> تشکیل دهنده‌ی برنامه‌ی کاربردی
- تعیین ترتیب اجرای فرآیندهای تخصیص داده شده به هر پردازنده
- تعیین زمان شروع اجرای هر فرآیند بر روی هر پردازنده
- تخصیص منابع حافظه‌ای

مجموع مراحل یاد شده زمان‌بندی<sup>۱۴</sup> برنامه‌ی کاربردی نامیده می‌شود. نکته کلیدی در طراحی و پیاده‌سازی زمان‌بند یک برنامه‌های کاربردی چندرسانه‌ای در سیستم‌های چندپردازنده‌ای که سبب تمایز آن از ساختارهای زمان‌بندی کلاسیک می‌گردد، نقش جابجایی داده‌ها میان فرآیندهایی است که توسط پردازنده‌های مختلف اجرا می‌شوند. در برنامه‌های کاربردی چندرسانه‌های جابجایی داده‌ها به اندازه پردازش داده‌ها در تعیین زمان اجرا و توان مصرفی حائز اهمیت می‌باشد. هزینه ارتباط میان پردازنده‌ها می‌تواند اثر قابل توجهی بر سرعت اجرای برنامه‌ی کاربردی داشته باشد. توصیف و تعریف چگونگی ارتباط میان پردازنده‌ها نقش مهمی در طراحی و پیاده‌سازی مقرون به صرفه و بهینه برنامه‌های کاربردی چندرسانه‌ای در سیستم‌های چندپردازنده‌ای دارد.

هدف اصلی این رساله معرفی الگوریتم‌های بهینه زمان‌بندی برای برنامه‌های کاربردی چندرسانه‌ای در ساختارهای چندپردازنده‌ای می‌باشد. در گفتار اول، ضمن بیان ویژگی‌های برنامه‌های کاربردی چندرسانه‌ای و چندپردازنده‌ای، از طراحی زمان‌بند بعنوان یکی از چالش‌های مهم طراحی این‌گونه سیستم‌ها یاد می‌شود. همچنین نواقص موجود در الگوریتم‌های زمان‌بندی طراحی شده به تفصیل مورد بررسی قرار گرفته و ساختار بهینه زمان‌بندی برای سیستم‌های چندرسانه‌ای در ساختارهای چندپردازنده‌ای معرفی می‌گردد. در گفتار دوم الگوریتم‌ها و ایده‌های جدید طراحی الگوریتم‌های زمان‌بندی بلادرنگ<sup>۱۵</sup> معرفی خواهد شد. ایده‌های معرفی شده بر پایه ساختار بهینه توصیف شده در گفتار اول طراحی گردیده است. در گفتار پایانی بستر کاری جدیدی را معرفی می‌نماییم که برای ارزیابی کارایی برنامه‌های کاربردی در ساختارهای چندپردازنده‌ای مورد استفاده قرار می‌گیرد. این بستر کاری دارای سرعت بالایی در شبیه‌سازی و اجرای برنامه‌های کاربردی می‌باشد. همچنین در مقایسه با مدل‌های مشابه نتایج بدست آمده از اجرای برنامه کاربردی در این ساختار دارای دقت بالایی می‌باشد. چگونگی پیاده‌سازی الگوریتم‌های توصیف شده در گفتار دوم استفاده از بستر کاری معرفی شده نیز در گفتار پایانی تشریح می‌شود. با ارزیابی و مقایسه نتایج استفاده از الگوریتم‌های طراحی شده این گفتار به پایان می‌رسد.

<sup>13</sup> Task

<sup>14</sup> Scheduling

<sup>15</sup> Real Time

# گفتار اول

توصیف مسأله:

نیاز برنامه‌های کاربردی چندرسانه‌ای

و ساختارهای چندپردازنده‌ای

به الگوریتم‌های زمان‌بندی پویا

فصل ۲. معرفی

ساختارهای

چندپردازنده‌ای و

برنامه‌های کاربردی

چندرسانه‌ای