

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ
سُر



دانشکده مهندسی برق

رساله دکتری مهندسی برق - الکترونیک

طراحی مدارهای دینامیک توان پایین، مقاوم در برابر نشتی برای گیتهای عریض در
تکنولوژیهای CMOS مقیاس نانو

محمد آسیابی

استاد راهنما:

دکتر علی پیروی

زمستان ۱۳۹۱

تصویب نامه

دانشگاه فردوسی مشهد

دانشکده مهندسی برق

تاییدیه هیئت داوران

این رساله که توسط

محمد آسیایی

تهیه و جهت اخذ درجه دکتری تخصصی در رشته مهندسی برق گرایش الکترونیک به هیات داوران ارائه گردیده، مورد تایید شورای تحصیلات تکمیلی گروه برق دانشکده مهندسی دانشگاه فردوسی مشهد می باشد.

تاریخ دفاع: ۱۳۹۱/۱۲/۱۷

اعضا هیات داوران

استاد راهنمای	۱- آقای دکتر علی پیروی
استاد دفاع خارجی	۲- آقای دکتر سید مهدی فخرایی
استاد دفاع خارجی	۳- آقای دکتر محمد شریف خانی
استاد دفاع داخلی	۲- آقای دکتر سعید حسینی خیاط
استاد دفاع داخلی	۳- آقای دکتر محمد میمندی نژاد
نماینده تحصیلات تکمیلی	۴- آقای دکتر پژمان پورمحمدیان

تعهد نامه

عنوان رساله:

طراحی مدارهای دینامیک توان پایین، مقاوم در برابر نشتی برای گیتهای عریض در تکنولوژیهای CMOS مقیاس نانو
اینجانب محمد آسیابی دانشجوی دوره دکتری رشته مهندسی برق - الکترونیک دانشکده مهندسی دانشگاه فردوسی مشهد تحت راهنمایی آقای دکتر علی پیروی معهد می شوم:

- نتایج ارائه شده در این پایان نامه حاصل مطالعات علمی و عملی اینجانب بوده، مسئولیت صحت و اصالت مطالب مندرج را به طور کامل بر عهده می گیرم.
- در خصوص استفاده از نتایج پژوهشهاي محققان دیگر به مرجع مورد نظر استناد شده است.
- مطالب مندرج در این پایان نامه را اینجانب یا فرد یگری به منظور اخذ هیچ نوع مدرک یا امتیازی تاکنون به هیچ مرجعی تسلیم نکرده است.
- کلیه حقوق معنوی این اثر به دانشگاه فردوسی مشهد تعلق دارد. مقالات مستخرج از پایان نامه، ذیل نام دانشگاه فردوسی مشهد (Ferdowsi University of Mashhad) به چاپ خواهد رسید.
- حقوق معنوی تمام افرادی که در به دست آمدن نتایج اصلی پایان نامه تاثیر گذار بوده اند در مقالات مستخرج از رساله رعایت خواهد شد.
- در خصوص استفاده از موجودات زنده یا بافت‌های آنها برای انجام پایان نامه، کلیه ضوابط و اصول اخلاقی مربوطه رعایت شده است.

تاریخ

نام و امضاء دانشجو

مالکیت نتایج و حق نشر

کلیه حقوق معنوی این اثر و محصولات آن (مقالات مستخرج، برنامه های رایانه ای، نرم افزارها و تجهیزات ساخته شده) به دانشگاه فردوسی مشهد تعلق دارد و بدون اخذ اجازه کتبی از دانشگاه قابل واگذاری به شخص ثالث نیست.

استفاده از اطلاعات و نتایج این پایان نامه بدون ذکر مرجع مجاز نیست.

تقدیم به:

شهدائی هشت سال دفاع مقدس

مخصوصا شهید غلامعلی صداقتی

و پیشکش به:

پدر و مادر بسیار دلسوزم

و خانواده مهربانم

که تمام موقتیهای

خود را مديون آنها هستم.

تشکر و قدردانی

سپاس خدایی را که سخنوران در ستودن او بمانند و شمارگان، شمردن نعمت‌های او ندانند و سپاس خدایی را که توفیق تحصیل و همچواری با آقا امام هشتم (ع) را عطا فرمود.

اکنون که با یاری خداوند متعال موفق به اتمام این مقطع تحصیلی شده‌ام، بر خود لازم می‌دانم از زحمات بی‌شائبه و راهنمایی‌های دلسوزانه استاد گرانقدر جناب آقای دکتر پیروی که در انجام این رساله به عنوان استاد راهنمای نهایت همکاری را داشته اند صمیمانه تشکر و قدردانی کنم.

از داوران گرامی، آفایان دکتر مهدی فخرایی، دکتر محمد شریف خانی، دکتر سعید حسینی خیاط و دکتر محمد میمندی نژاد به خاطر دقت نظر در مطالعه رساله و ارائه پیشنهادات سازنده و مفید، نهایت سپاسگزاری و امتنان را دارم.

در انتها مراتب سپاس و قدردانی خود را نسبت به پدر و مادر عزیزم و خانواده همسرم بابت کمکهای بی‌دریغی که به اینجانب داشته‌اند، اعلام می‌دارم.

فرم چکیده پایان نامه تحصیلی دوره تحصیلات تکمیلی	
نام خانوادگی دانشجو: آسیابی	نام: محمد
استاد یا اساتید راهنما: دکتر علی پیروی	استاد یا اساتید مشاور:-
دانشکده: مهندسی رشته: برق	گرایش: الکترونیک مقطع: دکترا تحصصی Ph.D
تاریخ دفاع: ۱۳۹۱/۱۲/۱۷	تعداد صفحات: ۱۱۳
عنوان رساله: طراحی مدارهای دینامیک توان پایین، مقاوم در برابر نشتی برای گیتهای عربض در تکنولوژیهای CMOS مقیاس نانو	کلید واژه‌ها: منطق دومینو، گیتهای با درون دهی بسیار زیاد، مصنوبیت در برابر نویز جریان نشتی، جریان تنازعی
چکیده:	
<p>با ادامه روند کوچک شدن طول کanal ترانزیستورها در تکنولوژیهای CMOS مقیاس نانو، جریان نشتی افزایش می‌یابد بطوریکه توان نشتی، مخصوصاً در گیتهای عربض، مولفه بسیار زیادی از کل توان تلفاتی سیستم را تشکیل می‌دهد. از سوی دیگر افزایش جریان نشتی منجر به کاهش مصنوبیت در برابر نویز مخصوصاً در گیتهای دینامیکی عربض (با درون دهی زیاد) می‌گردد. بنابراین کاهش توان نشتی و افزایش مصنوبیت در برابر نویز به موضوع مهمی در کاربردهای توان-پایین و عملکرد بالا مانند وسایل قابل حمل تبدیل شده است. طرحهای بسیاری جهت کاهش توان ارائه شده‌اند، اما کاهش توان به بهای از دست دادن سرعت و یا کاهش حاشیه نویز است. در نتیجه تکنیکهای جدیدی برای طراحی مدارهای با عملکرد مناسب و توان پایین لازم است.</p> <p>با توجه به اینکه گیتهای عربض در واحدهای بحرانی ریزپردازنده‌ها شامل رجیستر فایلهای، حافظه‌های با آدرس پذیری محتوایی مورد استفاده در حافظه‌های نهان و غیره کاربرد دارند، در این رساله چند طرح مداری جهت کاهش توان و افزایش مصنوبیت در برابر نویز گیتهای عربض ارائه می‌گردد تا در ریزپردازنده‌های جدید مورد استفاده واقع شود. نواوری‌های انجام شده در سطح مدار می‌باشند و با مدارهای دیگر در منطق دومینو تفاوت ساختاری دارند.</p>	
<p>در مدار پیشنهادی اول، از اختلاف بین جریان نشتی ترانزیستورهای خاموش و جریان موجود در ترانزیستورهای روش شبکه پایین کش استفاده می‌شود تا جریان ترانزیستور نگهدارنده کترول گردد و توان مصرفی تا ۳۹٪ نسبت به مدار دومینو متداول کم شود. در مدار پیشنهادی دوم، ولتاژ گره دینامیکی با ولتاژ مرجع مقایسه می‌شود تا دو خروجی مکمل تولید گردد. با کاهش نوسان ولتاژ گره دینامیکی توان مصرفی ۶۷٪ نسبت به مدار دومینو دو خطی متداول کاهش می‌یابد. مدار پیشنهادی سوم براساس مقایسه جریان آینه شده شبکه ارزیابی با جریان نشتی آن شبکه در بدترین حالت می‌باشد. بدلیل کاهش ظرفیت خازنی گره متصل به ترانزیستور نگهدارنده، این مدار به نگهدارنده کوچکتری برای پیاده سازی گیتهای عربض نیاز دارد که در نتیجه آن توان مصرفی تا ۵۱٪ نسبت به مدار دومینو متداول کاهش می‌یابد. در نهایت، دو رجیستر فایل و یک مقایسه کننده نشانه به ترتیب با استفاده از مدارهای پیشنهادی اول، سوم و دوم طراحی شدند که بدون کاهش چشمگیر سرعت، توان مصرفی را ۱۴٪، ۱۹٪ و ۳۸٪ کم کردند. با توجه به معیار شایستگی تعریف شده که شامل توان، تاخیر، مساحت و مصنوبیت در برابر نویز می‌باشد، مدارهای پیشنهادی اول، دوم و سوم به ترتیب ۲/۵۶، ۲/۲۸ و ۸/۲۴ برابر بهبود در معیار شایستگی را نسبت به مدارهای دومینو متداول نشان می‌دهند. رجیستر فایل طراحی شده با مدار پیشنهادی اول و مقایسه کننده نشانه طراحی شده با مدار پیشنهادی دوم به ترتیب ۱/۸۷ و ۱/۵۷ برابر بهبود را نسبت به طرحهای پیاده سازی شده با مدار دومینو متداول نشان می‌دهند. در نتیجه این طرحها، برای کاهش توان ریزپردازنده‌هایی که از رجیستر فایلهایی با تعداد پورت زیاد و حافظه‌های نهان با تعداد زیاد مقایسه کننده‌های نشانه استفاده می‌کنند، مناسب هستند.</p>	

فهرست مطالب

۱	۱	۱- مقدمه
۳	۱-۱ هدف از نگارش این رساله	
۵	۱-۲ عوامل موثر در توان مصرفی	
۷	۱-۳ کاهش مصرف توان در مدارهای دیجیتال	
۱۰	-۲ مروری بر کارهای پیشین	
۱۰	۱-۲ روشهای کاهش جریان نشتی در مدارهای VLSI توان-پایین	
۱۲	۲-۲ خانواده منطقی دومینو	
۱۳	۳-۲ مروری بر کارهای انجام شده در منطق دومینو	
۱۴	۱-۳-۲ منطق دومینو سرعت بالا (HS-Domino)	
۱۵	۲-۳-۲ منطق دومینو با نگهدارنده شرطی (CKD)	
۱۶	۳-۳-۲ منطق دومینو با ترانزیستور پایه در حالت دیودی (DFD)	
۱۷	۴-۳-۲ منطق دومینو دارای ترانزیستور نگهدارنده با المثلث جریان نشتی (LCR)	
۱۷	۵-۳-۲ منطق دومینو قسمت بندی شده دیودی (DPD)	
۱۸	۶-۳-۲ منطق دومینو با ولتاژ تعديل شده برای ترانزیستور نگهدارنده	
۱۹	۷-۳-۲ سایر تکنیکهای مداری موجود در منطق دومینو	
۲۱	۴-۴ مدارهای دومینو دو خطی یا تفاضلی	
۲۲	۱-۴-۲ منطق سوئیچ ولتاژ کسکود تفاضلی (DCVS)	
۲۳	۲-۴-۲ منطق DCVS ارتقا یافته (EDCVS)	
۲۴	۳-۴-۲ منطق دومینو با کوپلینگ تقاطعی (XC-Domino)	
۲۵	۴-۴-۲ نوع دومینوی منطق (DDL) DCVS	
۲۵	۵-۴-۲ سایر مدارهای منطق تفاضلی	
۲۷	-۳ طرح پیشنهادی اول: مدار دومینو با نگهدارنده کنترل شونده با رقابت جریان	
۲۸	۱-۳ ایده مداری طرح اول	
۳۱	۲-۳ بهره نویز واحد	
۳۲	۳-۳ تعریف یک معیار شایستگی	
۳۳	۴-۳ تجزیه و تحلیل طرح اول	
۳۶	۵-۳ تعیین اندازه ترانزیستورها	
۳۷	۶-۳ نتایج شبیه سازی	
۴۲	۷-۳ اثر تغییرات فرآیند، دما و ولتاژ روی مدار پیشنهادی اول CKCCD	
۴۷	-۴ طرح پیشنهادی دوم: مدار دومینو مبتنی بر مقایسه ولتاژ	
۵۲	۱-۴ مدار ولتاژ مرجع	

۵۴	۴-۲ تجزیه و تحلیل طرح دوم.....
۵۷	۴-۳ تعیین اندازه ترانزیستورها.....
۵۸	۴-۴ نتایج شبیه سازی و مقایسه
۶۲	۴-۵ نوع تک سر مدار پیشنهادی دوم
۶۴	۴-۶ اثر تغییرات فرآیند، دما و ولتاژ روی طرح پیشنهادی دوم (CDL).....
۶۸	-۵ طرح پیشنهادی سوم: مدار دو مینو مبتنی بر مقایسه جریان.....
۷۱	۵-۱ تجزیه و تحلیل طرح سوم.....
۷۵	۵-۲ تعیین اندازه ترانزیستورها.....
۷۷	۵-۳ نتایج شبیه سازی و مقایسه
۸۰	۵-۴ اثر تغییرات فرآیند، دما و ولتاژ روی طرح سوم.....
۸۵	-۶ استفاده از طرحوهای پیشنهادی در کاهش توان ریزپردازنده ها.....
۸۵	۶-۱ منابع توان تلفاتی در پردازنده ها.....
۸۶	۶-۲ طرحوهای توان پایین
۸۷	۶-۳ طراحی رجیستر فایل توان پایین
۹۱	۶-۴ مقایسه کننده نشانه توان پایین
۹۴	۶-۵ تعیین اندازه ترانزیستورها.....
۹۵	۶-۶ نتایج شبیه سازی رجیستر فایل ها
۹۷	۶-۷ اثر تغییرات فرآیند، دما و ولتاژ روی رجیستر فایلها.....
۹۸	۶-۸ نتایج شبیه سازی مقایسه کننده های نشانه
۱۰۱	۶-۹ اثر تغییرات فرآیند، دما و ولتاژ روی مقایسه کننده های نشانه
۱۰۳	-۷ نتیجه گیری و پیشنهادهایی برای کارهای آینده.....
۱۰۴	۷-۱ نتیجه گیری.....
۱۰۶	۷-۲ پیشنهادهایی برای کارهای آینده.....
۱۰۷	۷-۳ مقالات مستخرج از رساله
۱۰۹	مراجع

فهرست شکل ها

شکل ۱-۱	بلوک دیاگرام پردازنده پنتیوم ۴ ایتل [۹]	۴
شکل ۲-۱ (الف)	بلوک دیاگرام یک رجیستر فایل ساده و (ب) تحقق درگاه خواندن با استفاده از یک مالتی پلکسر 4×1 [۳]	۴
شکل ۳-۱	بلوک دیاگرام یک مقایسه کننده نشانه [۸]	۵
شکل ۱-۲	منطق CMOS جهت پیاده سازی یک گیت AND [۲۴]	۱۲
شکل ۲-۲	پیاده سازی یک گیت AND با منطق دومینو NMOS [۲۴]	۱۲
شکل ۳-۲	گیتهای OR با درون دهی بالای متداول (الف) با ترانزیستور پایه (D1) و (ب) بدون آن (D2) یا D3 [۲] (SFLD)	۱۳
شکل ۴-۲	مدار منطق دومینو سرعت بالا (HSD) [۳۱]	۱۵
شکل ۵-۲	گیت OR عریض با استفاده از مدار منطق دومینو با ترانزیستور نگهدارنده شرطی (CKD) [۳۲]	۱۶
شکل ۶-۲	گیت OR عریض با استفاده از مدار دومینو با ترانزیستور در حالت دیودی (DFD) [۳۸]	۱۶
شکل ۷-۲	گیت OR عریض با استفاده از مدار دومینو دارای ترانزیستور نگهدارنده با المثلثی جریان نشستی (LCR) [۵۰]	۱۷
شکل ۸-۲	مدار دومینو قسمت بندی شده دیودی (DPD) جهت پیاده سازی گیت OR با درون دهی زیاد [۸]	۱۸
شکل ۹-۲	گیت OR عریض با استفاده از مدار دومینو پیشنهادی توسط ونگ [۶۳]	۱۸
شکل ۱۰-۲	نوع ایستای منطق DCVS [۶۸]	۲۳
شکل ۱۱-۲	نوع دینامیک منطق DCVS با مدار تولید سیگنال اتمام [۶۹]	۲۳
شکل ۱۲-۲	منطق EDCVS نوع II [۷۰]	۲۴
شکل ۱۳-۲	منطق دومینو با کوپلینگ تقاطعی (XC-Domino) [۵]	۲۴
شکل ۱۴-۲	منطق DCVS دومینو (DDL) [۷۱]	۲۵
شکل ۱-۳	مفهوم مدار دومینو پیشنهادی (CKCCD)	۲۹
شکل ۲-۳	مدار دومینو پیشنهادی (CKCCD)	۳۰
شکل ۳-۳	شکل موجهای مدار پیشنهادی (CKCCD)	۳۸
شکل ۴-۳	مقایسه توان حالت آماده باش مدارها در تاخیر یکسان	۴۰
شکل ۵-۳	مقایسه FOM نرمالیزه شده	۴۱
شکل ۶-۳	بررسی مدار دومینو استاندارد (SFLD) و CKCCD در دو تکنولوژی متفاوت به ازای ورودیهای مختلف: (الف) تغییرات تاخیر، (ب) تغییرات توان و (ج) تغییرات UNG	۴۳
شکل ۷-۳	اثر تغییر فرآیند روی تاخیر و توان مصرفی نرمالیزه شده گیت AND-OR با ۳۲ ورودی پیاده سازی شده با تکنیک CKCCD مداری	۴۴
شکل ۸-۳	تغییرات تاخیر و توان مصرفی نرمالیزه شده در سه دمای متفاوت گیت AND-OR با ۳۲ ورودی پیاده سازی شده با تکنیک مداری CKCCD	۴۴
شکل ۹-۳	اثر تغییر ولتاژ تغذیه روی تاخیر و توان مصرفی نرمالیزه شده مدار پیشنهادی CKCCD	۴۵
شکل ۱-۴	مفهوم پایه ای مدار دینامیک دو خطی پیشنهادی	۴۷
شکل ۲-۴	یک گیت OR عریض با استفاده از نوع اول مدار پیشنهادی دوم (CDL-Type I) با استفاده از المان تاخیر	۴۸
شکل ۳-۴	یک گیت OR عریض با استفاده از نوع دوم مدار پیشنهادی دوم (CDL-Type II) بدون استفاده از المان تاخیر	۵۱
شکل ۴-۴	مدارهای پیشنهادی برای تولید ولتاژ مرجع	۵۳
شکل ۵-۴	شکل موجهای مدار پیشنهادی (CDL) مربوط به یک گیت OR با ۳۲ ورودی با استفاده از: (الف) نوع اول (-CDL)، (الف) نوع دوم (Type I)	۵۹

۶-۴	شکل ۶-۴ مقایسه UNG های مدارهای مورد بررسی در تاخیر یکسان
۷-۴	شکل ۷-۴ مقایسه ای از توان مصرفی نرمالیزه شده مدارها برحسب تعداد درون دهی در تاخیر یکسان
۸-۴	شکل ۸-۴ نوع تک سر مدار پیشنهادی دوم با استفاده از خازن مجازی
۹-۴	شکل ۹-۴ تاخیر و توان مصرفی نرمالیزه شده نوع تک سر مدار پیشنهادی برحسب تعداد درون- دهی در تاخیر یکسان
۱۰-۴	شکل ۱۰-۴ اثر تغییر فرآیند روی توان و تاخیر نرمالیزه شده مدار پیشنهادی نوع دوم در یک گیت OR با ۶۴ ورودی
۱۱-۴	شکل ۱۱-۴ تغییرات توان و تاخیر نرمالیزه شده مدار پیشنهادی نوع دوم در اثر تغییر ولتاژ تغذیه
۱۲-۴	شکل ۱۲-۴ اثر تغییر دما روی توان و تاخیر نرمالیزه شده مدار پیشنهادی نوع دوم
۱۳	شکل ۱۳-۵ مفهوم مدار دومینو پیشنهادی CCD
۱۴	شکل ۱۴-۵ مدار CCD برای پیاده سازی گیتهای عریض
۱۵	شکل ۱۵-۵ شکل موجهای یک گیت OR ۳۲ ورودی با استفاده از مدار پیشنهادی
۱۶	شکل ۱۶-۵ رابطه بین FOM نرمالیزه شده مدار پیشنهادی با تعداد ورودیها
۱۷	شکل ۱۷-۵ رابطه بین تاخیر و توان نرمالیزه شده مدار پیشنهادی با تعداد ورودیها در UNG یکسان
۱۸	شکل ۱۸-۵ مقایسه ای از توان نشتی نرمالیزه شده مدارها برحسب تعداد درون دهی در تاخیر یکسان
۱۹	شکل ۱۹-۵ رابطه بین تاخیر، توان و UNG نرمالیزه شده مدار پیشنهادی در دو تکنولوژی متفاوت
۲۰	شکل ۲۰-۵ اثر تغییرات روی تاخیر نرمالیزه شده CCD: (الف) اثر تغییر فرآیند و دما، (ب) اثر تغییر ولتاژ تغذیه
۲۱	شکل ۲۱-۶ پیکره بندی رجیستر فایل ۶۴ کلمه ۳۲ بیتی (2kb)
۲۲	شکل ۲۲-۶ درایورهای دومینو D1 برای سیگنالهای انتخاب خواندن / نوشتمن
۲۳	شکل ۲۳-۶ سلول متقارن یک بیت از رجیستر فایل
۲۴	شکل ۲۴-۶ نمای مداری: (الف) خط بیت محلی (LBL) و (ب) خط بیت سراسری (GBL)
۲۵	شکل ۲۵-۶ پیاده سازی خط بیت محلی با استفاده از مدارهای پیشنهادی (الف) CKCCD و (ب) CCD
۲۶	شکل ۲۶-۶ سازمان دهی حافظه کش تداعیگر با استفاده از CAM برای ذخیره نشانه [۵]
۲۷	شکل ۲۷-۶ مدار سلول CAM [۵]: (الف) ۹ ترانزیستوری، (ب) ۱۰ ترانزیستوری
۲۸	شکل ۲۸-۶ مقایسه کننده نشانه و SRAM حاوی نشانه [۸]
۲۹	شکل ۲۹-۶ مقایسه کننده نشانه ۴ بیتی با استفاده از دومینو استاندارد (SFLD)
۳۰	شکل ۳۰-۶ مقایسه کننده نشانه ۴ بیتی با استفاده از نوع تک خروجی مدار پیشنهادی CDL
۳۱	شکل ۳۱-۶ شکل موجهای مربوط به رجیستر فایل پیاده سازی شده با مدار پیشنهادی CKCCD
۳۲	شکل ۳۲-۶ درصد توان مصرفی رجیستر فایل پیاده سازی شده با SFLD
۳۳	شکل ۳۳-۶ اثر تغییرات دما روی تاخیر و توان نرمالیزه شده در سه دمای مختلف در فرآیند نوعی و ولتاژ V
۳۴	شکل ۳۴-۶ اثر تغییر ولتاژ تغذیه روی تاخیر و توان نرمالیزه شده در دمای 110°C و فرآیند نوعی
۳۵	شکل ۳۵-۶ اثر تغییر فرآیند روی تاخیر و توان نرمالیزه شده رجیستر فایلهای مورد بررسی
۳۶	شکل ۳۶-۶ شکل موجهای مقایسه کننده نشانه پیاده سازی شده با مدار پیشنهادی CDL
۳۷	شکل ۳۷-۶ رابطه بین تاخیر و توان مصرفی مقایسه کننده نشانه طراحی شده با مدار پیشنهادی برحسب تعداد ورودیها در UNG یکسان
۳۸	شکل ۳۸-۶ اثر تغییر دما روی تاخیر و توان مصرفی در سه دمای مختلف
۳۹	شکل ۳۹-۶ اثر تغییر ولتاژ روی تاخیر و توان مصرفی در دمای 110°C
۴۰	شکل ۴۰-۶ اثر تغییر فرآیند روی تاخیر و توان مصرفی مقایسه کننده نشانه

فهرست جدول ها

جدول ۱-۳ اندازه همه ترانزیستورهای مدار پیشنهادی CKCCD برای گیتهای OR با ۸، ۱۶، ۳۲ و ۶۴ ورودی بر حسب حداقل طول (Lmin) ۳۷
جدول ۲-۳ تعداد ترانزیستورها و مقادیر نرمالیزه شده UNG، مساحت و توان طرحهای مداری مختلف برای گیت OR با ۲۲ ورودی ۳۹
جدول ۳-۳ مقایسه UNG های نرمالیزه شده در تاخیر یکسان ۴۰
جدول ۴-۳ مقایسه توان های مصرفی نرمالیزه شده در تاخیر یکسان ۴۱
جدول ۱-۴ اندازه ترانزیستورهای مدار پیشنهادی در گیتهای OR با تعداد ورودی متفاوت ۵۸
جدول ۲-۴ تعداد ترانزیستورها و مقادیر نرمالیزه شده UNG، سطح مصرفی، توان و FOM مربوط به گیتهای OR با ۲۲ ورودی ۶۰
جدول ۱-۵ اندازه ترانزیستورهای مدار پیشنهادی (CCD) برای گیت OR با ۸، ۱۶، ۳۲ و ۶۴ ورودی ۷۶
جدول ۲-۵ مقایسه UNG های نرمالیزه شده به SFLD در تاخیر یکسان ۷۷
جدول ۳-۵ مقایسه توان مصرفی نرمالیزه شده به طرح SFLD در تاخیر یکسان ۷۸
جدول ۴-۵ مقایسه FOM نرمالیزه شده گیت OR با ۶۴ ورودی در تاخیر یکسان ۷۸
جدول ۵-۵ اثر تغییرات ولتاژ آستانه ناشی از تغییرات فرآیند روی تاخیر گیت OR با ۶۴ ورودی ۸۱
جدول ۶-۵ اثر تغییرات ولتاژ آستانه ناشی از تغییرات فرآیند روی توان مصرفی گیت OR با ۶۴ ورودی ۸۲
جدول ۱-۶ مقایسه FOM های نرمالیزه شده مربوط به رجیستر فایلها ۹۶
جدول ۲-۶ مقایسه FOM نرمالیزه شده مقایسه کننده های نشانه ۹۹

فصل اول

مقدمہ

۱- مقدمه

در سالهای اخیر، سیستم‌های الکترونیکی قابل حمل محبوبیت بسیاری پیدا کرده‌اند. یک فاکتور مهم در وزن و اندازه این گونه قطعات، حجم با تریها است که مستقیماً متأثر از مصرف توان مدارهای الکترونیکی آنها می‌باشد. بنابراین دستگاه‌های قابل حمل باید طوری طراحی شوند که به کمترین ولتاژ و توان مصرفی احتیاج داشته باشند چرا که توان مصرفی بالا باعث افزایش قطعات جانبی برای حذف اثرات دمایی و افزایش قابلیت اطمینان سیستم می‌شود و نیز باعث کاهش طول عمر قطعه و با تری می‌گردد. هزینه تولید توان و مسئله خنک‌سازی حتی در کاربردهای غیرقابل حمل (که به منبع توان دسترسی دارند)، انگیزه اصلی کاهش توان شده است. این مسئله در مورد سیستم‌های پیچیده‌تر مانند ریزپردازنده‌ها بدلیل حجم عملیات اجرایی بسیار زیاد آنها حادتر است چراکه مصرف توان و نیز گرمای تولیدی توسط آنها زیاد می‌باشد. بنابراین افزایش سطح تراشه و نیز استفاده از گرمابخور و تجهیزات جانبی الزامی است.

در فناوریهای جدید کاهش توان مصرفی موضوع مهمی در کاربردهای ولتاژ- پایین، توان- پایین و عملکرد بالا شده است. این مساله در کاربردهای قابل حمل^۱ مثل گوشیهای تلفن یا لپ تاپ‌ها که همواره به منبع توان نامحدود دسترسی ندارند اهمیت بیشتری پیدا کرده است زیرا ممکن است زمان زیادی بیکار باشند که در این حالت عدمه توان مصرفی مربوط به توان نشتی می‌باشد. از سوی دیگر با ادامه روند کاهش طول کanal، جریانهای نشتی افزایش می‌یابند که بین این جریانهای، جریان نشتی زیرآستانه بطور نمایی زیاد می‌شود. این امر باعث می‌شود که جریانهای نشتی زیرآستانه مولفه بسیار زیادی از کل توان تلفاتی را تشکیل بدهند. مشکل نشتی فناوریهای جدید در گیتهاي درون دهی^۲ بسیار زیاد که نوعاً در رجیستر فایلهای ریزپردازنده‌ها و سایر مدارهای دارای ورودی زیاد استفاده می‌شوند، مهمتر می‌شود زیرا روی عملکرد سیستم تاثیر بسزایی می‌گذارد [۱، ۲]. به عنوان مثال رجیستر- فایلهای که یکی از مهمترین مازولهای در مسیر بحرانی ریزپردازنده‌های مدرن می‌باشند به گیتهاي عريض^۳ (درون دهی بسیار زیاد) جهت انتخاب یک رجیستر نیاز دارند. بنابراین طراحی گیتهاي با درون دهی بالا مخصوصاً گیتهاي OR و AND-OR مورد توجه محققان قرار گرفته است [۳، ۴]. در نتیجه تکنیکهای جدیدی برای طراحی مدارها جهت کار در تکنولوژیهای جدیدتر CMOS مقیاس نانو مورد نیاز می‌باشند.

با توجه به آنچه که گفته شد در این نگارش ابتدا به روشهای کاهش توان با توجه به منابع ایجاد توان پرداخته می‌شود سپس خانواده‌های منطقی پویای متداول در CMOS در مدارهای تک خروجی یا تک خطی^۴ و مدارهای دو خطی^۵ یا تفاضلی^۶ بررسی می‌گردد. همچنین کارهای انجام شده توسط سایر محققین در متون علمی بر روی این

1- portable

2- fan-in

3- wide gate

4- single-rail

5- dual-rail

6- differential

خانواده های منطقی معرفی می شوند. در انتهای چندین مدار با یک خروجی و نیز با خروجی تفاضلی جهت بهبود منطق پویا در سطح مدار پیشنهاد می گردد.

۱- هدف از نگارش این رساله

بسیاری از کاربردها بطور گسترده از منطق پویا مخصوصاً منطق دومینو به منظور دستیابی به عملکرد^۱ بالا استفاده می کنند چرا که خانواده های منطقی از نوع ایستا نمی توانند به چنین عملکردهایی برسند [۶، ۵]. با این وجود مشکل اصلی خانواده های منطقی پویا این است که در مقایسه با خانواده های منطقی ایستا نسبت به نویز بسیار حساس تر می باشند. از سوی دیگر با کاهش مقیاس فناوری، ولتاژ تغذیه و ولتاژ آستانه ترانزیستورها کاهش می یابد تا توان مصرفی کمتر و عملکرد بالاتر حاصل شود. با این حال کاهش ولتاژ آستانه باعث افزایش نمایی جریان نشتی زیر آستانه و در نتیجه کاهش بیشتر مصنویت در برابر نویز می گردد. بنابراین کاهش جریان نشتی و بهبود مصنویت در برابر نویز در نسلهای اخیر فناوری به موضوع مهمی در طراحی مقاوم و با عملکرد بالا مخصوصاً در گیتهای پویای با درون-دهی بالا تبدیل شده اند [۲، ۱]. این گیتهای عریض کاربردهای فراوانی دارند از جمله: در مسیر خواندن رجیستر فایلها، PLA ها [۷]، خطوط انطباق^۲ در حافظه های با آدرس پذیری محتوایی (CAM)^۳، مقایسه کننده های نشانه^۴ [۸] در حافظه های نهان^۵، مالتی پلکسرو و دی مالتی پلکسرهای عریض استفاده می شوند.

یکی از مهمترین این کاربردها، رجیستر فایلها هستند که اهمیت بسزایی در ریزپردازنده های مدرن دارند زیرا یکی از حساس ترین مازولها در مسیر بحرانی ریزپردازنده ها به حساب می آیند [۳، ۴]. کار یک رجیستر فایل ذخیره سازی متغیرهای موقتی^۶ و میانی^۷ می باشد که در اجرای یک توالی از دستورات استفاده می شوند. شکل ۱-۱ مربوط به بلوک دیاگرام پردازنده پتیوم ۴ ایتل می باشد [۹] که شامل دو رجیستر فایل در مسیر داده می باشد. این رجیستر فایلها، رجیستر فایل صحیح^۸ و دیگری ممیز شناور^۹ می باشند که به ترتیب با Integer RF و FP RF بر روی شکل مشخص شده اند. از آنجاییکه با اجرای هر دستور، داده از این رجیستر فایلها خوانده یا درون آنها نوشته می شود، طراحی رجیستر فایلها سریع برای بالا بردن عملکرد ریزپردازنده ها در حین اجرای عملیات ها حیاتی می باشد [۳].

شکل ۲-۱ (الف) بلوک دیاگرام یک رجیستر فایل ساده شده را نشان می دهد که شامل آرایه ای از رجیسترها متشکل از سلولهای حافظه با دسترسی تصادفی ایستا (SRAM)، یک درگاه^{۱۰} برای خواندن و یک درگاه برای نوشتمن می باشد. رجیستر فایلها معمولاً دارای چندین درگاه برای خواندن و نوشتمن می باشند و تعداد رجیسترها آنها

1- performance

2- match lines

3- Content Addressable Memory

4- tag comparators

5- cache


6- temporary

7- intermediate


8- integer register file

9- floating point register file (FP RF)

10-port




شکل ۱-۱ بلوک دیاگرام پردازنده پنتیوم ۴ ایتل [۹]



شکل ۲-۱ (الف) بلوک دیاگرام یک رजیستر فایل ساده و (ب) تحقق درگاه خواندن با استفاده از یک مالتی پلکسor 4×1 [۳]

خیلی زیاد می باشد. معمولاً درگاه های خواندن و نوشتمن به ترتیب با استفاده از مدارهای مالتی پلکسor و دی مالتی پلکسor پیاده سازی می شوند. مدارهای مالتی پلکسor و دی مالتی پلکسor نیز مطابق شکل ۲-۱ (ب) نوعاً با استفاده از گیتهای OR و معکوس کننده پیاده سازی می شوند. شکل ۲-۱ (ب) یک مالتی پلکسor 4×1 ساده را نشان می دهد که ۴ تا خط ورودی (D₀ تا D₃)، ۲ بیت خط آدرس (S₀ و S₁) و یک خروجی (Out) دارد. بنابراین یک رجیستر فایل با 2^n رجیستر به n بیت خط آدرس و در نتیجه به 2^n ورودی و به یک گیت OR با 2^n ورودی نیاز دارد [۱۰].

یکی دیگر از کاربردهای مهم گیتهای عریض در مقایسه کننده های نشانه می باشد که در حافظه های نهان استفاده می شوند. نیاز روز افزون به انجام سریعتر محاسبات، فرکانس ساعت را به فراتر از ۱ گیگاهرتز افزایش داده و فضای آدرس فیزیکی را به بیش از ۵۰ بیت برای ریزپردازنده های ۶۴ بیتی رسانده است، دسترسی به حافظه نهان داخل تراشه^۱ یکی از اصلی ترین مسیرهای بحرانی ریزپردازنده های کنونی شده است. این دسترسی شامل یک مقایسه کننده نشانه، یک حافظه SRAM حاوی نشانه و یک حافظه SRAM حاوی داده می باشد. به دلیل اینکه مقایسه



شکل ۳-۱ بلوک دیاگرام یک مقایسه کننده نشانه [۸]

کننده نشانه، سیگنالهای برد/باخت^۱ را برای کنترلر حافظه نهان فراهم می کند، دسترسی به حافظه SRAM حاوی نشانه نمی تواند بصورت موازی با مقایسه کننده اجرا شود. بنابراین ابتدا باید عمل مقایسه بوسیله مقایسه کننده های نشانه انجام شود سپس در صورت انطباق دسترسی به حافظه داده صورت گیرد.

یک ریزپردازنده ۶۴ بیتی با آدرس فیزیکی ۵۰ بیتی به یک مقایسه کننده نشانه ۴۰ بیتی نیاز دارد. شکل ۳-۱ یک مقایسه کننده نشانه ۴۰ بیتی را نشان می دهد که از یک گیت XOR با ۲ ورودی و یک گیت OR ۴۰ بیتی تشکیل شده است. ورودیهای A[39:0] از میدان نشانه^۲ در رجیستر آدرس و ورودیهای D[39:0] از حافظه SRAM حاوی نشانه گرفته می شوند. از آنجاییکه همه سیگنالهای خروجی حافظه SRAM سیگنالهای پیش بار شده هستند، از منطق دو مینو بطور گسترده ای در طراحی مقایسه کننده های نشانه استفاده می شود [۸].

با توجه به آنچه که گفته شد برای تحقق رجیستر فایلهای بزرگ و نیز مقایسه کننده های نشانه که در ریزپردازنده های نسل جدید بسیار حیاتی هستند، به گیتهای OR با درون دهی زیاد نیاز است. از این رو گیتهای OR با ورودی زیاد یکی از مهمترین بلوکهای سازنده برای پیاده سازی ماثولهای با عملکرد بالا می باشند. با این وجود استحکام^۳ و عملکرد گیتهای عریض با افزایش نشستی در فناوریهای جدید کاهش می یابد و تاخیر انتشار آنها نیز با افزایش درون دهی زیاد می شود [۱۱]. بنابراین هدف این رساله، ارائه تکنیکهای مداری است که بتوانند استحکام در برابر نویز گیتهای عریض را افزایش و توان مصرفی آنها را کاهش دهند بدون آنکه سرعت آنها کاهش قابل توجهی داشته باشد و یا سطح مصرفی بطور چشمگیری زیاد گردد.

۱- عوامل موثر در توان مصرفی

برای طراحی مدارهای VLSI توان پایین ابتدا باید مولفه های موثر در توان مصرفی را شناخت. با توجه به معادله های (۱-۱) و (۲-۱) توان تلفاتی در مدارهای دیجیتالی CMOS از سه قسمت عمده تشکیل شده است: توان پویا

1- hit/miss signals

2 - tag field

3 - robustness

ناشی از شارژ و دشارژ ظرفیت های خازنی گره های مدار، توان اتصال کوتاه ناشی از جریانهای اتصال کوتاه و توان ایستای ناشی از جریانهای نشستی.

$$P_{avg/gate} = P_{switching} + P_{short-circuit} + P_{leakage} \quad (1-1)$$

$$= \alpha_{0 \rightarrow 1} C_L V_{swing} V_{DD} f_{clk} + I_{sc} V_{DD} + I_{leakage} V_{DD} \quad (2-1)$$

قسمت اول یعنی $P_{switching}$ بیانگر مولفه سوئیچینگ یا دینامیکی توان است که در آن C_L ظرفیت خازنی، V_{swing} مقدار نوسان ولتاژ، f_{clk} فرکانس ساعت و $\alpha_{0 \rightarrow 1}$ فاکتور فعالیت گذر گره (متوسط دفعاتی که گره در یک دوره ساعت گذر انجام می دهد و توان مصرف می کند) می باشد. این مؤلفه توان مصرفی هنگامی بوجود می آید که بار خازنی مدار از طریق ترانزیستورهای PMOS با گذر از سطح صفر به یک شارژ می شود. با توجه به معادله (2-1) توان هر سوئیچینگ در مدارهای CMOS، با توان دوم ولتاژ رابطه دارد بنابراین کاهش سطح ولتاژ تأثیر بسیار مهمی در مصرف توان دارد. متاسفانه کاهش V_{DD} به بهای از دست دادن سرعت است بطوریکه با کاهش V_{DD} تا نزدیکی ولتاژ آستانه افزاره ها، تاخیر افزایش می یابد.

از آنجائیکه هدف، کاهش توان مصرفی با ثابت نگهداشت عملکرد کل سیستم است، در دسر مهم طراحان VLSI کاهش ولتاژ منبع تغذیه و تا حد امکان پایین نگهداشت تاخیر انتشار است. از این رو جبران سازی افزایش تاخیرها در ولتاژهای پایین ضروری است. معماری خط لوله ای-موازی با استفاده از موازی سازی عملیاتها، تاخیر گیتها را در ولتاژهای پایین جبران کرده و محدودیتهای مربوط به عملکرد را کاهش می دهد. راه حل دیگر جهت کاهش ولتاژ تغذیه بدون از دست دادن عملکرد، تعدیل ولتاژ آستانه افزاره ها است. کاهش ولتاژ آستانه منجر به کاهش ولتاژ منبع تغذیه و در نتیجه کاهش توان سوئیچینگ بدون از دست دادن سرعت می شود. با در نظر گرفتن این نکته که با استفاده از افزاره های با ولتاژ آستانه کم بهبود چشمگیری در توان سوئیچینگ و تاخیر حاصل می شود این سوال پیش می آید که تا چه اندازه می توان ولتاژ آستانه افزاره ها را کم کرد یا چه عواملی این کاهش را محدود می کنند؟ در واقع محدودیت ایجاد شده مربوط به افزایش جریان نشستی و کاهش حاشیه نویز با کم شدن ولتاژ آستانه افزاره ها می باشد. در چنین طرحهایی افزایش جریانهای نشستی مخصوصا جریانهای نشستی زیر آستانه باعث افزایش چشمگیر توان تلفاتی ایستا و کاهش حاشیه نویز می شوند. بدین ترتیب در نرخ ساعت مشخص با کاهش ولتاژ آستانه، ولتاژ منبع تغذیه و در نتیجه مولفه سوئیچینگ توان کاسته می شود. از سوی دیگر کاهش ولتاژ آستانه منجر به افزایش جریان نشستی، افزایش توان ایستا و کاهش مصوبیت در برابر نویز می شود. بنابراین انتخاب ولتاژ آستانه بهینه همراه با مصالحهای بین بهبود تاخیر در ولتاژ پایین و کنترل نشستی زیر آستانه می باشد.

جمله دوم ($P_{short-circuit}$) بیانگر جریان اتصال کوتاه ناشی از ایجاد مسیر مستقیم بین منبع ولتاژ و زمین است و هنگامی اتفاق می افتد که مثلا در یک معکوس کننده هردو ترانزیستور NMOS و PMOS با هم دیگر روشن شده و جریان مستقیما از منبع به زمین جاری شود. علت ایجاد چنین حالتی در معکوس کننده ها، زمانهای افت و خیز شکل موجهای ورودی آنها می باشد که باعث ایجاد یک مسیر مستقیم بین منبع تغذیه و زمین برای مدت کوتاهی می شود. باید توجه داشت که مولفه سوئیچینگ توان مصرفی برخلاف توان اتصال کوتاه مستقل از زمانهای افت و

خیر سیگنالهای ورودی بوده و تنها متناظر با مقدار انرژی مورد نیاز برای شارژ خازنهای پارازیتی است. جریانهای اتصال کوتاه هنگامی مهم می‌شوند که زمان افت و خیز در ورودی یک گیت بسیار بزرگتر از زمان افت و خیز خروجی باشد زیرا مسیر اتصال کوتاه برای مدت طولانی تری فعال خواهد بود. به منظور مینیمم سازی متوسط کل جریان اتصال کوتاه، بهترین حالت مساوی بودن زمانهای صعود و نزول سیگنالهای ورودی و خروجی است. در این حالت توان مصرفی ناشی از جریان اتصال کوتاه نوعاً ۱۰٪ کل توان دینامیکی است. نکته قابل توجه این است که اگر منبع تغذیه کمتر از مجموع ولتاژهای آستانه ترانزیستورها شود ($|V_{\text{tp}} + V_{\text{tn}}| < V_{\text{DD}}$) جریان اتصال کوتاه حذف می‌شود زیرا به ازای هر ورودی دو افزاره معکوس کننده نمی‌توانند همزمان روشن باشند [۱۲].

علاوه بر معکوس کننده‌ها و مدارهای منطقی ایستا که در آنها امکان ایجاد جریان اتصال کوتاه وجود دارد، در مدارهای دینامیکی که از ترانزیستور نگهدارنده^۱ برای حفظ عملکرد درست مدار استفاده می‌کنند نیز امکان ایجاد چنین جریانی وجود دارد. این جریان که به جریان تنازعی^۲ معروف می‌باشد هنگامی ایجاد می‌شود که همزمان این ترانزیستور و ترانزیستورهای شبکه ارزیابی با هم روشن باشند. بنابراین افزایش اندازه ترانزیستور نگهدارنده به منظور افزایش مصونیت در برابر نویز باعث افزایش جریان تنازعی و در نتیجه افزایش توان اتصال کوتاه می‌گردد. جمله آخر (P_{leakage}) نیز ناشی از جریان نشتی (I_{Leakage}) است که شامل جریانهای نشتی گیت، زیر لایه و زیرآستانه می‌باشد و عمده‌تاً توسط ملاحظات فناوری ساخت تعیین می‌شوند [۱۳]. جریان نشتی به طور چشمگیری با کوچک شدن طول کanal در فناوری‌های جدید و همچنین با افزایش دما زیاد می‌شود که در نتیجه آن مصونیت در برابر نویز و استحکام مداری کم می‌گردد. توان نشتی برای سیستمی حادتر می‌شود که اکثر زمانش را در حالت آماده به کار^۳ یا خواب سپری می‌کند چرا که این توان همیشه تلف می‌شود حتی هنگامی که هیچ گذری در گره‌ها رخ نمی‌دهد.

۱-۳ کاهش مصرف توان در مدارهای دیجیتال

در کاربردهای توان-پایین مثل سیستم‌های قابل حمل که با باتری تغذیه می‌شوند و یا در سیستمهای ساکن مانند شبکه‌های سنسوری بی‌سیم^۴ که دسترسی به منبع توان به آسانی امکان پذیر نمی‌باشد، کاهش توان مصرفی دارای اهمیت خاصی است و اگر در کاربرد مورد نظر طول عمر زیاد باتری مهم باشد تنها قسمتهایی که فعال^۵ هستند باید توان مصرف کنند و بقیه قسمتها باید به خواب^۶ بروند. قسمتهایی که فعال هستند باید توان تلفاتی کمی داشته باشند و برای قسمتهایی که می‌خواهند به خواب بروند، مدار حالت خواب باید به راحتی و به تدریج شروع به کار کند بدین معنا که هیچ جریان اتصال کوتاهی نباید از مدار عبور کند [۱۲].

1- keeper transistor

2 - contention current

3 - standby

4 - wireless sensor network

5 - active

6 - sleep

روشهای مینیمم سازی مصرف توان در سیستم‌های دیجیتال در برگیرنده بهینه سازی در همه سطوح طراحی است. این بهینه سازی شامل فناوری مورد استفاده برای پیاده‌سازی مدارهای دیجیتال، نوع توپولوژی مدار، نوع معماری مورد نظر برای پیاده سازی مدار و در بالاترین سطح، الگوریتم‌های پیاده سازی می‌باشد. مهمترین ملاحظه در فناوری مربوط به ولتاژ آستانه و کنترل آن است که کاهش منع ولتاژ را بدون اثر چشمگیر در سرعت میسر می‌سازد. کاهش بیشتر منع تغذیه را می‌توان با استفاده از استراتژی کاهش ولتاژ براساس نوع خاصی از معماری بدست آورد [۱۲]. این نوع معماری از معماری خط لوله‌ای و موازی جهت مصالحه بین سطح سیلیکون و کاهش توان استفاده می‌کند. بدلیل اینکه عمدۀ انرژی تنها هنگامی مصرف می‌شود که خازن سوئیچ شود، بنابراین توان با مینیمم‌سازی ظرفیت خازنی از طریق کم کردن عملیات، استفاده از وابستگی بین سیگنالها، همزمان سازی مجدد جهت کاهش پرش (glitch)، طراحی در سطح منطق، طراحی در سطح مدار و طراحی فیزیکی مناسب کاهش می‌یابد. با توجه به مطالب ذکر شده، در فناوریهای جدید همه مولفه‌های توان مهم می‌باشند بنابراین در این رساله به هر سه مولفه توان و عوامل آن توجه شده است تا با کاهش اثر عوامل بوجود آورنده آنها، توان مصرفی مدارهای دیجیتال کم شود. این اقدامات در سطح مدار بوده و شامل: کاهش جریان نشتی، کاهش جریان تنازعی، کاهش مقدار نوسان ولتاژ و کاهش ظرفیت خازنی گره متصل به ترانزیستور نگهدارنده می‌باشد.

ادامه ساختار این رساله به شرح زیر می‌باشد. در فصل دوم، کارهای پیشین مورد بررسی قرار گرفته‌اند. در فصول سوم تا پنجم، تکنیکهای مداری پیشنهاد شده اند که به ترتیب با کاهش جریان تنازعی، کاهش میزان نوسان ولتاژ و کاهش ظرفیت خازنی گره متصل به ترانزیستور نگهدارنده باعث کم شدن توان مصرفی گیتھای عریض می‌شوند. در فصل ششم، چگونگی کاهش توان ریزپردازنده‌ها با استفاده از طرحهای پیشنهادی شرح داده می‌شود. در نهایت در فصل هفتم، نتیجه گیری و پیشنهادهایی برای ادامه کار آورده شده است.