


الله أَلْحَمَ الْجَمَ

١٠٨٣٥



دانشگاه اصفهان

دانشکده فنی و مهندسی

گروه کامپیوتر

پایان نامه‌ی کارشناسی ارشد رشته مهندسی کامپیوتر گرایش معماری

سیستم‌های کامپیوتری

طراحی مدارهای جمع‌کننده و ضرب‌کننده ۸ بیتی برگشت‌پذیر

استاد راهنما:

دکتر عباس وفائی

پژوهشگر:


فاطمه نادری‌پور

مهر ماه ۱۳۸۷

۲۳ / ۹ / ۷۷

کلیه حقوق مادی مترقب بر نتایج مطالعات، ابتكارات
و نوآوری‌های ناشی از تحقیق موضوع این پایان‌نامه
متعلق به دانشگاه اصفهان است.

پایان نامه
دانشگاه اصفهان
تحصیلات تکمیلی دانشگاه اصفهان



دانشگاه اصفهان

دانشکده فنی و مهندسی

گروه کامپیوتر

پایان نامه‌ی کارشناسی ارشد رشته مهندسی کامپیوتر گرایش معماری سیستم‌های کامپیوتری خانم فاطمه نادرپور تحت عنوان

طراحی مدارهای جمع‌کننده و ضرب‌کننده ۸ بیتی برگشت‌پذیر


در تاریخ ۱۳۸۷/۷/۷ توسط هیأت داوران زیر بررسی و با درجه عالی به تصویب نهایی رسید.

۱- استاد راهنمای پایان نامه دکتر عباس وفائی با مرتبه‌ی علمی استادیار

۲- استاد داور داخل گروه دکتر سید امیرحسن منجمی با مرتبه‌ی علمی استادیار

۳- استاد داور خارج از گروه دکتر پیمان معلم با مرتبه‌ی علمی استادیار

امضا مهندس گروه



تقدیر و تشکر

سپاس بی‌کران پروردگار یکتا را که هستی‌بیمان بخشدید و به طریق علم و دانش رهنمونمان شد و به همنشینی رهروان علم و دانش مفتخرمان نمود و خوش‌چینی از علم و معرفت را روزیمان ساخت. اکنون به پاس نعمات بی‌حد پروردگار بر خود لازم می‌دانم سپاس‌گذار تمام عزیزانی باشم که در برابر سختی‌ها و ناملایمات روزگار یاریم نمودند.

مراتب سپاس صمیمانه خود را از استاد فرزانه‌ام جناب آقای دکتر عباس وفائی دارم که در تمام مراحل این پژوهش با رهنمودهای ارزنده خود راهگشای اینجانب بوده‌اند.

شایسته است از پشتیبانی، همراهی و دلگرمی‌های جاودانه پدر و مادر عزیزم تقدیر و سپاس ویژه نمایم. بی‌شك خرسندی آنان نمایش جاودانه پیروزی‌هایم است.

فاطمه نادرپور

چکیده

امروزه کاربرد منطق برگشت‌پذیر در تکنولوژی‌های مختلف نظیر مدارهای کوانتمی، طراحی مدارهای کم مصرف CMOS و ... توجه مهندسان را به خود جلب کرده است؛ بطوریکه عنوان مثال ساخت کامپیوترهای کوانتمی بدون استفاده از مدارهای برگشت‌پذیر امکان‌پذیر نیست. در منطق برگشت‌پذیر سنتز مدارها متفاوت از منطق کلاسیک است. در طراحی برگشت‌پذیر سه معیار برای سنجش میزان کارایی و پیچیدگی مدار وجود دارد که عبارتند از: هزینه کوانتمی، عمق و تعداد خروجی‌های اضافه مدار. برای محاسبه مقدار این معیارها پیاده‌سازی مدار را با استفاده از دریچه‌های کوانتمی پایه در نظر می‌گیریم. دریچه‌های Controlled- V , NOT, Controlled- V^+ , CNOT از جمله در دریچه‌های پایه منطق برگشت‌پذیراند.

از طرف دیگر در واحد محاسباتی کامپیوترها، دو عمل جمع و ضرب عنوان عملیات اصلی به شمار می‌آیند. برای ساخت کامپیوترهای کوانتمی طراحی این دو واحد به صورت برگشت‌پذیر ضروری است. از اینرو ما در این پژوهش به بررسی و طراحی این دو واحد پرداخته‌ایم. در بخش جمع کننده‌ها چهار نوع جمع کننده اصلی انتشار زقمنقلی، پیش‌بینی رقم‌نقلی، Carry Skip و Carry Select را به صورت برگشت‌پذیر برای عملوندهای ۸ بیتی طراحی کرده‌ایم و با مقایسه این طرح‌ها مناسب‌ترین نوع جمع کننده را از نظر معیارهای پیچیدگی مدار تعیین نموده‌ایم. سپس در ادامه تحقیق، به طراحی مدارهای ضرب کننده موازی پرداخته‌ایم. طرح‌های قبلی ارائه شده برای این نوع ضرب کننده‌ها را بطور کامل مورد بررسی قرار داده‌ایم؛ سپس طراحی جدیدی ارائه کرده‌ایم که نسبت به کارهای قبلی از نظر عمق در حدود ۲۷٪ بهبود داشته است.

کلید واژه : منطق برگشت‌پذیر، هزینه کوانتمی، عمق مدار، جمع کننده برگشت‌پذیر، ضرب کننده برگشت‌پذیر

فهرست مطالب

صفحه

عنوان

فصل اول: مقدمه

۱	۱-۱ مقدمه‌ای بر موضوع تحقیق
۶	۱-۲ بیت کوانتومی

فصل دوم: مدارهای برگشت‌پذیر

۸	۱-۲ مقدمه
۱۰	۲-۲ معیارهای پیچیدگی مدار در منطق برگشت‌پذیر
۱۲	۳-۲ دریچه‌های برگشت‌پذیر
۱۲	۱-۳-۲ دریچه تکبیتی NOT
۱۳	۲-۳-۲ دریچه‌های دوبیتی
۱۶	۳-۳-۲ دریچه‌های ۳ بیتی

فصل سوم: جمع‌کننده‌های برگشت‌پذیر

۲۱	۱-۳ مقدمه
۲۲	۲-۳ نیم جمع‌کننده و تمام جمع‌کننده در منطق برگشت‌پذیر
۲۷	۳-۳ طراحی برگشت‌پذیر انواع جمع‌کننده‌ها
۲۸	۱-۳-۳ جمع‌کننده انتشار رقم‌نقلی
۳۰	۲-۳-۳ جمع‌کننده پیش‌بینی رقم‌نقلی
۳۸	۳-۳-۳ جمع‌کننده Carry Skip
۴۳	۴-۳-۳ جمع‌کننده Carry Select
۴۷	۴-۳ مقایسه انواع جمع‌کننده‌ها

فصل چهارم: ضرب‌کننده‌های برگشت‌پذیر

۴۸	۱-۴ مقدمه
۵۰	۲-۴ اصول کلی ضرب‌کننده‌های موازی
۵۱	۳-۴ بررسی کارهای پیشین

صفحه	عنوان
۵۱	۱-۳-۴ ضرب کننده ارائه شده در [Thap ^{۰۶}
۵۴	۲-۳-۴ ضرب کننده ارائه شده در [Sham ^{۰۸}
۵۶	۳-۳-۴ ضرب کننده ارائه شده در [Hagh ^{۰۸}
۵۸	۴-۴ مدار ضرب کننده برگشت پذیر پیشنهادی
۵۹	۴-۵ مقایسه مدار ضرب کننده پیشنهادی با مدارهای ارائه شده پیشین
فصل پنجم : جمع‌بندی، نتیجه‌گیری و راهکارهای آینده	
۶۳	۱-۵ جمع‌بندی و نتیجه‌گیری
۶۴	۲-۵ راهکارهای پیشنهادی برای ادامه کار
۶۵	منابع و مأخذ

فهرست شکل‌ها

صفحه	عنوان
۲	شکل ۱-۱ قانون مور
۳	شکل ۲-۱ دریچه برگشت‌ناپذیر AND
۹	شکل ۱-۲ بلوک دیاگرام یک مدار برگشت‌پذیر
۱۳	شکل ۲-۲ شمای برگشت‌پذیر دریچه NOT
۱۴	شکل ۳-۲ دریچه CNOT (الف) شمای برگشت‌پذیر، (ب) جدول درستی
۱۵	شکل ۴-۲ دریچه fan-out
۱۵	شکل ۵-۲ دریچه V^+ و V^-
۱۶	شکل ۶-۲ الگوهای گیتی متقارن
۱۶	شکل ۷-۲ دریچه Toffoli (الف) شمای برگشت‌پذیر، (ب) پیاده‌سازی با دریچه‌های پایه
۱۸	شکل ۸-۲ دریچه Fredkin (الف) شمای برگشت‌پذیر، (ب) پیاده‌سازی با دریچه‌های پایه
۱۹	شکل ۹-۲ پیاده‌سازی تابع‌های AND، NOT و fan-out با استفاده از دریچه Fredkin
۱۹	شکل ۱۰-۲ شمای برگشت‌پذیر دریچه Peres
۱۹	شکل ۱۱-۲ پیاده‌سازی دریچه Peres با استفاده از دریچه‌های پایه
۲۰	شکل ۱۲-۲ دریچه NG (الف) بلوک دیاگرام، (ب) شمای برگشت‌پذیر
۲۲	شکل ۱-۳ پیاده‌سازی نیم جمع کننده با استفاده از (الف) دریچه‌های AND/XOR (ب) دریچه NOR، (ج) دریچه NAND با رقم‌نقلی معکوس
۲۳	شکل ۲-۳ پیاده‌سازی تمام جمع کننده با استفاده از (الف) نیم جمع کننده و دریچه OR (ب) مدار دو سطحی AND/OR
۲۳	شکل ۳-۳ مدار تمام جمع کننده با استفاده از دریچه Fredkin
۲۴	شکل ۴-۳ مدار تمام جمع کننده با استفاده از دریچه Fredkin (الف) بدون fan-out (ب) با سیگنال P
۲۴	شکل ۵-۳ چند نمونه از مدارهای ارائه شده برای تمام جمع کننده
۲۵	شکل ۶-۳ روند ساده‌سازی مدار تمام جمع کننده
۲۶	شکل ۷-۳ مدار تمام جمع کننده با هزینه کوانتمی ۶
۲۶	شکل ۸-۳ مدار نیم جمع کننده (الف) با استفاده از دریچه‌های TOF ^۳ و Feynman (ب) با هزینه کوانتمی ۴

صفحه	عنوان
۲۶.....	شکل ۹-۳ پیاده‌سازی دیگر مدار تمام جمع کننده با هزینه کوانتمی ۶
۲۸.....	شکل ۱۰-۳ جمع کننده انتشار رقم‌نقلی ۸ بیتی
۲۹.....	شکل ۱۱-۳ مدار برگشت‌پذیر جمع کننده انتشار رقم‌نقلی ۸ بیتی
۳۱.....	شکل ۱۲-۳ جمع کننده پیش‌بینی رقم‌نقلی ۴ بیتی
۳۲.....	شکل ۱۳-۳ جمع کننده پیش‌بینی رقم‌نقلی ۱۶ بیتی
۳۳.....	شکل ۱۴-۳ جمع کننده پیش‌بینی رقم‌نقلی ۸ بیتی
۳۴.....	شکل ۱۵-۳ پیاده‌سازی دریچه AND با استفاده از (الف) دریچه TOF ^۳
	Peres (ب) دریچه
۳۴.....	شکل ۱۶-۳ پیاده‌سازی دریچه OR
۳۵.....	شکل ۱۷-۳ پیاده‌سازی دریچه * OR
۳۷.....	شکل ۱۸-۳ مدار برگشت‌پذیر جمع کننده پیش‌بینی رقم‌نقلی ۸ بیتی
۳۹.....	شکل ۱۹-۳ شمای کلی جمع کننده Carry Skip
۴۹.....	شکل ۲۰-۳ جمع کننده Carry Skip ۸ بیتی
۴۰.....	شکل ۲۱-۳ طراحی برگشت‌پذیر یک بلوک از جمع کننده Carry Skip ۸ بیتی
۴۱.....	شکل ۲۲-۳ مدار برگشت‌پذیر جمع کننده Carry Skip ۸ بیتی
۴۲.....	شکل ۲۳-۳ مسیر بحرانی بلوک آخر جمع کننده Carry Skip ۸ بیتی با هدف تولید بیت S ₅
۴۳.....	شکل ۲۴-۳ جمع کننده Carry Select ۸ بیتی
۴۵.....	شکل ۲۵-۳ مدار جمع کننده Carry Select با مسیر بحرانی تولید بیت‌های حاصل جمع
۴۶.....	شکل ۲۶-۳ مدار جمع کننده Carry Select با مسیر بحرانی تولید رقم‌نقلی
۴۹.....	شکل ۱-۴ شمای کلی ضرب کننده‌های سریال
۴۹.....	شکل ۲-۴ شمای کلی ضرب کننده‌های نیمه‌موازی
۵۱.....	شکل ۳-۴ شمای کلی دریچه TSG
۵۱.....	شکل ۴-۴ پیاده‌سازی تابع‌های (الف) NOT، (ب) XOR، (ج) NOR ارائه شده در [Thap. ۵b]
۵۲.....	شکل ۴-۵ پیاده‌سازی‌های پیشنهادی برای تابع‌های (الف) NOT، (ب) XOR و
	TSG با استفاده از دریچه NOR (ج)
۵۲.....	شکل ۶-۴ دریچه TSG بعنوان تمام جمع کننده
۵۳.....	شکل ۷-۴ مدار تولید حاصل‌ضرب‌های جزئی پیشنهاد شده در [Thap. ۶]

صفحه	عنوان
۵۳.....	شکل ۸-۴ روش عملکرد ضرب کننده برگشت پذیر 4×4 ارائه شده در [Thap.۶]
۵۴.....	شکل ۹-۴ مدار کاهش حاصلضرب های جزئی پیشنهاد شده در [Thap.۶]
۵۴.....	شکل ۱۰-۴ شمای کلی دریچه MKG
۵۴.....	شکل ۱۱-۴ پیاده سازیتابع های منطقی (الف) AND و NOT، (ب) NOR
	(ج) XOR و (د) OR با استفاده از دریچه MKG
۵۵.....	شکل ۱۲-۴ دریچه MKG بعنوان تمام جمع کننده
۵۵.....	شکل ۱۳-۴ مدار تولید حاصلضرب های جزئی با استفاده از دریچه Peres
۵۶.....	شکل ۱۴-۴ مدار کاهش حاصلضرب های جزئی پیشنهاد شده در [Sham.۸]
۵۶.....	شکل ۱۵-۴ شمای کلی دریچه (الف) HNFG و (ب) HNG
۵۶.....	شکل ۱۶-۴ دریچه HNFG برای کپی کردن سیگنال ها
۵۷.....	شکل ۱۷-۴ پیاده سازیتابع های (الف) OR و XNOR، (ب) NAND و XOR
	(ج) HNG و (د) NOR با استفاده از دریچه
۵۷.....	شکل ۱۸-۴ دریچه HNG بعنوان تمام جمع کننده
۵۸.....	شکل ۱۹-۴ مدار ضرب کننده 4×4 پیشنهادی در [Hagh.۸]
۵۹.....	شکل ۲۰-۴ روند کاهش حاصلضرب های جزئی به صورت نقطه ای
۵۹.....	شکل ۲۱-۴ مدار پیشنهادی کاهش حاصلضرب های جزئی

فهرست جداول

صفحه	عنوان
۳	جدول ۱-۱ عملکرد برگشت‌ناپذیر دریچه AND
۱۱	جدول ۱-۲ جدول درستی تابع برگشت‌پذیر AND
۱۷	جدول ۲-۲ هزینه کوانتومی دریچه Toffoli
۲۷	جدول ۱-۳ مقدار معیارهای پیچیدگی برای تمام جمع‌کننده و نیم جمع‌کننده انتخابی
۳۴	جدول ۲-۳ هزینه کوانتومی و عمق دریچه OR
۳۵	جدول ۳-۳ هزینه کوانتومی و عمق دریچه OR^*
۳۶	جدول ۴-۳ تعداد دریچه‌های مختلف در هر سطح از مدار
۴۷	جدول ۵-۳ مقایسه چهار جمع‌کننده اصلی از نظر معیارهای پیچیدگی
۶۲	جدول ۱-۴ مقایسه مدارهای ضرب‌کننده برگشت‌پذیر 4×4

فصل اول

مقدمه


۱-۱ مقدمه‌ای بر موضوع تحقیق

با پیشرفت تکنولوژی ساخت مدارهای مجتمع، میلیون‌ها ترانزیستور بر روی یک تراشه قرار می‌گیرد. در سال ۱۹۶۵ مُور بیان کرد که هر ۲۴ تا ۱۸ ماه تعداد ترانزیستورهایی که بر روی یک تراشه قرار می‌گیرد، ۲ برابر می‌شود. این پیش‌بینی تاکنون به واقعیت پیوسته است؛ اما به نظر می‌رسد که در سالهای آتی گُندتر شود. قابل توجه است که محدودیت اصلی در این مورد، مسائل اقتصادی است نه محدودیت‌های تکنولوژی. شکل ۱-۱ قانون مُور را نشان می‌دهد.

با فشرده شدن مدارها، چگالی توان تلفاتی زیاد و دفع حرارت ناشی از این تلفات مشکلتر می‌شود. خوبشخانه بسیاری از منابع ایجاد تلفات انرژی را می‌توان برطرف کرد. تلفات ناشی از سوئیچینگ ترانزیستورها و پُر و خالی شدن خازن‌های دریچه‌ها^۱ به "تلفات دینامیک" معروفند. برای کاهش تلفات سوئیچینگ باید ترانزیستورها سریعتر شوند و برای کاهش تلفات پُر و خالی شدن خازن‌ها، باید ظرفیت خازن‌ها کمتر شود. کاهش

^۱ Gate Capacitors

ولتاژ تغذیه نیز هر دو تلفات را کاهش می‌دهد. خوبی‌خانه با کوچکتر شدن ترانزیستورها همه اینها اتفاق می‌افتد یعنی خازن‌ها کوچکتر، ترانزیستورها سریعتر و ولتاژها کمتر می‌شود. بنابراین اگر فرکانس کار مدار ثابت بماند تلفات هر ترانزیستور کمتر می‌شود.




شکل ۱-۱ : قانون مور

اما در سال ۱۹۶۱ لاندر^۱ منیع دیگری از اتلاف انرژی را معرفی کرد که متأسفانه یا خوبی‌خانه هیچ ارتباطی با تکنولوژی ساخت مدار ندارد؛ یعنی حتی در حالت ایده‌آل هم این تلفات وجود دارد. اصل لاندر که اولین بار در [Land61] بحث شد، بیان می‌کند که هر گاه کامپیوتر اتلاف اطلاعات داشته باشد یعنی اطلاعاتی را در مورد حالت قبلی اش دور بریزد، باید متوجه با آن، مقداری آنتروپی تولید کند. کامپیوتر بایستی برای هر بیت اطلاعات که پاک می‌کند و یا دور می‌ریزد، حداقل به میزان $KT \ln 2$ ژول انرژی تلف کند (K ثابت بولتزمن -23 و T دما بر حسب درجه کلوین است) [Benn73].

^۱ Landauer

برای اینکه مفهوم اتلاف اطلاعات را توضیح دهیم، بهتر است با یک مثال شروع کنیم. دریچه^۱ AND شکل ۲-۱ را در نظر بگیرید. با توجه به جدول ۱-۱ این دریچه برای سه بردار ورودی $\langle 0,0 \rangle$ و $\langle 0,1 \rangle$ و $\langle 1,0 \rangle$ خروجی ۰ می‌دهد؛ بنابراین تنها با دانستن اینکه خروجی صفر است، نمی‌توان نتیجه گرفت که بردار ورودی چه مقداری است. در این حالت گفته می‌شود که تمامی اطلاعات ورودی در خروجی وجود ندارد و به اصطلاح "تلفات اطلاعات" داریم.

جدول ۱-۱ : عملکرد برگشت‌ناپذیر دریچه AND



شکل ۲-۱ : دریچه برگشت‌ناپذیر AND

X	Y	$X \wedge Y$
0	0	0
0	1	-
1	0	-
1	1	1

اصل لاندر در واقع می‌تواند یک نتیجه منطقی ساده از قانون

دوم ترمودینامیک باشد. این قانون بیان می‌کند که آنتروپی یک سیستم بسته ثابت است و نمی‌تواند کاهش پیدا کند [Land61]. از طرف دیگر، اگر تعداد حالت‌های منطقی ممکن برای یک محاسبه، همزمان با پیشروی محاسبه کم شود (مفهوم غیربرگشت‌پذیری منطقی)، باعث کاهش غیرمجاز آنتروپی می‌گردد مگر اینکه تعداد حالت‌های فیزیکی ممکن متناظر با هر حالت منطقی، همزمان افزایش پیدا کند بطوریکه آنتروپی کلی کاهش نیابد.

افزایش تعداد حالت‌های فیزیکی متناظر با هر حالت منطقی، به این معناست که برای هر ناظری که حالت منطقی سیستم (نه حالت فیزیکی) را دنبال می‌کند، تعداد حالت‌های فیزیکی ممکن افزایش یافته باشد؛ به عبارت دیگر آنتروپی از دیدگاه این ناظر افزایش یافته باشد. حداکثر آنتروپی یک سیستم فیزیکی محدود، متناهی است. بنابراین در یک محاسبه^۲ برای جلوگیری از رسیدن به حداکثر مقدار، آنتروپی باید در دمای معین T به محیط بیرون رانده شود. اگر مقدار آنتروپی اضافه شده برابر K باشد، مقدار انرژی که به صورت گرما به محیط رانده می‌شود از رابطه $E = ST$ بدست می‌آید. برای یک عمل محاسباتی که در آن یک بیت اطلاعات منطقی از دست می‌رود، مقدار آنتروپی تولید شده حداقل $K \cdot \ln 2$ است. بنابراین حداقل میزان انرژی که به صورت گرما به محیط داده می‌شود $E \geq KT \cdot \ln 2$ است [Benn73].

¹ Gate

² Computation

این میزان اتلاف انرژی برای دمای اتاق مقدار ناچیزی است ($10^{-21} \times 28$ ژول) اما قابل چشم پوشی نیست؛ زیرا با توجه به قانون مور و افزایش چشمگیر تعداد ترانزیستورها، پیش‌بینی می‌شود که در سال ۲۰۱۶ به یک محدودیت اساسی برای دفع حرارت ناشی از اصل از مدارهای مجتمع می‌رسیم.

خوب حال که می‌دانیم این اتلاف انرژی چقدر مهم و مشکل‌ساز خواهد شد، چاره چیست؟ بنت^۱ در سال ۱۹۷۳ جواب خوبی به این سوال داد: چاره کار طراحی سخت‌افزار به صورت برگشت‌پذیر است [Benn73]؛ به عبارت دیگر اگر در طی فرآیند هیچ اطلاعاتی پاک^۲ نشود، محاسبه از نظر ترمودینامیکی برگشت‌پذیر است و نیازی به اتلاف انرژی ندارد.

بنت به این سوال مهم نیز پاسخ داد که "آیا می‌توان ماشینی ساخت که برگشت‌پذیر باشد و در عین حال به درد بخور باشد؟!!". ممکن است کمی تعجب کنید که این چه سوالی است اما در مقاله لاندر نکته مهمی وجود داشت که بدون پاسخ مانده بود. لاندر نشان داد که برای پرهیز از اتلاف انرژی باید از اتلاف اطلاعات جلوگیری کرد. برای اینکار باید ماشینی ساخته شود که تمامی مراحل پردازش خود را در جایی ذخیره کند تا بتواند از هر جایی به حالت اولیه یا ورودی برگردد. این خود مستلزم اینست که حجم بسیار زیادی از اطلاعات (مثلثاً در یک نوار) ذخیره شود. این اطلاعات به درد استفاده کننده نمی‌خورد و فقط برای برگشت‌پذیر بودن ماشین لازم است. بدیهی است که چنین ماشینی عملاً مورد استفاده قرار نمی‌گیرد زیرا ذخیره چنین حجم عظیمی از اطلاعات در واقع امکان‌پذیر نیست. بعلاوه پس از اتمام عمل پردازش نوار فوق بلااستفاده بوده و باید در یک فرآیند برگشت‌ناپذیر پاک شود (پاک کردن اطلاعات برگشت‌ناپذیر است).

این موضوع معضل اصلی سیستم‌های برگشت‌پذیر بود تا اینکه بنت در مقاله‌اش ثابت کرد که برای برگشت‌پذیر بودن، ذخیره تمام اطلاعات کلیه حالت‌ها لازم نیست. همچنین اگر ماشینی از اجزای برگشت‌پذیر ساخته شود، در کل برگشت‌پذیر خواهد بود. از آن زمان به بعد طراحی مدارهای برگشت‌پذیر مطرح شد و تلاش‌های زیادی برای پیاده‌سازی این مدارها توسط تکنولوژی‌های مختلف صورت گرفته است [Merk93]؛ همچنین تحقیقاتی برای طراحی مدارهای غیرحساس به خطأ^۳ با استفاده از مدارهای برگشت‌پذیر انجام شده است [Boyk05, Parh06].

¹ Bennett

² Erase

³ Fault Tolerant

از طرف دیگر ایده استفاده از خواص ذرات بنیادی در پیاده‌سازی مدارهای منطقی سال‌هاست که مطرح شده است. اینکه بتوان از یک الکترون بعنوان یک سلول حافظه یا جانشین یک ترانزیستور استفاده کرد، به خودی خود وسوسه‌انگیز است؛ چراکه در آن صورت مدارهای موجود میلیون‌ها بار کوچکتر می‌شوند. اما قضیه به همین سادگی نیست. اولین نکته‌ای که در این مورد وجود دارد اینست که قوانین فیزیک کلاسیک در مورد این ذرات صدق نمی‌کند و باید از فیزیک کوانتومی استفاده کرد. نکته دوم ماهیت تصادفی یا رفتار احتمالی ذرات در فیزیک کوانتومی است. شاید در دید اول وجود تصادف در یک سیستم محاسباتی جالب بنظر نرسد. ما یک جواب قطعی از محاسبات نیاز داریم و اینکه بدایم جوابمان احتمالاً چه مقداریست، فایده‌ای ندارد.

اما یک قضیه مهم و اساسی بیان می‌کند که یک کامپیوتر کوانتومی (که بر اساس فیزیک کوانتومی پایه‌ریزی شده است) توانایی اجرای کلیه عملیات‌ها و الگوریتم‌هایی که بر روی کامپیوترهای کلاسیک پیاده‌سازی می‌شوند را دارد [Kaye07]. همچنین ثابت می‌شود که کامپیوترهای کوانتومی بسیار قدرتمندتر از کامپیوترهای کلاسیک خواهند بود. بعضی از الگوریتم‌های کلاسیک ارائه شده که از مرتبه بسیار پیچیده^۱ یا نمایی هستند، در حالت کوانتومی با مرتبه چندجمله‌ای^۲ قابل طراحی هستند. بعنوان یک مثال خوب در این مورد می‌توانیم الگوریتم تجزیه یک عدد صحیح به عوامل اول را نام ببریم. می‌دانیم که تجزیه یک عدد بزرگ به عوامل اول بسیار طولانی و از مرتبه بسیار پیچیده است. تاکنون الگوریتمی برای حل این مسئله در زمان معقول ارائه نشده است. اما الگوریتم Shor، یک الگوریتم کوانتومی از مرتبه چندجمله‌ای برای حل این مسئله است.

دریچه‌های کوانتومی که در ساخت کامپیوترهای کوانتومی بکار می‌روند، براساس نظریه محاسبات کوانتومی تعریف می‌شوند. [Perk02] نشان داده است که هر محاسبه کوانتومی باید برگشت‌پذیر باشد. بنابراین دریچه‌های کوانتومی برگشت‌پذیر هستند. در ادامه به معرفی بیت‌های کوانتومی به عنوان اساسی‌ترین واحد اطلاعاتی در کامپیوترهای کوانتومی می‌پردازیم و در فصل بعد چند دریچه کوانتومی را بعنوان دریچه‌های پایه منطق برگشت‌پذیر معرفی خواهیم کرد.

¹ NP complete

² Polynomial

۲-۱ بیت کوانتومی

بیت در ساختار کامپیوترهای کلاسیک و پردازش کلاسیک کوچکترین واحد اطلاعاتی به حساب می‌آید که می‌تواند یکی از دو حالت صفر و یک را به خود اختصاص دهد. مانند همین تعریف را می‌توان برای یک بیت کوانتومی در نظر گرفت.

یک بیت کوانتومی می‌تواند با احتمال P_0 در حالت صفر و با احتمال P_1 در حالت یک باشد. می‌توان این اطلاعات را بصورت برداری از احتمالات به شکل $\begin{pmatrix} P_0 \\ P_1 \end{pmatrix}$ نمایش داد. نکته قابل توجه اینست که این نوع توصیف با بیان کلاسیک "حالت" مدار هم‌خوانی دارد. در واقع حالت‌های $|0\rangle$ و $|1\rangle$ با روابط زیر نشان داده می‌شوند:

$$|0\rangle = \begin{pmatrix} 1 \\ 0 \end{pmatrix}, \quad |1\rangle = \begin{pmatrix} 0 \\ 1 \end{pmatrix}$$

یک بیت کوانتومی علاوه بر اینکه می‌تواند حالت‌های $|0\rangle$ و $|1\rangle$ را داشته باشد قادر است حالت‌هایی بنام Superposition را نیز به خود اختصاص دهد که این حالت در واقع یک ترکیب خطی از دو حالت $|0\rangle$ و $|1\rangle$ می‌باشد. بعنوان مثال اگر حالت کوانتومی $|\psi\rangle$ را در نظر بگیریم، این حالت کوانتومی را می‌توان بصورت $|\psi\rangle = \alpha|0\rangle + \beta|1\rangle$ بیان کرد. بطوری که α و β اعداد مختلط هستند. نکته‌ای که باید به آن توجه کرد اینست که هنگام اندازه‌گیری مقدار بیت کوانتومی تنها یکی از دو حالت صفر و یک را در خروجی خواهیم دید و دیگر حالت‌های Superposition را نخواهیم داشت. مثلاً اگر بیت کوانتومی $|\psi\rangle$ در حالت $|\beta|^2$ باشد هنگام اندازه‌گیری، مقدار آن به احتمال $|\alpha|^2$ برابر صفر خواهد بود و به احتمال $|\alpha|^2$ برابر یک خواهد بود. شرطی که در اینجا باید مورد توجه قرار گیرد اینست که $1 = |\alpha|^2 + |\beta|^2$ که این شرط با نام شرط نرمال‌سازی^۱ معروف است. چون α و β اعداد مختلط هستند بدست آوردن مقدار $|\alpha|^2$ و $|\beta|^2$ به صورت $(\alpha)(\alpha^*)$ و $(\beta)(\beta^*)$ است بطوری که $|\alpha|^2 = (\alpha)(\alpha^*)$ و $|\beta|^2 = (\beta)(\beta^*)$ بعنوان مزدوج مختلط^۲ مقادیر مختلط α و β هستند.

با توجه به مطالب فوق، برای ساخت کامپیوترهای کوانتومی باید هر یک از اجزای آن را به صورت برگشت‌پذیر طراحی کنیم. یکی از واحدهای اصلی در سیستم‌های کامپیوتری، واحد محاسبه می‌باشد. دو مدار

¹ Normalization Condition

² Complex Conjugate

جمع کننده و ضرب کننده بعنوان مدارهای اصلی در این واحد به شمار می‌آیند؛ این مدارها همچنین در طراحی مدارهای محاسباتی دیگر، بسیار مورد استفاده قرار می‌گیرد. بنابراین طراحی آنها در منطق برگشت‌پذیر برای ساخت کامپیوترهای کوانتومی ضروری است. از این‌رو محققان در پی طراحی این مدارها برآمده‌اند و تاکنون نیز طراحی‌هایی ارائه شده است. ما نیز در این پژوهش طراحی دو مدار جمع کننده و ضرب کننده را به تفصیل مورد بررسی قرار می‌دهیم و طرح‌های جدیدی را برای آنها ارائه می‌دهیم.

در فصل دوم این پایان‌نامه مروری بر مفاهیم اولیه منطق برگشت‌پذیر و معرفی دریچه‌های این منطق خواهیم داشت. سپس در فصل سوم جمع کننده‌های برگشت‌پذیر را بررسی می‌کنیم و به طراحی انواع اصلی آنها می‌پردازیم. ضرب کننده‌های برگشت‌پذیر در فصل چهارم مورد بررسی قرار خواهند گرفت. در ادامه نتیجه‌گیری و راه‌کارهای آتی بیان می‌شود و در انتها نیز منابع و مراجع را معرفی خواهیم کرد.

۱-۲ مقدمه

همانطور که قبلاً اشاره کردیم در محاسبات برگشت‌نایدیر به ازای هر بیت اتلاف اطلاعات به میزان $KT \cdot ln 2$ ژول اتلاف انرژی خواهیم داشت. برای پرهیز از این اتلاف انرژی باید محاسبات را به صورت برگشت‌پذیر انجام دهیم. محاسبه‌ای را برگشت‌پذیر گویند که بتوان در هر مرحله از عملیات، از روی خروجی مدار، ورودی منحصر به فرد آن را بدست آورد [Kaye, 2007]. بعنوان مثال عملیات NOT برگشت‌پذیر است زیرا اگر بیت خروجی آن صفر باشد، مطمئن هستیم که بیت ورودی آن ۱ بوده است و بالعکس. اما عملیات AND برگشت‌پذیر نیست.

مدارهایی که محاسبات برگشت‌پذیر را پیاده‌سازی می‌کنند، مدارهای برگشت‌پذیر گویند. مدار در واقع شبکه‌ای مشکل از سیم‌ها^۱ است که مقدار بیت‌ها را به دریچه‌ها منتقل می‌کند؛ سپس دریچه‌ها عملیات اصلی را بر روی بیت‌ها انجام داده و نتایج را بر روی سیم‌های خروجی قرار می‌دهد. مدارهای برگشت‌پذیر سه ویژگی دارند:

- ۱) تعداد ورودی‌ها برابر با تعداد خروجی‌ها است.

^۱ Wires