



دانشکده مهندسی برق و کامپیوتر

گروه الکترونیک

پایان نامه:

برای دریافت درجه کارشناسی ارشد در رشته مهندسی برق - الکترونیک

عنوان:

طراحی مدار 3bit MDAC برای طبقه اول 12Bit, 200 Ms/s pipelined ADC
در پروسه 0.35um CMOS

اساتید راهنما:

دکتر ضیاءالدین دایی کوزه کنانی - دکتر رضا یدی پور

استاد مشاور:

دکتر جعفر صبحی

پژوهشگر:

علی اصغر وطن جو

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

تقدیر و تشکر

با سپاس از زحمات بی دریغ خانواده ام که در تمام مراحل تحصیل مرا یاری کردند.

و همچنین سپاسگذار اساتید راهنمای خود دکتر کوزه کنانی و دکتر یدی پور و همچنین

استاد مشاور خود دکتر صبحی هستم.

در پایان از کلیه دوستانی که در انجام این پروژه به من انگیزه داده و مرا یاری داده اند

تشکر می کنم.

علی اصغر وطن جو

نام خانوادگی دانشجو: وطن جو	نام: علی اصغر
<p>عنوان پایان نامه:</p> <p>طراحی مدار 3bit MDAC برای طبقه اول 12 Bit, 200 Ms/s pipelined ADC در پروسه 0.35um CMOS</p>	
استاد راهنما: دکتر ضیاءالدین دایی کوزه کنانی - دکتر رضا یدی پور	
استاد مشاور: دکتر جعفر صبحی	
<p>مقطع تحصیلی: کارشناسی ارشد رشته: مهندسی برق گرایش: الکترونیک - طراحی مدارهای مجتمع آنالوگ دانشگاه: تبریز</p> <p>دانشکده: مهندسی برق و کامپیوتر تاریخ فارغ التحصیلی: ۱۳۸۸/۱۱/۲۷ تعداد صفحات: ۱۱۲</p>	
<p>کلید واژه ها: مبدل آنالوگ به دیجیتال MDAC, pipeline, خطای گین, digital, Switched Capacitor, error correction, redundancy.</p>	
<p>چکیده</p> <p>این پایاننامه سیستم MDAC ای را که خطینگی لازم برای کار کردن در طبقه اول یک ADC، را برآورده می کند توصیف می کند. ماکزیم سرعت نمونه برداری ADC برابر 200 Ms/s می باشد و رزولشن این ADC برابر 12bit می باشد. 3bit از مجموع 12 bit کل ADC در طبقه این MDAC تولید می شود و برای این منظور از سیستم 2.5bit استفاده شده است که 1bit از 3bit تولید شده صرف error correction می شود و بعد از جمع با بیت طبقه بعد 1bit تولید می کند به همین دلیل مانند 0.5bit عمل می کند. همچنین خطای گین محدود اپ امپ را با استفاده از تغییر نسبت خازن فیدبک به خازن واحد اصلاح می کنیم که در این روش درصدی برای تغییر گین حلقه باز اپ امپ به طوری که موجب خطای غیر مجاز نشود نیز در نظر می گیریم و نیز تغییر نسبت خازن با توجه به دقت مچینگ خازن که قابلیت پشتیبانی برای تولید 10bit را دارد انجام شده است. برای طراحی از تکنولوژی 0.35um Digital CMOS استفاده شده است.</p>	

فهرست مطالب

VIII.....	فهرست شکلها.....
XI.....	فهرست جدولها.....
۱.....	مقدمه.....
۳.....	۱- بررسی منابع.....
۳.....	۱-۱- معرفی سیستمهای تبدیل داده.....
۳.....	۱-۱-۱- مرور تاریخی.....
۵.....	۲-۱-۱- مدل‌های داده ایده ال.....
۶.....	۳-۱-۱- کوانتیزیشن (quantization).....
۷.....	۴-۱-۱- انواع مدل‌های دیتا.....
۷.....	۲-۱- معرفی مشخصه های سیستمهای تبدیل داده.....
۸.....	۱-۲-۱- خطای غیرخطی تفاضلی (DNL).....
۱۰.....	۲-۲-۱- خطای غیر خطی مجموع (INL).....
۱۱.....	۳-۲-۱- خطای افست.....
۱۲.....	۴-۲-۱- خطای بهره.....
۱۲.....	۵-۲-۱- نسبت سیگنال به نویز.....
۱۴.....	۶-۲-۱- نسبت سیگنال به نویز و اعوجاج.....
۱۴.....	۷-۲-۱- تعداد مؤثر بیتها.....
۱۵.....	۸-۲-۱- اعوجاج هارمونیک.....
۱۵.....	۹-۲-۱- اعوجاج کل هارمونیکها.....
۱۶.....	۱۰-۲-۱- رنج دینامیک.....
۱۶.....	۱۱-۲-۱- پهنای باند مؤثر رزلوشن.....
۱۷.....	۱۲-۲-۱- رنج آزاد غیر واقعی دینامیک.....
۱۹.....	۳-۱- انواع مدل‌های داده.....
۱۹.....	۱-۳-۱- مدل‌های آنالوگ به دیجیتال موازی.....
۲۰.....	۲-۳-۱- مدل‌های آنالوگ به دیجیتال تقریب پیاپی (SAR).....
۲۱.....	۳-۳-۱- مدل‌های سیگما دلتا.....
۲۲.....	۴-۳-۱- مدل‌های آنالوگ به دیجیتال خطی لوله ای.....
۲۴.....	۱-۴-۳-۱- ایده پایپ لاین کردن.....
۲۶.....	۲-۴-۳-۱- تصحیح دیجیتالی و افزونگی.....
۳۲.....	۵-۳-۱- اجزا تشکیل دهنده هر طبقه ADC های پایپ لاین.....
۳۸.....	۴-۱- 2.5bit MDAC.....
۴۰.....	۵-۱- تأیید اندازه خازن نمونه بردار MDAC.....

۴۲	مواد و روشها
۴۲	۱-۲ منابع خطا در مبدل‌های دیتا
۴۲	۱-۱-۲ خطای نشست در DAC
۴۳	۲-۱-۱ خطای گلیچ در DAC
۴۵	۳-۱-۲ عدم قطعیت زمان نونه برداری در DAC
۴۶	۲-۲ سوئیچهای MOS
۴۶	۱-۲-۲ ملاحظات کلی
۴۸	۲-۲-۲ ملاحظات سرعت
۴۹	۳-۲-۲ محدودیت پهنای باند
۴۹	۴-۲-۲ ملاحظات دقت
۴۹	۱-۴-۲-۲ تزریق بارکانال
۵۱	۲-۴-۲-۲ اثر مستقیم کلاک
۵۲	۳-۴-۲-۲ نویز kTC
۵۲	۳-۲ تکنیکهای مداری
۵۳	۱-۳-۲ تکنیکهای سوئیچ خازن
۵۴	۱-۱-۳-۲ عدم تطابق
۵۵	۲-۱-۳-۲ سرعت در مدارهای سوئیچ خازن
۵۵	۳-۱-۳-۲ خطای تابع تبدیل
۵۵	۴-۱-۳-۲ نویز در مدارهای SC
۵۶	۲-۳-۲ تکنیکهای سوئیچ جریان
۵۷	۱-۲-۳-۲ عدم تطابق
۵۷	۲-۲-۳-۲ سرعت
۵۸	۳-۲-۳-۲ خطای تابع تبدیل
۵۹	۴-۲-۳-۲ نویز در مدارهای SI
۶۰	۴-۲ بررسی و مقایسه تقویت کننده‌های عملیاتی در تکنولوژی CMOS
۶۱	۱-۴-۲ تلسکو پیک کسکد
۶۳	۲-۴-۲ فلدد کسکد
۶۵	۳-۴-۲ افزایش گین folded-cascode با فیدبک مثبت
۶۶	۴-۴-۲ افزایش گین و پهنای باند با افزودن مسیرهای اضافی برای سیگنال از ورودی به خروجی
۶۹	۵-۲ سیستم 2.5bit MDAC
۷۰	۱-۵-۲ flip-around 2.5bit MDAC
۷۲	۱-۱-۵-۲ بدست آوردن تابع تبدیل flip-around 2.5bit MDAC
۷۴	۲-۱-۵-۲ مدار کنترلی
۷۷	۱-۲-۵-۲ بدست آوردن تابع تبدیل non-flip-around 2.5bit MDAC
۷۹	۲-۲-۵-۲ مدار کنترلی non-flip-around 2.5bit MDAC

۸۰	بخش thermometer to binary decoder
۸۲	نتایج و بحث
۸۲	۱-۳ تقویت کننده‌های عملیاتی
۸۲	۱-۱-۳ folded-cascode OTA
۸۳	۲-۱-۳ افزایش گین folded-cascode با فیدبک مثبت
۸۴	۳-۱-۳ افزایش GBW از طریق ایجاد مسیرهای اضافی از ورودی به خروجی
۸۷	۲-۳ MDAC
۸۸	۱-۲-۳ تست استاتیک
۸۹	۲-۲-۳ تست دینامیک MDAC
۹۳	۳-۳ مدار کنترلی
۹۴	۴-۳ مدار تولید کلاک
۹۶	۵-۳ مقایسه با نتایج سایر مراجع
۹۶	نتیجه گیری و پیشنهادات
۹۸	منابع

فهرست شکلها

- شکل (۱-۱) اولین نمونه ADC تجاری..... ۴
- شکل (۲-۱) (الف) تابع تبدیل ADC و (ب) تابع تبدیل DAC برای $N=3$ ۵
- شکل (۳-۱) خطای کوانتیزیشن برای یک 3-bit ADC ۶
- شکل (۴-۱) مشخصه انتقالی غیر ایده آل با خطاهای INL و DNL (الف) ADC (ب) DAC ۹
- شکل (۵-۱) حد مجاز برای خطای DNL، که موجب از بین رفتن کد نشود..... ۱۰
- شکل (۶-۱) (الف) خطای افسست برای ADC (ب) خطای افسست برای DAC ۱۲
- شکل (۷-۱) خطای گین (الف) برای ADC (ب) برای DAC ۱۳
- شکل (۸-۱) SNDR به عنوان تابعی از فرکانس ورودی ۱۷
- شکل (۹-۱) طیف FFT یک 14 Bit ADC غیر ایده آل ۱۷
- شکل (۱۰-۱) SNDR خروجی به عنوان تابعی از فرکانس ورودی در فرکانس نمونه برداری ثابت..... ۱۸
- شکل (۱۱-۱) ADC موازی ۱۹
- شکل (۱۲-۱) نمایش بلوک دیاگرامی successive approximation ADC ۲۰
- شکل (۱۳-۱) دیاگرام FFT یک ADC ایده آل که فقط شامل نویز کوانتیزیشن است ۲۱
- شکل (۱۴-۱) (الف) طیف خروجی FFT در حالت oversampling (ب) به کار بردن فیلتر پائین گذر..... ۲۲
- شکل (۱۵-۱) شکل دادن نویز ۲۲
- شکل (۱۶-۱) عملکرد سیستم pipeline ۲۵
- شکل (۱۷-۱) بلوک دیاگرام یک pipelined ADC عمومی ۲۶
- شکل (۱۸-۱) معادل سازی خطاهای افسست سایر بلوکها در ورودی sub-ADC ۲۸
- شکل (۱۹-۱) خروجی یک طبقه به عنوان تابع ورودی (الف) بلوکهای DAC و Sub-ADC ایده آل (ب) بلوک sub-ADC ۲۹
- شکل (۲۰-۱) نمایش بلوک دیاگرامی تصحیح دیجیتالی خطا..... ۳۰
- شکل (۲۱-۱) مدار DAC و sub-ADC مربوط به یک طبقه pipelined ADC ۳۳
- شکل (۲۲-۱) نحوه اتصال ورودی و ولتاژهای مقایسه به مقایسه کنندهای طبقه اول به بعد..... ۳۳
- شکل (۲۳-۱) 1.5bit MDAC ۳۴
- شکل (۲۴-۱) لولهای مقایسه کامپارتهورهای متناسب با 1.5bit MDAC و خروجیهای متناسب MDAC ۳۵
- شکل (۲۵-۱) تقسیم بندی بازه تبدیل طوری که به ازای 2bit چهار کد تولید شود..... ۳۶

شکل (۱-۲۶) تقسیم بندی لولهای یک طبقه برای حالتی که با یک مقایسه کننده اضافه در طبقه بعدی خطا را جبران می کنیم	۳۷
شکل (۱-۲۷) بلوک دیاگرام error correction برای یک 12 bit ADC که در طبقه اول 3bit تولید می شود	۳۹
شکل (۱-۲) خطای نشست در DAC	۴۳
شکل (۲-۲) گلیچ در DAC	۴۴
شکل (۳-۲) الف) مدار نمونه گیر ساده (ب) پیاده سازی با ترانزیستور MOS	۴۶
شکل (۴-۲) الف) دشارژ خازن توسط کلید ب) شارژ خازن توسط کلید MOS	۴۷
شکل (۵-۲) تزریق بار وقتی سوئیچ خاموش می شود	۵۰
شکل (۶-۲) اثر بار تزریق شده در ولتاژ خروجی	۵۰
شکل (۷-۲) اثر مستقیم کلاک در یک مدار نمونه گیر	۵۲
شکل (۸-۲) مدار S/H به روش SC	۵۳
شکل (۹-۲) سلول پایه حافظه در تکنیک SI الف) FG ب) SG	۵۶
شکل (۱۰-۲) telescopic cascade OTA	۶۲
شکل (۱۱-۲) رنج ولتاژ ورودی telescopic cascade در حالت بافر	۶۳
شکل (۱۲-۲) folded cascode OTA	۶۴
شکل (۱۳-۲) با folded-cascode با فیدبک مثبت	۶۵
شکل (۱۴-۲) two-path OTA	۶۸
شکل (۱۵-۲) لولهای مقایسه و خروجیهای متناظر برای 2.5bit MDAC	۶۹
شکل (۱۶-۲) مدار 2.5bit MDAC پیاده سازی شده با تکنیک SC	۷۱
شکل (۱۷-۲) مدار کنترل سوئیچها با توجه به کد ترمال	۷۵
شکل (۱۸-۲) non-flip-around 2.5 bit MDAC	۷۶
شکل (۱۹-۲) پیاده سازی مدار کنترل کلید k_3 با گیتهای استاندارد NAND	۸۰
شکل (۱-۳) پاسخ فرکانسی folded-cascode که دارای جریان خروجی 2mA می باشد	۸۳
شکل (۲-۳) افزایش گین folded-cascode با اعمال فیدبک مثبت	۸۴
شکل (۳-۳) پهنای باند و گین DC, two-path OTA	۸۵
شکل (۴-۳) فیدبک مثبت به کار رفته در two-path OTA	۸۵
شکل (۵-۳) بهبود گین two-path OTA DC با اعمال فیدبک مثبت	۸۶
شکل (۶-۳) سیستم طبقه اول	۸۷
شکل (۷-۳) مقدار نهایی MDAC برای ورودی تفاضلی 0.8v با ولتاژ 1.1V CM در کد 110	۸۹

- شکل (۸-۳) طیف خروجی در کد 011 و فرکانس ورودی 5 megHz ۹۱
- شکل (۹-۳) طیف خروجی در کد 001 و فرکانس ورودی 91 megHz ۹۲
- شکل (۱۰-۳) خروجی MDAC در حوزه زمان برای کد 011 ۹۲
- شکل (۱۱-۳) تأخیر ناشی از مدار کنترل ۹۳
- شکل (۱۲-۳) تولید کننده کلاکهای غیر هم پوشان ۹۵
- شکل (۱۳-۳) کلاکهای غیر همپوشان تولید شده توسط local clock generator ۹۵

فهرست جدولها

جدول (۱-۱) مقادیر خروجی MDAC 1.5bit با توجه به کد ترمال sub-ADC	۳۴
جدول (۱-۲) کنترل سوئیچها متناسب با کد ترمال	۷۴
جدول (۲-۲) کدهای کنترلی برای non-flip-around 2.5bit MDAC	۷۹
جدول (۱-۳) خلاصه مشخصات اپ امپهای طراحی شد	۸۶
جدول (۲-۳) نتایج تست دینامیک MDAC برای فرکانس ورودی 5megHz	۹۰
جدول (۳-۳) نتایج تست دینامیک MDAC برای فرکانس ورودی 91megHz	۹۱
جدول (۴-۳) مقایسه پروژه با کارهای انجام شده	۹۶

مقدمه

با پیشرفت تکنولوژی مدارهای دیجیتال و سیستمهای پردازش دیجیتال نیاز به مبدل‌های دیتا که قابلیت‌های عملکردی بهتری داشته باشند نیز شدیداً افزایش یافت. مشخصه‌های مهم مبدل‌های آنالوگ به دیجیتال عبارتند از ۱- سرعت نمونه برداری، ۲- توان مصرفی، ۳- دقت یا همان رزلوشن مبدل. این سه مشخصه اصلی ترین مشخصه های مورد نظر یک مبدل آنالوگ به دیجیتال می باشند.

شناخته شدن ایده پایپ لاین کردن^۱ کمک بزرگی برای طراحی مبدل‌های آنالوگ به دیجیتال بود و با اجرای این ایده بده بستان^۲ بین سه مشخصه بالا خیلی بهتر انجام می شد و به همین دلیل مبدل‌های معرفی شده بعد از شناخته شدن این ایده از پیشرفتهای قابل توجهی در عملکرد برخوردار بودند.

یکی از اساسی ترین بلوکهای مبدل‌های پایپ لاین آنالوگ به دیجیتال، MDAC^۳ می باشد که وظیفه مبدل دیجیتال به آنالوگ و تفریق و ضرب را با هم در دو فاز کاری نمونه برداری^۴ و تقویت^۵ انجام می دهد. چون در این پروژه سرعت نمونه برداری 200Ms/s و رزلوشن 12bit را برای ADC در نظر گرفته ایم و سیستم MDAC نیز حلقه بسته است بنابراین بهبود پهنای باند سیستم حلقه باز بسیار مهم است و همچنین باید سیستم MDAC دقت لازم برای تولید بیت‌های بعدی را نیز داشته باشد که سعی شده تکنیکی برای این امر نیز در نظر گرفته شود. قابل ذکر است که تکنولوژی مورد استفاده یعنی 0.35um Digital CMOS علاوه بر اینکه تکنولوژی است که پروسه های دیجیتال در آن انجام می شود به دلیل بزرگ بودن خازنهای پارازیت این پروسه افزایش پهنای باند کار دشواری است ولی از طرفی باتوجه به طول کانال بزرگ ترانزیستورها رسیدن به بهره بالاتر نسبت به پروسه های با طول کانال کوچکتر راحتتر است.


¹ Pipelining

² Trade off

³ Multiplying Digital to Analog converter

⁴ Sampling

⁵ Amplifying



بررسی منابع و پیشینه تحقیق

۱- بررسی منابع

۱-۱- معرفی سیستمهای تبدیل داده^۱

امروزه با توجه به مزایای کاملاً آشکاری که سیستمهای پردازش دیجیتال دارند پردازش پیچیده سیگنالهای آنالوگ به طور فزاینده ای به صورت دیجیتال انجام می گیرد همچنین در انتقال سیگنال نیز چون سیگنالهای دیجیتال فقط دارای دو وضعیت معتبر می باشند طراحی گیرنده برای این نوع انتقال نسبت به روش آنالوگ که سیگنال دارای بی شمار وضعیت معتبر است خیلی راحتتر است چون مثلاً در بسیاری از موارد که نویز کانال به حد کافی کوچک است، اثر نویز کانال بر روی سیگنال دیجیتال رami توان با قرار دادن یک مقایسه گر در ورودی گیرنده دیجیتال اصلاح کرد. در مقابل در انتقال سیگنالهای آنالوگ تشخیص نویز کانال از اطلاعات کار بسیار دشواری است و نمی توان مانند روش دیجیتال این کار را به سادگی و با قرار دادن یک مقایسه گر انجام داد البته در مواردی ناچار به انتقال سیگنال به روش آنالوگ هستیم که در این موارد کانال ارتباط باید محیطی کم نویز داشته باشد. بنابراین جایگاه مبدلهای داده برای سیستمهای ارتباطی پردازشی امروزی بسیار مهم است و در کل برای اتصال یک سیستم دیجیتال به محیط آنالوگ استفاده از مبدلهای داده ضرورتی اجتناب ناپذیر می باشد.

۱-۱-۱- مرور تاریخی

تعیین اینکه اولین سیستم تبدیل داده که لزوماً الکترونیکی نبود کی ساخته شد مشکل است در این بخش سعی شده است که مروری بر مبدلهای داده الکترونیکی صورت گیرد.

بعد از اختراع تلفن و تلگراف رفته رفته بر میزان انتقال اطلاعات افزوده شد و استفاده از سیستمهای مدولاسیون و کدینگ افزایش یافت. بعد از ابداع روش دیجیتال برای پردازش اطلاعات مبدلهای داده الکترونیکی نیز ظهور کردند.

¹ Data converter systems

اولین مبدل داده به صورت لامپ خلاء توسط Gordon .Bernard M در سال ۱۹۵۴ ساخته شد. این ماشین که با نرخ 50 Kb/s نمونه برداری می کرد دارای 11 bit خروجی بود. و همانطور که در شکل (۱-۱) دیده می شود دارای حجم بزرگی می باشد. [۱]



شکل (۱-۱) اولین نمونه ADC تجاری

از اواسط دهه ۱۹۵۰ تا اواخر دهه ۱۹۶۰ که طراحی الکترونیک از لامپهای خلاء به سوی ترانزیستور حرکت می کرد امکان ساخت مبدلهای داده جدیدتر ترانزیستوری نیز فراهم می شد. تلاشها ادامه پیدا کرد تا اینکه آزمایشگاه تحقیقاتی بل در سال ۱۹۶۰ مبدل آنا لوگ به دیجیتال با مشخصات 9bit, 5Ms/s را تولید نمود. و این مقدمه ای بود بر تولید مبدلهای داده کم حجم و پر سرعت. در زیر به یک نمونه از کاربردهای این مبدلها که در زمان خود اهمیت خاص جهانی داشت اشاره می شود.


در طول دههای ۶۰ و ۷۰ میلادی ایالات متحده آمریکا از تکنیکهای دیجیتالی (resistor- RTL) transistor-logic) برای کنترل رادارهای خود در مقابل موشکهای جماهیر شوروی و چین استفاده می کرد که یک برنامه ملی بود و ارتباط بین این کنترل گرها و سیگنالهای خارج از طریق مبدلهای داده ای صورت می گرفت که آنها نیز همانطور که در بالا اشاره شد به سمت الکترونیک حالت جامد حرکت می کردند.

معماری مبدلهای داده نیز سیر تاریخی خاصی را پیموده اند. اولین معماری برای ADC ها ساختار flash بود که از چندین مقایسه گر به صورت موازی استفاده می شود. سپس ساختار Successive Approximation استفاده شد. با افزایش تقاضا برای سرعتهای بالاتر دقت بیشتر و توان مصرفی کمتر ساختارهای دیگری مثل Pipelined و Sigma-delta معرفی شدند.

۱-۱-۲- مبدلهای داده ایده ال

یک ADC ایده ال که رنج ولتاژ آنالوگ ورودی آن از $-V_r$ تا V_r تغییر می کند و N-Bit خروجی دیجیتال تولید می کند می تواند این رنج ولتاژ آنالوگ را در 2^N قسمت مختلف تشخیص دهد. عدد 2^N یا N را به عنوان رزولوشن^۱ ADC تعریف می کنند. همانطوری که در شکل (۱-۲) مشاهده می شود تابع تبدیل مبدلهای داده به صورت پله ای می باشد. با توجه به توضیحات بالا یک چنین مبدل آنالوگ به دیجیتالی می تواند تنها ولتاژهایی که از Δ بزرگترند را از هم تشخیص دهد. که Δ به صورت زیر تعریف می شود.

$$\Delta = \frac{V_r}{2^{N-1}} \quad (1-1)$$




شکل (۱-۲) (الف) تابع تبدیل ADC و (ب) تابع تبدیل DAC برای $N=3$

¹ resolution

۳-۱-۱- کوانتیزیشن (quantization)

تعداد کدهای یک مبدل دیتای N بیتی برابر 2^N می باشد. بنابراین چون تعداد کدها محدود می باشد چنین تبدیلی هیچگاه نمی تواند یک محدوده آنالوگ را به طور کامل پوشش دهد و لذا مبدلهای داده همیشه یک خطای ذاتی دارند که ناشی از تعداد محدود کدهای مبدل می باشد. این خطا برای هر دو نوع مبدل (ADC و DAC) وجود دارد. اگر برای هر سطح قابل تشخیص توسط ADC یک ولتاژ به نام $X_{a,k}$ به صورت معادله (۲-۱) تعریف کنیم شکل (۳-۱) مقدار این خطا را بر حسب ورودی نشان می دهد. همانطور که در شکل دیده می شود مقدار این خطا وابسته به رزولوشن مبدل می باشد.



شکل (۳-۱) خطای کوانتیزیشن برای یک 3-bit ADC

چون احتمال بروز خطای کوانتیزیشن برای هر ورودی ثابت است می توان آن را به عنوان نویز

سفید^۱ فرض کرد. و توان نویز کوانتیزیشن یا مقدار rms آن را بدست آورد. [۲]

در فرمولهای زیر e_k به عنوان متغیر تصادفی در نظر گرفته شده و برای راحتی با e نشان داده

شده است.

$$P_n(t) = x_{rms}^2 = \int_{-\infty}^{\infty} e^2 p(e, t) de \quad (۲-۱)$$

^۱ White noise

با فرض اینکه نویز کوانتیزیشن دارای تابع چگالی احتمال^۱ یکنواخت و مستقل از زمان است داریم.

$$p(e, t) = \begin{cases} \frac{1}{\Delta}, & -\frac{\Delta}{2} < e < \frac{\Delta}{2} \\ 0, & \text{for other } e \end{cases} \quad (3-1)$$

بنابراین می توان توان نویز کوانتیزیشن یا مقدار rms آن را به صورت زیر بدست آورد.

$$P_n = \int_{-\Delta/2}^{\Delta/2} e^2 \cdot \frac{1}{\Delta} \cdot de = \frac{\Delta^2}{12} \quad (4-1)$$

۱-۱-۴- انواع مبدل‌های دیتا

اولین مشخصه ای که یک مبدل دیتا را تعریف می کند نوع آن است. معمولاً الگوریتم تبدیل نوع مبدل دیتا را مشخص می کند. مثلاً برای مبدل‌های آنالوگ به دیجیتال از الگوریتم‌هایی مثل فلش^۲، پایپ لاین^۳ استفاده می شود. ولی مبدل‌های داده به طور کلاسیک در دو گروه نرخ نایکوئیست^۴ و فوق نونه بردار^۵ تقسیم می شوند. در واقع این دودسته اصلی دو استراتژی متفاوت را بکار می گیرند. در اولی فرکانس ورودی در یک رنج محدودی تا فرکانس نایکوئیست قرار دارد و در دومی فرکانس ورودی محدوده فرکانس ورودی کوچکتر از فرکانس نایکوئیست است.

۱-۲- معرفی مشخصه های سیستم‌های تبدیل داده^۶

وقتی یک مبدل داده در یک سیستم مخابراتی استفاده می شود دانستن محدودیت‌های مبدل و اثر آن بر کل سیستم خیلی مهم است. بنابراین اندازه گیری مشخصات مبدل برای تعیین مشخصات آن

¹ Density Function Probability

² Flash

³ Pipelined

⁴ Nyquist-rate

⁵ Over-sampling

⁶ Data converter specification

ضروری می باشد. در کل مشخصات عملکردی مبدل‌های داده در دو گروه استاتیک و دینامیک بررسی می شوند. مشخصه‌های استاتیک معمولاً در دو گروه خطای غیر خطی تفاضلی (DNL) و خطای غیر خطی مجموع (INL) بیان می شوند. خطاهای استاتیک از عدم مطابقت^۱ بین اجزای فیزیکی ناشی می شود. مشخصات استاتیک برای توصیف مبدل‌های دیتا کافی نیستند. و در عمل مشخصه‌های دینامیک بیشتر برای توصیف عملکرد مبدل‌های دیتا به کار می روند. هر دو نوع مشخصه را می توان در حوزه فرکانس تشخیص داد. [۳] خطاهای دینامیک از خطاهای وابسته به سیگنال مثل خطاهای نشت^۲، گلیچ^۳ و غیره به وجود می آیند. نسبت سیگنال به نویز^۴ (SNR)، تمام مؤلفه‌های اعوجاج^۵ (THD) و نسبت سیگنال به نویز و اعوجاج^۶ (SNDR) از مشخصه های اصلی برای توصیف عملکرد مبدل‌های دیتا می باشند.

۱-۲-۱- خطای غیر خطی تفاضلی^۷ (DNL)

به خاطر غیر ایده آل بودن اجزای تشکیل دهنده مبدل‌های دیتا در عمل، نقاط تبدیل کد^۸ در تابع تبدیل همانطوریکه در شکل (۱-۴) نشان داده شده جا به جا خواهند شد.

¹ mismatch

² Settling errors

³ glitch


⁴ Signal to noise ratio

⁵ Total harmonic distortion

⁶ Signal to noise and distortion ratio

⁷ Differential non-linearity

⁸ Transition points



شکل (۴-۱) مشخصه انتقالی غیر ایده آل با خطاهای INL و DNL (الف) ADC (ب) DAC

برای مقادیر ایده آل و واقعی را از هم تشخیص دهیم از علامت \sim بر روی مقادیر واقعی استفاده شده. برای مثال $\tilde{X}_{t,k}$ مقدار واقعی مربوط به نقطه تبدیل کد k ام است و مقدار ایده آل این نقطه تعویض کد $X_{t,k}$ می باشد.

مقادیر طول پله ها در تابع تبدیل مبدلهای دینتای واقعی از مقدار Δ منحرف می شوند و مقدار این انحراف خطای DNL نامیده می شود. برای DAC مقدار این خطا را می توان به صورت تفاضل دو مقدار آنالوگ مجاور منهای طول پله ایده آل تعریف کرد. مقدار این خطا را طبق معادله (۵-۱) به طول پله (Δ) نرمالیزه می کنند.

$$DNL_k = \frac{\tilde{X}_{a,k+1} - \tilde{X}_{a,k-1} - \Delta}{\Delta} \quad (۵-۱)$$

در مورد مبدلهای ADC که خروجی به صورت کدهای دیجیتال است خطای DNL به صورت اختلاف بین نقاط تبدیل منهای طول پله واحد ایده آل مطابق معادله (۶-۱) تعریف می شود.

$$DNL_k = \frac{\tilde{X}_{t,k+1} - \tilde{X}_{t,k} - \Delta}{\Delta} \quad (۶-۲)$$