



وزارت علوم، تحقیقات و فناوری  
مؤسسه آموزش عالی نیردولتی غیرانتفاعی بجاو

## پایان نامه کارشناسی ارشد برق گرایش الکترونیک

موضوع:

بهینه سازی نویز فاز و توان مصرفی در نوسان سازها

**Optimization of phase noise and power consumption in  
Oscillators**

دانشجو:

محبوبه اژدری

استاد راهنما:

دکتر هومن نبوتی

تابستان ۸۸

## چکیده

### بهینه‌سازی نویز فاز و توان مصرفی در نوسان‌سازها

امروزه بدلیل رشد سریع سرویس‌های ارتباطی بی‌سیم و WLAN در خواست برای سیستم‌هایی با قابلیت حمل آسان، انتقال اطلاعات با حجم بالا و سیگنال به نویز زیاد بیشتر شده است. در نتیجه بدلیل اهمیت زیاد توان مصرفی و نویز فاز در مسئله ارتباطی در این پایان‌نامه به بررسی ساختمان سیستم‌های گیرنده‌ها و فرستنده‌ها پرداخته می‌شود. در ادامه نوسان‌سازها که مهمترین بلوک تشکیل‌دهنده مدارات بیان شده می‌باشند، از لحاظ ساختار و پارامترهای طراحی مورد بررسی قرار گرفته‌اند.

تحقیقات زیادی بر روی بلوک‌های ساختمانی RF در CMOS صورت گرفته است اما هنوز مشکلات زیادی در سر راه طراحی قرار دارد. مسئله مهم در طراحی سیستم‌های گیرنده و فرستنده CMOS توان مصرفی و نویز فاز نوسان‌سازهای کنترل شده با ولتاژ با خروجی چهارگانه می‌باشد. در این پایان‌نامه دو نوسان‌ساز چهارگانه مورد استفاده در صنعت RF از لحاظ ساختار، توان مصرفی و نویز فاز بررسی شده و توسط Hspice شبیه‌سازی شده‌اند. با توجه به مطالب بررسی شده در نهایت دو طرح جدید برای کاهش توان مصرفی و نویز فاز پیشنهاد شده و با روابط ریاضی و نتایج بدست آمده از شبیه‌سازی درستی این موضوع اثبات شده است.

### کلید واژه ها :

حلقه قفل فاز- نوسان‌سازهای چهارگانه کنترل شده با ولتاژ با طراحی موازی، سری تک سوئیچ، سری دو سوئیچ، با اتصال بدنه

## فهرست مطالب

صفحه	عنوان
۱.....	مقدمه
۵.....	<b>فصل اول - حلقه قفل فاز</b>
۶.....	۱-۱- مفهوم حلقه قفل شده در فاز
۸.....	۱-۲- بلوک‌های ساختمانی حلقه قفل شده در فاز
۹.....	۱-۲-۱- آشکارساز فاز
۱۰.....	۱-۲-۲- فیلتر پایین‌گذر
۱۱.....	۱-۲-۳- نوسان‌ساز کنترل شده با ولتاژ
۱۲.....	۱-۳- جزئیات مربوط به فرکانس خروجی
۱۳.....	۱-۴- ارتباط بین فرکانس و فاز
۱۵.....	۱-۵- خطا فاز در حالت ماندگار
۱۶.....	۱-۶- بررسی ریاضی PLL
۱۶.....	۱-۶-۱- روابط آشکارساز فاز
۱۸.....	۱-۶-۲- روابط نوسان‌ساز کنترل شده با ولتاژ
۱۹.....	۱-۷- نویز فاز

- ۲۰.....۱-۷-۱- اثر نویز فاز در مخابرات RF.....
- ۲۱.....۱-۷-۲- نویز در حلقه قفل فاز.....
- ۲۲.....۱-۷-۲-۱- نویز فاز در ورودی.....
- ۲۳.....۱-۷-۲-۲- نویز فاز نوسان ساز کنترل شده با ولتاژ.....

## فصل دوم - نوسان سازها..... ۲۵.....

- ۲۵.....۲-۱- ملاحظات کلی نوسان سازها.....
- ۲۷.....۲-۲- انواع نوسان سازها.....
- ۲۸.....۲-۲-۱- نوسان سازهای حلقوی.....
- ۳۰.....۲-۲-۲- نوسان سازهای LC.....
- ۳۳.....۲-۳- روش های تولید مقاومت منفی.....
- ۳۶.....۲-۴- نوسان ساز با کوپلاژ ضربداری.....
- ۳۸.....۲-۴-۱- محاسبه میزان مقاومت منفی.....
- ۳۹.....۲-۵- نوسان سازهای کنترل شده با ولتاژ.....
- ۴۰.....۲-۶- تنظیم فرکانس در نوسان سازهای LC.....
- ۴۰.....۲-۶-۱- سلفهای یکپارچه.....
- ۴۳.....۲-۶-۲- خازن های واراكتور.....
- ۴۳.....۲-۶-۲-۱- دیود پیوندی  $pn$ .....
- ۴۴.....۲-۶-۲-۲- واراكتورهای CMOS.....
- ۴۷.....۲-۶-۳- طراحی و شبیه سازی خازن واراكتور CMOS.....

## فصل سوم - پارامترهای نوسان ساز کنترل شده با ولتاژ..... ۴۹.....

- ۴۹.....۳-۱- فرکانس پیگیری.....
- ۵۰.....۳-۲- نویز.....
- ۵۱.....۳-۲-۱- جیتر.....
- ۵۲.....۳-۲-۲- نویز فاز.....
- ۵۳.....۳-۲-۳- انواع نویز.....

- ۵۴.....۳-۲-۳-۱- نويز حرارتي مقاومت.....
- ۵۴.....۳-۲-۳-۲- نويز حرارتي ترانزیستورها.....
- ۵۵.....۳-۳- محاسبه نويز فاز.....
- ۵۶.....۳-۳-۱- نويز فاز نوسان سازهای LC.....
- ۵۷.....۳-۴- ضريب كيفيت يك نوسان ساز.....
- ۵۹.....۳-۴-۱- طراحی با استفاده از  $Q$ .....
- ۶۰.....۳-۵- ساز و کارهای نويز فاز.....
- ۶۱.....۳-۵-۱- نويز در مسير سيگنال.....
- ۶۳.....۳-۵-۲- نويز در مسير کنترل.....
- ۶۴.....۳-۶- توان مصرفی.....
- ۶۴.....۳-۶-۱- تضاد توان و نويز.....
- ۶۵.....۳-۷- اثر تقسيم و ضرب فرکانس بر نويز فاز.....
- ۶۵.....۳-۸- اثر کشيدن و هل دادن در نوسان سازها.....

## ۶۸..... فصل چهارم - بررسی نوسان ساز چهارگانه کنترل شده با ولتاژ.....

- ۶۸.....۴-۱- انواع نوسان ساز چهارگانه کنترل شده با ولتاژ.....
- ۷۰.....۴-۲- ساختار نوسان ساز چهارگانه موازی کنترل شده با ولتاژ.....
- ۷۱.....۴-۲-۱- بررسی مدار PQVCO از نظر نويز فاز.....
- ۷۱.....۴-۲-۱-۱- نويز رزوناتور.....
- ۷۴.....۴-۲-۱-۲- نويز ترانزیستورهای متصل کننده ضربدري.....
- ۷۸.....۴-۲-۱-۳- نويز فاز ترانزیستور کوپلاژ ضربدري و نويز منبع جريان.....
- ۸۰.....۴-۲-۳- طراحی و شبیه سازی مدار PQVCO.....
- ۸۴.....۴-۳- نوسان سازهای سری کنترل شده با ولتاژ.....
- ۸۵.....۴-۳-۱- طراحی و شبیه سازی مدار SS-QVCO.....
- ۸۷.....۴-۴- مقایسه نوسان سازهای کولپیتز و کوپلاژ ضربدري مرسوم.....
- ۸۷.....۴-۴-۱- طراحی و شبیه سازی نوسان ساز کولپیتز.....
- ۸۸.....۴-۴-۲- مقایسه نتایج شبیه سازی.....

فصل پنجم - بهینه‌سازی نویز فاز و توان مصرفی نوسان‌ساز با طراحی دو سوئیچ.....	۹۰
۵-۱- نوسان‌سازهای سری کنترل شده با ولتاژ با دو سوئیچ.....	۹۱
۵-۱-۱- بررسی مداری نوسان‌ساز دو سوئیچ.....	۹۲
۵-۲- نویز فاز در نوسان‌سازهای سری کنترل شده با ولتاژ با دو سوئیچ.....	۹۵
۵-۲-۱- محاسبه نویز فاز DS-QVCO.....	۹۶
۵-۳- نتایج شبیه‌سازی نوسان‌ساز پیشنهادی DS-QVCO.....	۱۰۲
فصل ششم - بهینه‌سازی نویز فاز و توان مصرفی نوسان‌ساز با طراحی بایاس بدنه.....	۱۰۷
۶-۱- بررسی ساختار BG-QVCO.....	۱۰۷
۶-۲- بررسی تئوری نویز فاز در نوسان‌ساز BG-QVCO.....	۱۱۰
۶-۳- طراحی مدار BG-QVCO.....	۱۱۱
۶-۴- مقایسه نوسان‌سازها.....	۱۱۵
نتیجه‌گیری و پیشنهادات.....	۱۱۷
منابع و مراجع.....	۱۲۰

## فهرست شکلها

صفحه	عنوان
۱.....	شکل ۱: بخش جلویی فرستنده، گیرنده معمولی.....
۲.....	شکل ۲: بلوک دیاگرام سنتزکننده فرکانس.....
۳.....	شکل ۳: سیگنال خروجی نوسان ساز کنترل شده با ولتاژ.....
۷.....	شکل ۱-۱: بلوک دیاگرام کلی PLL.....
۹.....	شکل ۱-۲: رفتار پیگیری در حوزه زمان.....
۱۰.....	شکل ۱-۳: الف) آشکارساز فاز ایده آل ب) شکل موجهای آشکارساز فاز.....
۱۰.....	شکل ۱-۴: انواع فیلترها.....
۱۱.....	شکل ۱-۵: نوسان ساز کنترل شده با ولتاژ.....
۱۲.....	شکل ۱-۶: شکل موجهای تطبیق فاز VCO.....
۱۲.....	شکل ۱-۷: مکانیزم تولید فرکانس خروجی.....
۱۳.....	شکل ۱-۸: رابطه بین ولتاژ ورودی و فرکانس خروجی نوسان ساز.....
۱۴.....	شکل ۱-۹: خصوصیات مقایسه کننده فاز.....
۱۵.....	شکل ۱-۱۰: تغییرات فاز نسبت به زمان.....
۱۷.....	شکل ۱-۱۱: شکل موج های سیگنال های PLL.....

- شکل ۱۲-۱: وابستگی  $k_d$  به دامنه سیگنال مرجع..... ۱۸
- شکل ۱۳-۱: سیگنال خروجی نوسان‌ساز کنترل شده با ولتاژ..... ۲۰
- شکل ۱۴-۱: الف: پایین آوردن باند با نوسان‌ساز ایده‌آل، ب: ضرب شدن دو طرفه، ج: اثر نویز در فرستنده‌ها..... ۲۱
- شکل ۱۵-۱: تابع تبدیل نویز PLL از ورودی تا خروجی..... ۲۲
- شکل ۱۶-۱: تابع تبدیل نویز PLL از VCO تا خروجی..... ۲۴
- شکل ۱-۲: تغییرات فاز نسبت به زمان..... ۲۷
- شکل ۲-۲: سیستم فیدبک دار..... ۲۷
- شکل ۲-۳: طبقه سورس مشترک با فیدبک بهره واحد..... ۲۸
- شکل ۲-۴: سیستم فیدبک‌دار دو قطبی..... ۲۸
- شکل ۲-۵: نوسان‌ساز حلقوی سه طبقه..... ۲۹
- شکل ۲-۶: شکل موج های نوسان ساز حلقوی سه طبقه..... ۳۰
- شکل ۲-۷: شکل موج‌های نوسان‌ساز حلقوی وقتی که ولتاژ یک گره از  $V_{DD}$  باشد..... ۳۰
- شکل ۲-۸: الف) تانک LC ایده آل (ب) واقعی..... ۳۱
- شکل ۲-۹: تبدیل یک تانک به سه مولفه موازی..... ۳۱
- شکل ۲-۱۰: الف) مقدار (ب) فاز امپدانس یک تانک LC به عنوان تابعی از فرکانس..... ۳۲
- شکل ۲-۱۱: سطوح سیگنال خروجی در یک طبقه تنظیم شده..... ۳۲
- شکل ۲-۱۲: نوسان‌ساز کوپلاژ ضربدری..... ۳۴
- شکل ۲-۱۳: مشخصه بهره و فاز حلقه نوسان ساز کوپلاژ ضربدری..... ۳۴
- شکل ۲-۱۴: نوسان ساز کولپیتز..... ۳۵
- شکل ۲-۱۵: مدل سیگنال کوچک نوسان‌ساز کولپیتز..... ۳۵
- شکل ۲-۱۶: شبکه‌های نوسان‌ساز کوپلاژ ضربدری..... ۳۷
- شکل ۲-۱۷: مدار سیگنال کوچک نوسان‌سازهای کوپلاژ ضربدری..... ۳۸
- شکل ۲-۱۸: نوسان‌ساز کنترل شده با ولتاژ..... ۴۰
- شکل ۲-۱۹: سلف مارپیچی چهارگوش..... ۴۱
- شکل ۲-۲۰: ساز و کارهای تلفات در سلفهای یکپارچه، الف: مقاومتی، ب: خازنی، ج: مغناطیسی..... ۴۱
- شکل ۲-۲۱: صفحه شیلد بریده- بریده برای کاهش تلفات تزویج خازنی..... ۴۲
- شکل ۲-۲۲: نوسان‌ساز LC با استفاده از دیود واراکتور..... ۴۴
- شکل ۲-۲۳: تأثیر تغییر ولتاژ گیت- سورس بر روی مقدار خازن..... ۴۴
- شکل ۲-۲۴: منحنی تغییرات اندازه خازن با ولتاژ گیت- سورس..... ۴۵
- شکل ۲-۲۵: تفاوت خازن‌های واراکتور  $pn$  و CMOS..... ۴۶
- شکل ۲-۲۶: خازن‌های واراکتور NMOS..... ۴۷



- شکل ۲۷-۲: منحنی تغییرات اندازه خازن با ولتاژ کنترلی ورودی ..... ۴۷
- شکل ۱-۳: تغییرات سیگنال خروجی نوسان ساز کنترل شده با ولتاژ در اثر نویز ..... ۵۰
- شکل ۲-۳: موج سینوسی در حوزه زمان ..... ۵۱
- شکل ۳-۳: اثرات نویز روی موج سینوسی و مربعی ..... ۵۱
- شکل ۳-۴: موج سینوسی در حوزه زمان ..... ۵۳
- شکل ۳-۵: سیگنال خروجی نوسان ساز کنترل شده با ولتاژ ..... ۵۳
- شکل ۳-۶: نویز حرارتی مقاومت ..... ۵۴
- شکل ۳-۷: نویز حرارتی یک MOSFET ..... ۵۴
- شکل ۳-۸: سیگنال خروجی کانال آغشته به نویز ..... ۵۶
- شکل ۳-۹: نویز فاز در نوسان سازهای LC ..... ۵۶
- شکل ۳-۱۰: دامنه و فاز تانک LC در حالت موازی ..... ۵۸
- شکل ۳-۱۱: تعریف Q ..... ۶۰
- شکل ۳-۱۲: تعریف Q بر اساس شیب فاز حلقه باز ..... ۶۰
- شکل ۳-۱۳: نویز فاز در الف: مسیر سیگنال، ب: مسیر کنترل ..... ۶۱
- شکل ۳-۱۴: تغییر طیف نویز در نوسان سازها ..... ۶۳
- شکل ۳-۱۵: الف: مدولاسیون VCO با نویز روی خط کنترل، ب: تقریب نویز با سینوسی ..... ۶۳
- شکل ۳-۱۶: جمع ولتاژهای N نوسان ساز ..... ۶۴
- شکل ۳-۱۷: پدیده کشیدگی تزریقی در نوسان سازها ..... ۶۶
- شکل ۳-۱۸: اثر کشیدگی تزریقی به خاطر تداخل کننده بزرگ ..... ۶۶
- شکل ۴-۱: شماتیک QVCO ..... ۶۹
- شکل ۴-۲: شماتیک هسته PQVCO ..... ۷۱
- شکل ۴-۳: تانک RLC همراه با منبع نویز جریان ..... ۷۲
- شکل ۴-۴: مکانیزم کارکرد PQVCO ..... ۷۴
- شکل ۴-۵: خروجی های PQVCO در فازهای مختلف ..... ۷۴
- شکل ۴-۶: مدل نویز PQVCO در فاز اول ..... ۷۶
- شکل ۴-۷: موج خروجی VCO ..... ۷۹
- شکل ۴-۸: هسته داخلی PQVCO ..... ۸۱
- شکل ۴-۹: نویز فاز PQVCO ..... ۸۱
- شکل ۴-۱۰: فرکانس خروجی نوسان ساز PQVCO شبیه سازی شده ..... ۸۲
- شکل ۴-۱۱: منحنی محدوده فرکانس خروجی نوسان ساز PQVCO شبیه سازی شده ..... ۸۳
- شکل ۴-۱۲: نویز فاز نوسان ساز چهارگانه موازی کوپلاژ ضربداری ..... ۸۳

- شکل ۱۳-۴: نوسان ساز SS-QVCO ..... ۸۴
- شکل ۱۴-۴: نویز فاز SS-QVCO ..... ۸۵
- شکل ۱۵-۴: نویز فاز نوسان ساز SS-QVCO ..... ۸۶
- شکل ۱۶-۴: نوسان ساز کولپیتز ..... ۸۸
- شکل ۱۷-۴: نمودار نویز فاز در نوسان ساز کولپیتز ..... ۸۸
- شکل ۱-۵: مدار DS-QVCO ..... ۹۲
- شکل ۲-۵: مدار VCO با کوپلاژ ضربدری
- الف: NMOS تنها ب: دیفرانسیلی ج: معادل مدار الف د: معادل مدار ب ..... ۹۳
- شکل ۳-۵: الف: ساختار یک طبقه از نوسان ساز DS-QVCO
- ب: منابع نویز جریان یک طبقه از نوسان ساز DS-QVCO ..... ۹۵
- شکل ۴-۵: مدار سیگنال کوچک برای محاسبه نویز فاز ..... ۱۰۰
- شکل ۵-۵: نتیجه شبیه سازی نویز فاز DS-QVCO ..... ۱۰۴
- شکل ۶-۵: الف: نمودار جذر متوسط ولتاژ خروجی نوسان ساز  
ب: نمودار جذر متوسط ولتاژ خروجی نوسان ساز DS-QVCO ..... ۱۰۵
- شکل ۱-۶: مدار PQVCO ..... ۱۰۹
- شکل ۲-۶: مدار پیشنهادی BG-QVCO ..... ۱۰۹
- شکل ۳-۶: الف: مدار سیگنال کوچک PQVCO ب: مدار سیگنال کوچک BG-QVCO ..... ۱۱۰
- شکل ۴-۶: مدار پیشنهادی Back-Gate QVCO ..... ۱۱۲
- شکل ۵-۶: فرکانس خروجی BG-QVCO ..... ۱۱۳
- شکل ۶-۶: منحنی تغییرات محدوده فرکانسی نوسان ساز BG-QVCO ..... ۱۱۳
- شکل ۷-۶: نویز فاز در مدار Back-Gate QVCO ..... ۱۱۴
- شکل ۸-۶: نمودار جذر متوسط ولتاژ خروجی Back-Gate QVCO ..... ۱۱۴

## فهرست جداول

---


عنوان	صفحه
جدول ۴-۱: مقادیر ترانزیستورهای نوسان ساز PQVCO.....	۸۱
جدول ۴-۲: مقادیر ترانزیستورهای تولید کننده خازن و اراکتور.....	۸۲
جدول ۴-۳: مقایسه سه نوسان ساز مختلف از نظر نویز فاز.....	۸۹

## مقدمه

امروزه ارتباطات نقش مهمی را در بین جوامع بشری دارا می‌باشد بهمین دلیل در این دوران از دستگاه‌های بی‌سیم و WLAN استفاده فراوانی می‌شود. در نتیجه بدلیل رشد سریع سرویس‌های ارتباطی که در فرکانس‌های رادیویی<sup>۱</sup>، RF، طراحی می‌شوند، نیاز مصرف‌کنندگان برای داشتن دستگاه‌هایی با حجم کوچک و قابلیت دریافت اطلاعات با مقدار سیگنال به نوبت بالا رو به افزایش می‌باشد. [1]

با توجه به اینکه سیستم‌های ارتباطی در فرکانس‌های رادیویی طراحی و استفاده می‌شوند، بنابراین مسئله مهم در دستگاه‌های بی‌سیم و WLAN نویز فاز خواهد بود. اگر سیستم ارتباطی مورد استفاده با دقت فراوان طراحی نشده باشد اطلاعات ارسالی و دریافتی توسط گیرنده‌ها و فرستنده‌ها<sup>۲</sup> دچار مشکل خواهند شد و اطلاعات صحیحی انتقال نمی‌یابد. در طراحی گیرنده‌ها و فرستنده‌های مورد استفاده در ارتباطات باید به میزان سیگنال به نوبت توجه شود، هرچه این نسبت، مقدار بیشتری داشته باشد طراحی دقیق‌تری صورت گرفته است. در نتیجه باید طراحی بگونه‌ای باشد که بتواند نویز فاز را به راحتی حذف نماید.

در این پایان‌نامه بدلیل اهمیت زیاد نویز فاز و توان مصرفی در سیستم‌های ارتباطی، به بررسی عوامل مؤثر در کاهش این موارد پرداخته می‌شود. در شکل ۱ بخش جلویی فرستنده و گیرنده معمولی نشان داده شده است همانطور که مشخص است مهمترین قسمت، سنتزکننده فرکانس<sup>۳</sup> می‌باشد.



شکل ۱: بخش جلویی فرستنده، گیرنده معمولی [1]


- <sup>1</sup> - Radio Frequency
- <sup>2</sup> - Transceiver
- <sup>3</sup> - Frequency Synthesis

سنتزکننده‌های فرکانس شامل یک حلقه قفل فاز<sup>۱</sup> همراه با تقسیم‌کننده فرکانس در فیدبک منفی می‌باشند که در شکل ۲ نشان داده شده است، [2]. بنابراین اصلی‌ترین قسمت PLL می‌باشد، که برای دریافت اطلاعات با فرکانس و فاز صحیح در مدار قرار می‌گیرد. در نتیجه با توجه به اهمیت زیاد PLL در سیستم‌های ارتباطی در این قسمت به بررسی ساختار آن پرداخته می‌شود.

حلقه قفل فاز دارای سه بلوک آشکارساز فاز، فیلتر پایین‌گذر و نوسان‌ساز کنترل شده با ولتاژ می‌باشد که در شکل ۲ مشخص می‌باشند، [3]. با بررسی ساختمان PLL مشخص شده است که نوسان‌ساز، اصلی‌ترین بخش تولید نویز فاز در سیستم می‌باشد که باید با دقت فراوان طراحی شود. [3]

نویز فاز را با توجه به شکل ۳ می‌توان بصورت ساده توضیح داد. شکل ۳ الف، خروجی یک نوسان‌ساز ایده‌آل را نشان می‌دهد که فرکانس آن برابر با  $\omega_c$  می‌باشد، در حالی که در نوسان‌ساز واقعی، خروجی بصورت شکل ۳ ب، دارای طیف دامنه‌دار در اطراف فرکانس حامل می‌باشد که بیانگر نویز فاز است. [4]


در نتیجه در این پایان‌نامه در ابتدا پارامترهای مهم در طراحی نوسان‌سازها مورد بررسی قرار می‌گیرند و در ادامه به بررسی انواع نوسان‌سازهای مورد استفاده در سیستم‌های RF، که به دو دسته کولپیتز و کوپلاژ ضربدری پرداخته می‌شود. نوسان‌سازهای مورد مطالعه بصورتی طراحی شده‌اند که قابلیت تولید چهار سیگنال با دامنه و فرکانس یکسان اما متفاوت در فاز را داشته باشند، زیرا عرض باند مورد استفاده در فرکانس رادیویی باریک می‌باشد و باید حداکثر استفاده از آن صورت بگیرد. بنابراین نوسان‌سازهای بررسی شده بنام نوسان‌سازهای چهارگانه کنترل شده با ولتاژ<sup>۲</sup>، QVCO، شناخته می‌شوند. [5]



شکل ۲: بلوک دیاگرام سنتزکننده فرکانس [3]

<sup>۱</sup> - Phase-Locked Loop

<sup>۲</sup> - Quadrature Voltage Control Oscillator



شکل ۳: سیگنال خروجی نوسان‌ساز کنترل شده با ولتاژ [4]

نوسان‌سازهای کوپلاژ ضربه‌ری بدلیل طراحی آسان‌تر امروزه استفاده بیشتری در صنعت دارند. بنابراین در ابتدا به بررسی دو نوع مختلف این نوسان‌سازها پرداخته می‌شود که بصورت زیر نامگذاری می‌شوند:

۱- نوسان‌ساز چهارگانه موازی کنترل شده با ولتاژ<sup>۱</sup>، PQVCO، ۲- نوسان‌ساز چهارگانه سری کنترل شده با ولتاژ تک سوئیچ<sup>۲</sup>، SS-QVCO، می‌باشند که کاربرد عظیمی در گیرنده‌ها و فرستنده‌ها دارند، [6]. این نوسان‌سازها با استفاده از نرم‌افزار Hspice در تکنولوژی CMOS،  $0.18\mu m$  شبیه‌سازی شده و محدوده تغییرات فرکانسی، توان مصرفی و نویز فاز آنها بدست آورده شده است.

همانطور که بیان شد نویز فاز اهمیت زیادی در سیستم‌های ارتباطی دارند، بهمین دلیل در ادامه دو روش جدید که دارای نویز فاز کمتری نسبت به نوسان‌سازهای کوپلاژ ضربه‌ری بیان شده و همچنین نوسان‌سازهای کوپلیتر می‌باشند، پیشنهاد خواهند شد.

اولین طرح نوسان‌ساز پیشنهاد شده نوسان‌ساز چهارگانه سری کنترل شده با ولتاژ بهمراه دو جفت ترانزیستور کوپلاژ

ضربه‌ری<sup>۳</sup>، DS-QVCO، می‌باشد که دو سوئیچ نیز نامیده می‌شود. [7]

<sup>1</sup> - Parallel Coupled Quadrature Voltage Control Oscillator

<sup>2</sup> - Single-Switch Voltage-Controlled Oscillator

<sup>3</sup> - Double-Switch Voltage-Controlled Oscillator

نویز فزونوسان ساز DS-QVCO با استفاده از روابط ریاضی بصورت کامل محاسبه شده و اثبات می شود که در حدود 10 dB کوچکتر از نوسان سازهای SS-QVCO می باشد. بنابراین با توجه به شبیه سازی نویز فاز این نوسان سازها، درستی این مطلب را نشان می دهد.

نتایج بدست آمده از شبیه سازی محدوده فرکانسی و توان مصرفی نوسان ساز DS-QVCO بهبودی را نشان نمی دهد، بنابراین در نهایت روشی پیشنهاد می شود که بدلیل استفاده از اتصال پایه بدنه بنام نوسان ساز چهار گانه کنترل شده با ولتاژ بهمراه اتصال پایه بدنه<sup>1</sup>، BG-QVCO، نامگذاری می شود. [8]

با توجه به ساختار این نوسان سازها، بدلیل کاهش تعداد ترانزیستورهای مورد استفاده نویز فاز و توان مصرفی بشدت کاهش می یابد که در نتایج شبیه سازی بطور واضح مشخص می باشد. این ساختار همچنین دارای محدوده پیگیری بزرگتری از ساختارهای قبلی می باشد، که از شبیه سازی بدست آمده است.

در نتیجه در این پایان نامه به بررسی ساختار نوسان سازها که اصلی ترین تولید کننده نویز فاز هستند، پرداخته می شود و دلایل وجود نویز فاز در سرویس های ارتباطی بی سیم و WLAN بیان خواهد شد. بنابراین در ادامه روش های کاهش نویز فاز مورد بررسی قرار می گیرد و در پی آن دو روش جدید که تأثیر زیادی بر روی کاهش نویز فاز و توان مصرفی دارند، پیشنهاد می شود.

---

<sup>1</sup> - Back-Gate Quadrature Voltage Control Oscillator

## فصل اول - حلقه قفل فاز

امروزه بدلیل رشد سریع سیستم‌های فرکانس بالا مورد استفاده در ارتباطات بی‌سیم و WLAN توجه زیادی به ساختمان داخلی آنها می‌شود. زیرا با پیشرفت تکنولوژی نیاز برای سیستم‌هایی با سایز کوچک و توان مصرفی کم بسیار زیاد شده است.

مهمترین بخش مورد استفاده در سیستم‌های ارتباطی بی‌سیم و WLAN گیرنده‌ها و فرستنده‌ها هستند که مهم‌ترین مسئله موجود در طراحی آنها نویز فاز<sup>1</sup> ایجاد شده در ساختمان این سیستم‌ها می‌باشد. سیستم‌های مورد ذکر دارای فرکانس کاری بالایی، RF، می‌باشند و بنابراین بیشتر از سیستم‌های دیگر به نویز فاز آلوده می‌شوند. در نتیجه طراحی آنها باید بگونه‌ای باشد که میزان نویز فاز را کاهش دهد و در نتیجه سیگنال به نویز افزایش یابد تا اطلاعات ارسالی و دریافتی توسط فرستنده و گیرنده‌های فرکانس بالا با نویز کمتری همراه باشند.[1]

در نسل‌های جدید گیرنده‌ها و فرستنده‌های RF صرفه‌جویی در توان مهم می‌باشد، که با پیشرفت تکنولوژی، توان مصرفی رو به کاهش است اما باز مقدار قابل توجهی دارد. زیرا جریانی که توسط سیستم از منبع تغذیه برای مصرف گرفته می‌شود نویز زیادی بر روی خط تغذیه ایجاد می‌کند. به همین دلیل امنیت نسبت به نویز و حذف تغییرات روی خط تغذیه برای همه بلوک‌های سازنده اهمیت دارند.[9]

---

<sup>1</sup> - Phase Noise



با توجه به مطالب بیان شده در اینجا به بررسی یکی از بلوک‌های مهم تشکیل دهنده گیرنده‌ها و فرستنده‌های RF پرداخته می‌شود. که این بلوک حلقه قفل فاز، PLL، می‌باشد. مخصوصاً در سیستم‌های ارتباطی بی‌سیم، کاربرد آنها در تولید فرکانس خروجی، که بتواند از 900 MHz تا 926 MHz تغییر کند و بتواند 128 کانال را پوشش دهد جالب توجه می‌باشد. بنابراین داخل حلقه قفل فاز تقسیم کننده فرکانس قرار می‌دهند. [10]

با توجه به شکل ۲، نشان داده شده بلوک اصلی سیستم RF مانند سنتز کننده فرکانس طراحی می‌شود. این سیستم ساختمان کلی حلقه قفل فاز را شامل می‌شود و علاوه بر آن در حلقه فیدبک تقسیم کننده‌ای نیز حضور دارد. این تقسیم کننده برای تولید فرکانس‌های مختلف در خروجی استفاده می‌شود. در نتیجه برای آشنایی بیشتر ساختمان PLL بصورت خلاصه شرح داده می‌شود.

### ۱-۱- مفهوم حلقه قفل شده در فاز

شکل ۱-۱، بلوک دیاگرام کلی یک سیستم حلقه قفل شونده در فاز را نشان می‌دهد. اجزاء این سیستم عبارتند از یک مقایسه کننده فاز، (آشکار ساز فاز)<sup>۱</sup>، فیلتر پایین گذر<sup>۲</sup> و نوسان ساز کنترل شده با ولتاژ<sup>۳</sup> یا جریان که در بیشتر موارد از نوسان ساز کنترل شده با ولتاژ استفاده می‌شود. [11]


نوسان ساز کنترل شده با ولتاژ یا VCO مداری است که فرکانس خروجی آن با تغییر ولتاژ کنترل اعمالی به ورودی، تغییر می‌کند و رابطه خطی بین فرکانس تولیدی و ولتاژ کنترلی وجود دارد. هر چقدر این رابطه خطی تر باشد، نوسان ساز کنترل شده با ولتاژ رفتار بهتری در مجموعه حلقه و پایداری آن خواهد داشت. [12]

هنگامی که حلقه روی یک سیگنال ورودی متناوب قفل می‌شود فرکانس خروجی VCO دقیقاً برابر فرکانس سیگنال ورودی خواهد بود. آشکار ساز فاز، یک سیگنال فرکانس پایین یا dc تولید می‌کند که با اختلاف فاز بین سیگنال ورودی و سیگنال خروجی VCO متناسب است. سپس این سیگنال که تابعی از اختلاف فاز ورودی و خروجی می‌باشد، از فیلتر پایین گذر عبور می‌کند تا ضمن حذف مولفه‌های فرکانس بالا، ولتاژ dc لازم جهت اعمال به VCO تولید شود.

<sup>1</sup> - Phase Detector

<sup>2</sup> - Low Pass Filter

<sup>3</sup> - Voltage control Oscillator



شکل ۱-۱: بلوک دیاگرام کلی PLL [13]

در نتیجه ولتاژ ایجاد شده در خروجی فیلتر به ورودی کنترل VCO اعمال می‌شود. اگر فرکانس سیگنال ورودی تغییر کند، اختلاف فاز بین سیگنال خروجی VCO و سیگنال ورودی، با گذشت زمان شروع به تغییر می‌کند. با اعمال این سیگنال‌ها به آشکارساز فاز، PD، ولتاژی در خروجی فیلتر تولید می‌شود، این ولتاژ باید به اندازه کافی تغییر کند تا بتواند فرکانس خروجی را بسمت رسیدن، به فرکانس ورودی تغییر دهد. در موقع کاهش فرکانس ورودی، نیز باید اختلاف فاز آشکار شده توسط PD قادر باشد، ولتاژ متناسب برای کاهش فرکانس خروجی VCO را فراهم آورد. به این ترتیب، حلقه می‌تواند هنگام تغییر فرکانس سیگنال ورودی وضعیت قفل را حفظ کند و ولتاژ ورودی VCO با فرکانس سیگنال ورودی متناسب است. این رفتار PLL را برای دمدولاسیون سیگنال‌های FM که در آنها فرکانس سیگنال ورودی با گذشت زمان تغییر می‌کند و اطلاعات مطلوب را در بردارد مفید می‌سازد. [13]

فرآیند ایجاد حالت قفل با فرکانس ورودی که به آن فراگیری<sup>۱</sup> می‌گویند، جنبه مهمی از عملکرد PLL می‌باشد. در این فرآیند، حلقه از حالت نوسان آزاد یعنی قفل نشده به حالت قفل شده بر روی سیگنال ورودی می‌رود. در حالت قفل نشده، VCO با فرکانس متناسب با ولتاژ dc ثابت حالت صفر در ورودی کنترل کننده، نوسان می‌کند. این فرکانس را فرکانس مرکزی یا فرکانس آزاد<sup>۲</sup> می‌گویند.

با اعمال سیگنالی که فرکانس آن، نزدیک به فرکانس نوسان آزاد باشد، حلقه بسته به عوامل مختلفی ممکن است روی این فرکانس ورودی قفل شود یا ناموفق باشد. این فرآیند رفتاری کاملاً غیرخطی است که می‌توان آن را به صورت کیفی تشریح کرد.

<sup>1</sup> - Acquisition

<sup>2</sup> - Free Frequency


برای توضیح این موضوع تمامی سیگنال‌ها متناوب سینوسی فرض می‌شوند. ابتدا فرض می‌شود که حلقه در محل بین فیلتر و ورودی VCO باز باشد و یک سیگنال، که فرکانس آن به فرکانس نوسان آزادرو نزدیک است، به ورودی آشکارساز فاز اعمال شود، آشکارساز فاز در این حالت ضرب‌کننده آنالوگ است که دو موج سینوسی را در هم ضرب می‌کند. بنابراین خروجی ضرب‌کننده شامل مولفه‌هایی با فرکانس مجموع و تفاضل خواهد بود. فرکانس مولفه مجموع آنقدر بالا است که بوسیله فیلتر پایین‌گذر حذف می‌شود، بنابراین فرکانس خروجی فیلتر پایین‌گذر موجی سینوسی است که فرکانس آن برابر اختلاف بین فرکانس نوسان آزادرو VCO و فرکانس سیگنال ورودی می‌باشد، که در شکل ۲-۱ الف، نشان داده شده است.

با توجه به شکل ۲-۱ ب، حال اگر حلقه بسته شود، موج سینوسی با فرکانس تفاضلی، به ورودی VCO اعمال می‌شود. این مسئله باعث می‌شود که فرکانس خود VCO به صورت تابعی سینوسی از زمان درآید. از آنجا که فرکانس VCO با گذشت زمان تغییر می‌کند در نتیجه فرکانس خروجی VCO با دامنه ولتاژ سیگنال ورودی به VCO شروع به تغییر می‌کند. تغییرات فرکانس نسبت به زمان خود به صورت شکل موج سینوسی خواهد بود، بنابراین با افزایش دامنه ولتاژ، فرکانس VCO به فرکانس ورودی نزدیک و با کاهش دامنه ولتاژ، از فرکانس ورودی دور می‌شود. افزایش اختلاف فرکانس ورودی‌های آشکارساز فاز سبب افزایش دامنه خروجی PD، افزایش فرکانس VCO و نزدیک شدن آن به ورودی می‌گردد.

خروجی آشکارساز فاز در طی فرآیند قفل، دارای شکل موج نامتقارن است. این عدم تقارن در شکل موج، یک مولفه dc در خروجی آشکارساز فاز بوجود می‌آورد که میانگین فرکانس VCO را بسمت فرکانس ورودی می‌برد. [3]

## ۲-۱- بلوک‌های ساختمانی حلقه قفل شده در فاز

حلقه قفل فاز، سیستم فیدبک‌داری است که با توجه به فاز سیگنال‌های پرودییک ورودی رفتار می‌کند. همانطور که در شکل ۱-۱، نشان داده شده است حلقه قفل فاز شامل آشکارساز فاز، فیلتر پایین‌گذر و نوسان‌ساز کنترل شده با ولتاژ می‌باشد.



شکل ۲-۱: رفتار پیگیری در حوزه زمان [3]

### ۱-۲-۱- آشکار ساز فاز

آشکار ساز فاز ایده آل، یک سیگنال dc متناسب با تفاوت بین فازهای دو سیگنال ورودی تولید می کند که تفاوت فازها را خطای فاز،  $\Delta\phi$ ، می نامند. شکل ۳-۱ نشان می دهد که اگر آشکار ساز فاز ایده آل باشد خروجی آن کاملاً خطی تغییر می کند. بنابراین؛

$$V_{out} = k_d \cdot \Delta\phi \quad (1-1)$$

در رابطه فوق  $V_{out}$  ولتاژ خروجی آشکار ساز فاز با واحد (V)،  $k_d$  بهره آشکار ساز فاز با واحد (V/rad) و  $\Delta\phi$  خطای فاز سیگنال های ورودی با واحد (rad) را بیان می کنند.

در بیشتر موارد سیگنال ورودی،  $u_1(t)$ ، موج سینوسی با فرکانس زاویه ای  $\omega_1$  و سیگنال خروجی،  $u_2(t)$ ، موج مربعی متقارن با فرکانس زاویه ای  $\omega_2$  می باشد که به صورت فیدبک به آشکار ساز برمی گردد، در حالت قفل هر دو فرکانس باید با هم برابر باشند. سیگنال خروجی آشکار ساز فاز،  $u_d$ ، شامل یک ترکیب dc، متناسب با خطا فاز  $\Delta\phi$  می باشد که در رابطه (۱-۱) نشان داده شده است. ترکیبات دیگر بصورت ac می باشند که دارای فرکانسهای بالاتری هستند و بدلیل اینکه، این فرکانسها در مقادیر ناخواسته قرار دارند باید حذف شوند. [3]