

نام خدا

۱۴۵۸۳۶ - ۲.۲۳۹۹۲



دانشکده مهندسی برق و کامپیوتر
گروه مهندسی الکترونیک

پایان نامه

برای دریافت درجه کارشناسی ارشد در رشته مهندسی برق- الکترونیک

عنوان

طراحی یک مبدل آنالوگ به دیجیتال *Pipeline* کم توان برای دریافت سیگنال‌های
عصبی

استاد راهنما

دکتر جواد فرونچی

استاد مشاور

دکتر محمد حسین ظریفی

پژوهشگر

نبی‌اله شیری آسمانجردی

شهریور ۸۹

۱۳۸۹/۹/ ۳

معاونت دانش‌آموزی
شهریور ۸۹

تقدیم به

پدر و مادر عزیزم

برادران فداکارم

همسر مهربانم

تقدیر و شکر

پاس خداوند بزرگ را که هر چه داریم از اوست.

از خانواده عزیزم که همواره پشتیبانم بوده اند سپاسگزارم.

پاس و قدردانی ویژه‌ای از استاد که تقدیرم دکتر فزون‌چی که همواره از ایشان آموخته‌ام.

از اساتید محترمی که همواره یاری‌گرم بوده‌اند، بویژه اساتید محترم دانشکده مهندسی برق و کامپیوتر دانشگاه تبریز سپاسگزارم.

پاس و احترام خدمت تمامی دوستانم که بدون درکنارشان برایم آرایش و یاد و خاطرشان هدیه‌ایست که همیشه برایم به یادگار خواهد ماند.

نام خانوادگی دانشجو: شیری آسمانجردی	نام: نبی‌اله
عنوان پایان‌نامه: طراحی یک مبدل آنالوگ به دیجیتال <i>Pipeline</i> کم‌توان برای دریافت سیگنال‌های عصبی	
استاد راهنما: دکتر جواد فرونچی	
مقطع تحصیلی: کارشناسی ارشد	رشته: مهندسی برق گرایش: الکترونیک دانشگاه: تبریز
دانشکده: مهندسی برق و کامپیوتر	تاریخ فارغ‌التحصیلی: شهریور ۸۹ تعداد صفحات: ۹۵
کلید واژه‌ها: سیگنال‌های عصبی، مبدل آنالوگ به دیجیتال خط لوله‌ای، سیستم‌های میکروالکترومکانیکی	
<p style="text-align: right;">چکیده</p> <p>پیشرفت‌های صورت گرفته در زمینه پزشکی محققان را به این سو رهنمون کرده است که با دریافت سیگنال‌های عصبی و پردازش آن می‌توان اکثر بیماری‌ها را تشخیص و در درمان آنها اقدام نمود. از آنجا که سیگنال‌های عصبی به شکل آنالوگ بوده و در پردازش، بیشتر از شکل دیجیتال سیگنال استفاده می‌شود ضرورت طراحی مبدل آنالوگ به دیجیتال در کاربردهای پزشکی نیز احساس می‌شود.</p> <p>در این پایان‌نامه یک مبدل آنالوگ به دیجیتال خط لوله‌ای (<i>Pipeline</i>) با توان تلفاتی پایین برای دریافت سیگنال‌های عصبی طراحی شده است. ابتدا با طراحی سیستمی یک مبدل خط لوله‌ای با استفاده از نرم‌افزار <i>MATLAB</i> و استفاده از نتایج حاصل از آن مبدل نهایی طراحی شد. این مبدل با استفاده از تکنولوژی ۹۰ نانومتر در نرم‌افزار <i>HSpice</i> طراحی شده است. مبدل آنالوگ به دیجیتال طراحی شده با اتلاف توان ۸ میلی وات و ۸ بیت دقت کاربردهای ویژه‌ای دارد. با طراحی سوئیچ‌های آنالوگ در ورودی این مبدل امکان دریافت چندین سیگنال عصبی بصورت همزمان فراهم شده است. با توجه به توان تلفاتی پایین و همچنین استفاده از تکنولوژی ۹۰ نانومتر و در نتیجه کوچک شدن فضای اشغالی، مبدل طراحی شده در ساخت سیستم‌های قابل کاشت (<i>Implantable</i>) در بدن موجودات زنده و همچنین سیستم‌های میکروالکترومکانیکی (<i>MEMS</i>) نیز کاربرد دارد.</p>	

VIII	فهرست شکلها
XIII	فهرست جداول
XIV	فهرست اختصارات
۱	مقدمه
۳	۱-۱ مقدمه
۴	۲-۱ مبدل ایده‌آل
۵	۳-۱ خصوصیات مبدل آنالوگ به دیجیتال
۵	۱-۳-۱ خصوصیات استاتیکی
۶	۲-۳-۱ مشخصات دینامیکی
۶	۱-۲-۳-۱ نسبت سیگنال به نویز
۷	۲-۲-۳-۱ اعوجاج هارمونیک کل (THD)
۸	۳-۲-۳-۱ نسبت سیگنال به نویز و اعوجاج (SNDR)
۸	۴-۲-۳-۱ تعداد بیت‌های مفید (ENOB)
۹	۴-۱ مبدل غیرایده‌آل
۹	۵-۱ مبدل آنالوگ به دیجیتال خط لوله‌ای (Pipeline)
۱۱	۱-۵-۱ روش کد کردن بیت علامت اضافی (RSD)
۱۴	۶-۱ بخشهای مختلف یک مبدل آنالوگ به دیجیتال Pipeline

- ۱-۶-۱ بخش *Sub ADC* ۱۴
- ۱-۶-۲ بخش *MDAC* ۱۶
- ۷-۱ فاکتورهای طراحی ۱۸
- ۸-۱ بررسی روشهای پیشنهاد شده برای مبدل‌های آنالوگ به دیجیتال *Pipeline* ۱۹
- ۱-۸-۱ مبدل آنالوگ به دیجیتال *Pipeline* با طبقه تقویت‌کننده باقیمانده غیر ۲ ۱۹
- ۲-۸-۱ مبدل آنالوگ به دیجیتال *Pipeline* توان پایین با تغذیه $1/8$ ۲۵
- ۳-۸-۱ مبدل‌های پیشنهاد شده برای توانهای پایین و مساحت تراشه پایین ۳۰
- ۹-۱ مقایسه چند نمونه از مبدل آنالوگ به دیجیتال *Pipeline* ۳۷
- ۱-۲ مقدمه ۴۰
- ۲-۲ طراحی سیستمی *ADC* ۴۰
- ۱-۲-۲ شبیه‌سازی یک مبدل ۱۲ بیتی *Pipeline* با استفاده از بلوکهای $1/5$ بیتی ۴۰
- ۲-۲-۲ شبیه‌سازی یک مبدل ۱۲ بیتی *Pipeline* با استفاده از بلوکهای $2/5$ بیتی ۴۶
- ۳-۲ طراحی مدارهای بلوکهای مختلف ۵۱
- ۱-۳-۲ مدار نمونه‌برداری ۵۱
- ۲-۳-۲ مدار مقایسه‌کننده ۵۶
- ۳-۳-۲ مدار *MDAC* ۶۰
- ۴-۳-۲ مدار ایجاد تاخیر و الحاق بیت ۶۵

- ۶۵..... مدار فلیپ-فلاپ ۱-۴-۳-۲
- ۶۶..... مدار جمع‌کننده ۲-۴-۳-۲
- ۶۸..... ۴-۲ ساختار نهایی ADC و نتایج حاصل از آن
- ۷۳..... ۵-۲ نتیجه‌گیری
- ۷۵..... ۱-۳ نتیجه‌گیری
- ۷۶..... ۲-۳ پیشنهادها
- ۷۷..... منابع

فهرست شکلها

- شکل (۱-۱): بلوک دیاگرام کلی یک مبدل آنالوگ به دیجیتال ۴
- شکل (۲-۱): تابع انتقال یک مبدل آنالوگ به دیجیتال ۳ بیت ۵
- شکل (۳-۱): بلوک دیاگرام مبدل آنالوگ به دیجیتال *Pipeline* ۹
- شکل (۴-۱): بلوک دیاگرام یک طبقه مبدل *Pipeline* ۱۰
- شکل (۵-۱): تابع تبدیل طبقه (a) ۲ بیت، (b) ۲/۵ بیت، (c) ۳ بیت ۱۲
- شکل (۶-۱): اثر آفست *ADC* بر طبقات ۲ بیت و ۲/۵ بیت ۱۳
- شکل (۷-۱): اعمال روش *One-bit overlap* به خروجیهای *Sub-ADC* ۱۳
- شکل (۸-۱): بلوک دیاگرام مبدل آنالوگ به دیجیتال B_i+r بیت از نوع *Flash* ۱۵
- شکل (۹-۱): ساختار کلی *MDAC* با سویچهای خازنی ۱۶
- شکل (۱۰-۱): هر دو مد کاری *MDAC* (a) مد نمونه برداری (b) مد نگهداری ۱۷
- شکل (۱۱-۱): ساختار مبدل آنالوگ به دیجیتال *Pipeline* با گین ۱/۹ ۲۰
- شکل (۱۲-۱): تقویت کننده کاملا تفاضلی *Folded-Cascode* ۲۱
- شکل (۱۳-۱): طبقه گین *Cascode* با گین بهبود یافته ۲۱
- شکل (۱۴-۱): تقویت کننده *Boosting* از نوع *PMOS* ۲۲
- شکل (۱۵-۱): تقویت کننده *Boosting* از نوع *NMOS* ۲۲
- شکل (۱۶-۱): ساختار تقویت کننده کاملا تفاضلی *Gain-boosted Folded-Cascode* ۲۳
- شکل (۱۷-۱): نمودار بود تقویت کننده معمولی و تقویت کننده با گین بهبود یافته ۲۳

- شکل (۱-۱۸): ساختار $MDAC$ کاملا تفاضلی ۲۴
- شکل (۱-۱۹): دیاگرام زمانی $MDAC$ ۲۴
- شکل (۱-۲۰): مدار مقایسه کننده ۲۵
- شکل (۱-۲۱): ساختار کلی ADC ۲۵
- شکل (۱-۲۲): بلوک یک طبقه $1/5$ بیت ۲۶
- شکل (۱-۲۳): تقویت کننده دو طبقه ۲۷
- شکل (۱-۲۴): ساختار سویچینگ $MDAC$ ۲۸
- شکل (۱-۲۵): مشخصه انتقال $MDAC$ ۲۸
- شکل (۱-۲۶): ساختار سویچینگ مدار S/H ۲۹
- شکل (۱-۲۷): مدار تولید مقادیر رفرنس ۲۹
- شکل (۱-۲۸): ساختار سویچینگ مقایسه کننده ۲۹
- شکل (۱-۲۹): مدار مقایسه کننده ۳۰
- شکل (۱-۳۰): مدار تولید کلاک به همراه کلاکهای ایجاد شده ۳۰
- شکل (۱-۳۱): ساختار کلی این ADC ۳۱
- شکل (۱-۳۲): طبقه‌های اول و دوم ۳۲
- شکل (۱-۳۳): شبکه نمونه برداری از سیگنال ورودی برای طبقه اول ۳۳
- شکل (۱-۳۴): دیاگرام زمانی و ساختار طبقات اول و دوم در هر فاز ۳۴
- شکل (۱-۳۵): طبقات $Pipeline$ در حالات اشتراک وعدم اشتراک خازن ۳۵
- شکل (۱-۳۶): مدار تقویت کننده با g_m متغیر ۳۶

- شکل (۱-۳۷): تغییرات گین حلقه با تغییر g_m و بدون تغییر g_m ۳۶
- شکل (۱-۳۸): مدار فیدبک مد مشترک ۳۷
- شکل (۱-۳۹): مقایسه گر دینامیکی به همراه دیاگرام زمانی ۳۷
- شکل (۲-۱): یک طبقه ۱/۵ بیتی ۴۱
- شکل (۲-۲): ساختار کلی ADC ۱۲ بیتی با بلوکهای ۱/۵ بیتی ۴۲
- شکل (۲-۳): ساختار فلیپ-فلاپهای استفاده شده ۴۲
- شکل (۲-۴): نحوه ایجاد تأخیر بین خروجی ها با استفاده از زوج فلپ-فلاپها ۴۳
- شکل (۲-۵): بلوکهای جمع کننده که بیتهای دیجیتال خروجی را تولید می کنند ۴۴
- شکل (۲-۶): بلوکهای RAM برای ذخیره بیتهای خروجی ۴۴
- شکل (۲-۷): ورودی $Ramp$ ۴۵
- شکل (۲-۸): خروجی DAC که به شکل $Ramp$ می باشد و درستی عملکرد ADC را تایید می کند ۴۶
- شکل (۲-۹): بلوک یک طبقه ۲/۵ بیتی ۴۶
- شکل (۲-۱۰): ساختار کلی ADC ۱۲ بیتی با بلوکهای ۲/۵ بیتی ۴۷
- شکل (۲-۱۱): فلیپ-فلاپهای سه تایی برای بخش تأخیر ۴۸
- شکل (۲-۱۲): نحوه ایجاد تأخیر بین خروجی ها با استفاده از فلپ-فلاپهای سه تایی ۴۸
- شکل (۲-۱۳): بلوکهای جمع کننده که بیتهای دیجیتال خروجی را تولید می کنند ۴۹
- شکل (۲-۱۴): بلوکهای RAM برای ذخیره بیتهای خروجی ۴۹
- شکل (۲-۱۵): ورودی سینوسی برای ADC با بلوکهای ۲/۵ بیتی در حالت $V_{ref}=1V$ ۵۰
- شکل (۲-۱۶): خروجی ADC با بلوکهای ۲/۵ بیتی در حالت $V_{ref}=1V$ ۵۰

- شکل (۲-۱۷): خروجی DAC برای ADC بلوکهای ۲/۵ بیتی در حالت $V_{ref}=1V$ ۵۱
- شکل (۲-۱۸): سوئیچ استفاده شده در *Track and Hold* ۵۳
- شکل (۲-۱۹): تغییرات ولتاژ گیت-سورس ترانزیستور *MNB2* ۵۴
- شکل (۲-۲۰): مدار *Track and Hold* ۵۵
- شکل (۲-۲۱): نمودار *FFT* سیگنال خروجی از *Track and Hold* ۵۵
- شکل (۲-۲۲): ورودی و خروجی *Track and Hold* ۵۶
- شکل (۲-۲۳): مدار مقایسه‌کننده ۵۷
- شکل (۲-۲۴): ورودی داده شده به مقایسه‌کننده و خروجی حاصل از آن ۵۸
- شکل (۲-۲۵): مقادیر سطحهای مقایسه‌کننده و بیتهای خروجی متناظر در *SubADC* ۱/۵ بیتی ۵۸
- شکل (۲-۲۶): ساختار کلی *SubADC* ۱/۵ بیتی ۵۹
- شکل (۲-۲۷): ورودی اعمال شده به *SubADC* و خروجی متناظر با آن ۶۰
- شکل (۲-۲۸): مدار *OTA* ۶۱
- شکل (۲-۲۹): نمودار گین و فاز *OTA* ۶۲
- شکل (۲-۳۰): زمان نشست *OTA* ۶۲
- شکل (۲-۳۱): ساختار *MDAC* ۱/۵ بیتی ۶۳
- شکل (۲-۳۲): سیگنالهای ورودی و خروجی *MDAC* ۶۴
- شکل (۲-۳۳): مدار فلیپ-فلاپ *D* حساس به لبه بالارونده ۶۵
- شکل (۲-۳۴): ورودی و خروجی فلیپ-فلاپ نوع *D* ۶۶
- شکل (۲-۳۵): مدار جمع‌کننده ۶۷

- شکل (۲-۳۶): ورودی و خروجی جمع کننده ۶۷
- شکل (۲-۳۷): بلوک نهایی ADC ۶۸
- شکل (۲-۳۸): یک نمونه از سیگنالهای تاخیر یافته توسط مدار تاخیر ۶۸
- شکل (۲-۳۹): ساختار سوئیچهای ورودی برای ۴ سیگنال تفاضلی مختلف ورودی ۶۹
- شکل (۲-۴۰): نمودار FFT سیگنال خروجی ۷۰
- شکل (۲-۴۱): مدار DAC ایده آل ۷۱
- شکل (۲-۴۲): سیگنال خروجی حاصل شده از DAC به همراه سیگنال ورودی سینوسی ۷۲

فهرست جداول

جدول (۱-۱): مقایسه چند مبدل آنالوگ به دیجیتال *Pipeline* ۳۸

جدول (۱-۲): مشخصات مدار *Track and Hold* ۵۶

جدول (۲-۲): مشخصات حاصل شده از *ADC* ۷۰

جدول (۳-۲): مقایسه کار انجام شده با کارهای قبلی ۷۲

فهرست اختصارات

عنوان اختصار

عبارت کامل

ADC

مبدل آنالوگ به دیجیتال

INL

غیر خطی انتگرالی

DNL

غیر خطی تفاضلی

SNR

نسبت سیگنال به نویز

MSB

با ارزشترین بیت

LSB

کم ارزشترین بیت

THD

اعوجاج هارمونیک کل

OSR

نسبت نمونه برداری بالا

SNDR

نسبت سیگنال به نویز و اعوجاج

ENOB

تعداد بیت های مفید

MDAC

ضرب کننده مبدل دیجیتال به آنالوگ

S/H

نمونه بردار و نگهدار

مقدمه

با توجه به پیشرفت‌های صورت گرفته در زمینه پزشکی محققان به این نتیجه دست یافته‌اند که با استفاده از بررسی سیگنال‌های عصبی می‌توان بروز اکثر بیماری‌ها را تشخیص داد و یا در درمان آن‌ها اقدام نمود. از طرفی در ۱۰ سال گذشته با پیشرفت چشم‌گیر در ساخت سیستم‌های میکروالکترومکانیکی (¹MEMS)، این فرصت پیش آمده که دریافت سیگنال‌های عصبی از درون سیستم عصبی موجودات زنده و در اصل بخشی از مغز آن‌ها صورت گیرد. بنابراین حرکت به سوی دریافت سیگنال‌های عصبی با نویز کم و بطور همزمان، رشد سریع پیدا نموده است. از آنجا که سیگنال‌های عصبی به صورت آنالوگ بوده و در پردازش این سیگنال‌ها شکل دیجیتال این سیگنال‌ها بیشتر مورد استفاده قرار می‌گیرد، ضرورت طراحی مبدل‌های آنالوگ به دیجیتال در کاربردهای پزشکی نیز احساس می‌شود. از این رو با توجه به کاربردهای فراوان ²ADC، در این پایان‌نامه هدف طراحی یک مبدل آنالوگ به دیجیتال *Pipeline* کم توان با سرعت کافی در تکنولوژی ۹۰ نانومتر می‌باشد که توانایی دریافت سیگنال از تعداد کانال‌های زیادی (بیش از ۱۰۰ کانال) داشته باشد. همچنین از آنجا که سیستم‌های قابل کاشت در بدن موجودات زنده (*Implantable*) بسیار کوچک می‌باشند مدار طراحی شده از نظر فضای اشغالی در حد امکان کوچک و توان تلفاتی کمی (کمتر از ۱۰ میلی وات) دارد. این مبدل با استفاده از روش *Time Division Multiplexing (TDM)* برای چندین کانال مورد استفاده قرار می‌گیرد.

¹ *Micro Electro Mechanical Systems*² *Analog to Digital Converter*

فصل اول

بررسی منابع

۱-۱ مقدمه


در باب اهمیت مبدل‌های آنالوگ به دیجیتال همین بس که سیگنال‌هایی که بطور طبیعی ایجاد می‌شوند، حداقل در مقیاس ماکروسکوپیک، آنالوگ هستند و بیشتر این سیگنال‌ها باید سرانجام در حوزه دیجیتال پردازش شوند. مبدل‌های آنالوگ به دیجیتال ساختارهای مختلفی دارند که هر کدام ویژگی‌های خاص خود را دارا می‌باشند و براساس نیاز و مشخصات مورد نظر، از این ساختارها استفاده می‌شود.

مبدل آنالوگ به دیجیتال عمل تبدیل سیگنال آنالوگ به سیگنال دیجیتال را در زمانهای گسسته انجام می‌دهد. با توجه به تئوری نمونه‌برداری، باید فرکانس نمونه‌برداری، بیش از دو برابر فرکانس سیگنال ورودی باشد تا بتوان از روی نمونه‌های برداشته شده، عمل بازسازی سیگنال را انجام داد. به همین دلیل مبدل‌های با نرخ نایکویست در نصف فرکانس کاری خود می‌توانند عمل تبدیل را انجام دهند و پتانسیل بالایی برای کار در پهنای باند وسیع دارند و می‌توانند در سیستم‌های بدون سیم بایهنای باند وسیع مورد استفاده قرار گیرند.

در این فصل پارامترهای عملکرد مبدل آنالوگ به دیجیتال توصیف شده و تعدادی از ساختارهای متداول در مبدل‌های آنالوگ به دیجیتال بررسی می‌شود. در انتها مبدل آنالوگ به دیجیتال *Pipeline* با جزئیات بیشتری بررسی شده، مختصری از بلوک‌های داخلی آن شرح داده می‌شود.

۲-۱ مبدل ایده آل

مبدل آنالوگ به دیجیتال عمل تبدیل دامنه آنالوگ را به تعدادی دامنه گسسته دیجیتال انجام می‌دهد. یک نمونه اولیه از این نوع مبدلها در شکل (۱-۱) مشاهده می‌گردد. در این شکل، یک بلوک نمونه برداری نیز وجود دارد که از سیگنال ورودی نمونه برداری می‌کند و در طول زمان تبدیل، این ورودی را حفظ می‌نماید و مانع از دست رفتن اطلاعات ورودی می‌گردد [۱].



شکل (۱-۱): بلوک دیاگرام کلی یک مبدل آنالوگ به دیجیتال

عمل تبدیل توسط رابطه ریاضی زیر صورت می‌گیرد [۱]:

$$\frac{V_{in}}{R_{ref}} = D_{out} + e_q = \sum_{m=0}^{N-1} B_m 2^m + e_q \quad (1-1)$$

در رابطه بالا R_{ref} نشان دهنده یک مقدار رفرنس مانند ولتاژ یا جریان یا شارالکتریکی می‌باشد.

B_{N-1} بیانگر بیت باارزش بالا (MSB^1)، B_0 بیت باارزش پایین (LSB^2) و e_q خطای مبدل می‌باشد. و در

رابطه (۲-۱)، D_{out} سیگنال دیجیتال کوانتیزه شده می‌باشد [۱].

$$D_{out} = \sum_{m=0}^{N-1} B_m 2^m \quad (2-1)$$

¹ Most Significant Bit


² Least Significant Bit

۳-۱ خصوصیات مبدل آنالوگ به دیجیتال

برای بررسی دقیق و برای ورود به بحث مبدل آنالوگ به دیجیتال نیاز به درک کامل خصوصیات مبدل آنالوگ به دیجیتال داریم. خصوصیات استاتیکی به طور گسترده‌ای شناخته شده‌اند اما مشخصات دینامیکی دید بیشتر و بهتری را در مورد عملکرد مبدل آنالوگ به دیجیتال به طراح و نیز کاربر می‌دهند. این اطلاعات بیانگر میزان خطیت و ناحیه خطی مبدل می‌باشند.

۱-۳-۱ خصوصیات استاتیکی

از مهم‌ترین اندازه‌گیریهای استاتیکی مبدل ADC^1 غیر خطیت انتگرالی (INL^2) و غیرخطیت دیفرانسیلی (DNL^3) می‌باشد. این فاکتورها عموماً نشان‌دهنده دقت ADC خطاهای کوانتیزاسیون، دریافت کوتاه مدت، آفست و نویز می‌باشند. نمونه‌ای از این مشخصات برای یک مبدل سه بیتی در شکل (۲-۱) نشان داده شده است [۱].



شکل (۲-۱): تابع انتقال یک مبدل آنالوگ به دیجیتال ۳ بیت

¹ Analog to Digital Converter

² Integral Nonlinearity

³ Differential Nonlinearity