

نام خا

۱۴۰۳-۲.۲۳۴۷۲



دانشکده مهندسی برق و کامپیوتر  
گروه مهندسی الکترونیک

پایان نامه

برای دریافت درجه کارشناسی ارشد در رشته مهندسی برق- الکترونیک

عنوان

طراحی یک مبدل آنالوگ به دیجیتال *Pipeline* کم توان برای دریافت سیگنال های  
عصبی

استاد راهنما

دکتر جواد فرونقی

استاد مشاور

دکتر محمد حسین ظریفی

پژوهشگر

نبی الله شیری آسمان‌جردی

۱۳۸۹ / ۹ / ۳

شهریور ۸۹

تقدیم

پروردگار عزیزم

برادران فداکارم

همسر مهربانم

## تقدیر و مشکر

پاس خداوند بزرگ را که هرچه داریم از اوست.

از خانواده عزیزم که هماره پستیانم بوده اند پاسکنارم.

پاس و قدردانی ویژه‌ای از استاد کراقدرم دکتر فرون چی که هماره از ایشان آموخته‌ام.

از استاد محترمی که هماره یاریکرم بوده‌اند بیویه استاد محترم دانشکده مهندسی برق و کامپیوتر دانشگاه تبریز پاسکنارم.

پاس و احترام خدمت تمامی دوستانم که بدون دکنارشان برایم آرامش و یاد و خاطر شان همی‌ایست که همیشه برایم بیادگار خواهد‌بماند.

نام: نبی الله	نام خانوادگی دانشجو: شیری آسمانجردی
عنوان پایان نامه: طراحی یک مبدل آنالوگ به دیجیتال <i>Pipeline</i> کم توان برای دریافت سیگنال های عصبی	
استاد راهنما: دکتر جواد فرونقی	
مقطع تحصیلی: کارشناسی ارشد گرایش: الکترونیک دانشگاه: تبریز	دانشکده: مهندسی برق و کامپیوتر تاریخ فارغ التحصیلی: شهریور ۸۹ تعداد صفحات: ۹۵
کلید واژه ها: سیگنال های عصبی، مبدل آنالوگ به دیجیتال خط لوله ای، سیستمهای میکرو الکترو مکانیکی	چکیده
<p>پیشرفت های صورت گرفته در زمینه پزشکی محققان را به این سو رهنمون کرده است که با دریافت سیگنال های عصبی و پردازش آن می توان اکثر بیماری ها را تشخیص و در درمان آنها اقدام نمود. از آنجا که سیگنال های عصبی به شکل آنالوگ بوده و در پردازش، بیشتر از شکل دیجیتال سیگنال استفاده می شود ضرورت طراحی مبدل آنالوگ به دیجیتال در کاربردهای پزشکی نیز احساس می شود.</p> <p>در این پایان نامه یک مبدل آنالوگ به دیجیتال خط لوله ای (<i>Pipeline</i>) با توان تلفاتی پایین برای دریافت سیگنال های عصبی طراحی شده است. ابتدا با طراحی سیستمی یک مبدل خط لوله ای با استفاده از نرم افزار <i>MATLAB</i> و استفاده از نتایج حاصل از آن مبدل نهایی طراحی شد. این مبدل با استفاده از تکنولوژی ۹۰ نانومتر در نرم افزار <i>HSpice</i> طراحی شده است. مبدل آنالوگ به دیجیتال طراحی شده با اتلاف توان ۸ میلی وات و ۸ بیت دقت کاربردهای ویژه ای دارد. با طراحی سوئیچ های آنالوگ در ورودی این مبدل امکان دریافت چندین سیگنال عصبی بصورت همزمان فراهم شده است. با توجه به توان تلفاتی پایین و همچنین استفاده از تکنولوژی ۹۰ نانومتر و در نتیجه کوچک شدن فضای اشغالی، مبدل طراحی شده در ساخت سیستمهای قابل کاشت (<i>Implantable</i>) در بدن موجودات زنده و همچنین سیستمهای میکرو الکترو مکانیکی (<i>MEMS</i>) نیز کاربرد دارد.</p>	

VIII .....	فهرست شکلها .....
XIII .....	فهرست جداول .....
XIV .....	فهرست اختصارات .....
۱ .....	مقدمه .....
۳ .....	۱-۱ مقدمه .....
۴ .....	۱-۲ مبدل ایدهآل .....
۵ .....	۱-۳ خصوصیات مبدل آنالوگ به دیجیتال .....
۵ .....	۱-۳-۱ خصوصیات استاتیکی .....
۶ .....	۲-۳-۱ مشخصات دینامیکی .....
۶ .....	۲-۳-۱-۱ نسبت سیگنال به نویز .....
۷ .....	۲-۳-۱-۲ اعوجاج هارمونیک کل (THD) .....
۸ .....	۲-۳-۱-۳ نسبت سیگنال به نویز و اعوجاج (SNDR) .....
۸ .....	۲-۳-۱-۴ تعداد بیت‌های مفید (ENOB) .....
۹ .....	۴-۱ مبدل غیرایدهآل .....
۹ .....	۵-۱ مبدل آنالوگ به دیجیتال خط لوله‌ای (Pipeline) .....
۱۱ .....	۱-۵-۱ روش کد کردن بیت علامت اضافی (RSD) .....
۱۴ .....	۱-۶ بخش‌های مختلف یک مبدل آنالوگ به دیجیتال Pipeline .....

۱۴.....	<i>Sub ADC</i> ۱-۶-۱ بخش
۱۶.....	۲-۶-۱ بخش <i>MDAC</i>
۱۸.....	۱-۷ فاکتورهای طراحی
۱۹.....	۱-۸ بررسی روش‌های پیشنهاد شده برای مبدل‌های آنالوگ به دیجیتال <i>Pipeline</i>
۱۹.....	۱-۸-۱ مبدل آنالوگ به دیجیتال <i>Pipeline</i> با طبقه تقویت‌کننده باقیمانده غیر ۲
۲۰.....	۱-۸-۲ مبدل آنالوگ به دیجیتال <i>Pipeline</i> توان پایین با تغذیه ۱/۸
۳۰.....	۱-۸-۳ مبدل‌های پیشنهاد شده برای توانهای پایین و مساحت تراشه پایین
۳۷.....	۱-۹ مقایسه چند نمونه از مبدل آنالوگ به دیجیتال <i>Pipeline</i>
۴۰.....	۱-۱۰ مقدمه
۴۰.....	۲-۱ طراحی سیستمی <i>ADC</i>
۴۰.....	۲-۲-۱ شبیه‌سازی یک مبدل ۱۲ بیتی <i>Pipeline</i> با استفاده از بلوکهای ۱/۵ بیتی
۴۶.....	۲-۲-۲ شبیه‌سازی یک مبدل ۱۲ بیتی <i>Pipeline</i> با استفاده از بلوکهای ۲/۵ بیتی
۵۱.....	۲-۳ طراحی مداری بلوکهای مختلف
۵۱.....	۲-۳-۱ مدار نمونه‌برداری
۵۶.....	۲-۳-۲ مدار مقایسه‌کننده
۶۰.....	۲-۳-۲ مدار <i>MDAC</i>
۶۰.....	۲-۳-۴ مدار ایجاد تاخیر و الحقق بیت

۶۰.....	۱-۴-۳-۲ مدار فلیپ-فلاب
۶۶.....	۲-۴-۳-۲ مدار جمع کننده
۷۸.....	۴-۲ ساختار نهایی <i>ADC</i> و نتایج حاصل از آن
۷۹.....	۵-۲ نتیجه گیری
۸۰.....	۳-۱ نتیجه گیری
۸۶.....	۲-۳ پیشنهادها
۸۷.....	منابع

## فهرست شکلها

- شکل(۱-۱): بلوک دیاگرام کلی یک مبدل آنالوگ به دیجیتال ..... ۴
- شکل(۱-۲): تابع انتقال یک مبدل آنالوگ به دیجیتال ۳ بیت ..... ۵
- شکل(۱-۳): بلوک دیاگرام مبدل آنالوگ به دیجیتال *Pipeline* ..... ۹
- شکل(۱-۴): بلوک دیاگرام یک طبقه مبدل *Pipeline* ..... ۱۰
- شکل(۱-۵): تابع تبدیل طبقه (a) ۲ بیت، (b) ۲/۵ بیت، (c) ۳ بیت ..... ۱۲
- شکل(۱-۶): اثر آفست *ADC* بر طبقات ۲ بیت و ۲/۵ بیت ..... ۱۳
- شکل(۱-۷): اعمال روش *One-bit overlap* به خروجیهای *Sub-ADC* ..... ۱۳
- شکل(۱-۸): بلوک دیاگرام مبدل آنالوگ به دیجیتال  $B_i+r$  بیت از نوع *Flash* ..... ۱۵
- شکل(۱-۹): ساختار کلی *MDAC* با سویچهای خازنی ..... ۱۶
- شکل(۱-۱۰): هر دو مد کاری *MDAC* (a) مد نمونهبرداری (b) مد نگهداری ..... ۱۷
- شکل(۱-۱۱): ساختار مبدل آنالوگ به دیجیتال *Pipeline* با گین ۱/۹ ..... ۲۰
- شکل(۱-۱۲): تقویت‌کننده کاملاً تفاضلی *Folded-Cascode* ..... ۲۱
- شکل(۱-۱۳): طبقه گین *Cascode* با گین بهبود یافته ..... ۲۱
- شکل(۱-۱۴): تقویت‌کننده *PMOS* از نوع *Boosting* ..... ۲۲
- شکل(۱-۱۵): تقویت‌کننده *NMOS* از نوع *Boosting* ..... ۲۲
- شکل(۱-۱۶): ساختار تقویت‌کننده کاملاً تفاضلی *Gain-boosted Folded-Cascode* ..... ۲۳
- شکل(۱-۱۷): نمودار بود تقویت‌کننده معمولی و تقویت‌کننده با گین بهبود یافته ..... ۲۳

۲۴.....	شکل(۱۸-۱): ساختار <i>MDAC</i> کاملاً تفاضلی
۲۴.....	شکل(۱۹-۱): دیاگرم زمانی <i>MDAC</i>
۲۵.....	شکل(۲۰-۱): مدار مقایسه‌کننده
۲۵.....	شکل(۲۱-۱): ساختار کلی <i>ADC</i>
۲۶.....	شکل(۲۲-۱): بلوک یک طبقه ۱/۵ بیت
۲۷.....	شکل(۲۳-۱): تقویت‌کننده دو طبقه
۲۸.....	شکل(۲۴-۱): ساختار سویچینگ <i>MDAC</i>
۲۸.....	شکل(۲۵-۱): مشخصه انتقال <i>MDAC</i>
۲۹.....	شکل(۲۶-۱): ساختار سویچینگ مدار <i>S/H</i>
۲۹.....	شکل(۲۷-۱): مدار تولید مقادیر رفرنس
۲۹.....	شکل(۲۸-۱): ساختار سویچینگ مقایسه‌کننده
۳۰.....	شکل(۲۹-۱): مدار مقایسه‌کننده
۳۰.....	شکل(۳۰-۱): مدار تولید کلاک به همراه کلاکهای ایجاد شده
۳۱.....	شکل(۳۱-۱): ساختار کلی این <i>ADC</i>
۳۲.....	شکل(۳۲-۱): طبقه‌های اول و دوم
۳۳.....	شکل(۳۳-۱): شبکه نمونه‌برداری از سیگنال ورودی برای طبقه اول
۳۴.....	شکل(۳۴-۱): دیاگرام زمانی و ساختار طبقات اول و دوم در هر فاز
۳۵.....	شکل(۳۵-۱): طبقات <i>Pipeline</i> در حالات اشتراک و عدم اشتراک خازن
۳۶.....	شکل(۳۶-۱): مدار تقویت‌کننده با $g_m$ متغیر

شکل (۱-۳۷): تغییرات گین حلقه با تغییر $g_m$ و بدون تغییر $g_m$	۳۶
شکل (۱-۳۸): مدار فیدبک مد مشترک	۳۷
شکل (۱-۳۹): مقایسه گر دینامیکی به همراه دیاگرام زمانی	۳۷
شکل (۱-۴۱): یک طبقه ۱/۵ بیتی	۴۱
شکل (۲-۲): ساختار کلی $ADC$ ۱۲ بیتی با بلوکهای ۱/۵ بیتی	۴۲
شکل (۲-۳): ساختار فلیپ-فلاپهای استفاده شده	۴۲
شکل (۴-۲): نحوه ایجاد تأخیر بین خروجی‌ها با استفاده از زوج فلپ-فلاپها	۴۳
شکل (۵-۲): بلوکهای جمع‌کننده که بیتهاي دیجیتال خروجی را تولید می‌کنند	۴۴
شکل (۶-۲): بلوکهای $RAM$ برای ذخیره بیتهاي خروجی	۴۴
شکل (۷-۲): ورودی $Ramp$	۴۵
شکل (۸-۲): خروجی $DAC$ که به شکل $Ramp$ می‌باشد و درستی عملکرد $ADC$ را تایید می‌کند	۴۶
شکل (۹-۲): بلوک یک طبقه ۲/۵ بیتی	۴۶
شکل (۱۰-۲): ساختار کلی $ADC$ ۱۲ بیتی با بلوکهای ۲/۵ بیتی	۴۷
شکل (۱۱-۲): فلیپ-فلاپهای سه‌تایی برای بخش تأخیر	۴۸
شکل (۱۲-۲): نحوه ایجاد تأخیر بین خروجی‌ها با استفاده از فلپ-فلاپهای سه‌تایی	۴۸
شکل (۱۳-۲): بلوکهای جمع‌کننده که بیتهاي دیجیتال خروجی را تولید می‌کنند	۴۹
شکل (۱۴-۲): بلوکهای $RAM$ برای ذخیره بیتهاي خروجی	۴۹
شکل (۱۵-۲): ورودی سینوسی برای $ADC$ با بلوکهای ۲/۵ بیتی در حالت $V_{ref}=IV$	۵۰
شکل (۱۶-۲): خروجی $ADC$ با بلوکهای ۲/۵ بیتی در حالت $V_{ref}=IV$	۵۰

- شکل(۱۷-۲): خروجی  $ADC$  برای  $V_{ref}=IV$  بلوکهای  $2/5$  بیتی در حالت ..... ۵۱
- شکل(۱۸-۲): سوئیچ استفاده شده در ..... *Track and Hold* ..... ۵۳
- شکل(۱۹-۲): تغییرات ولتاژ گیت-سورس ترانزیستور  $MNB2$  ..... ۵۴
- شکل(۲۰-۲): مدار ..... *Track and Hold* ..... ۵۰
- شکل(۲۱-۲): نمودار  $FFT$  سیگنال خروجی از ..... *Track and Hold* ..... ۵۵
- شکل(۲۲-۲): ورودی و خروجی ..... *Track and Hold* ..... ۵۶
- شکل(۲۳-۲): مدار مقایسه کننده ..... ۵۷
- شکل(۲۴-۲): ورودی داده شده به مقایسه کننده و خروجی حاصل از آن ..... ۵۸
- شکل(۲۵-۲): مقادیر سطحهای مقایسه کننده و بیتهاي خروجی متاناظر در  $SubADC$   $1/5$  بیتی ..... ۵۸
- شکل(۲۶-۲): ساختار کلی  $SubADC$   $1/5$  بیتی ..... ۵۹
- شکل(۲۷-۲): ورودی اعمال شده به  $SubADC$  و خروجی متاناظر با آن ..... ۶۰
- شکل(۲۸-۲): مدار ..... *OTA* ..... ۶۱
- شکل(۲۹-۲): نمودار گین و فاز ..... *OTA* ..... ۶۲
- شکل(۳۰-۲): زمان نشست *OTA* ..... ۶۲
- شکل(۳۱-۲): ساختار  $MDAC$   $1/5$  بیتی ..... ۶۳
- شکل(۳۲-۲): سیگنالهای ورودی و خروجی  $MDAC$  ..... ۶۴
- شکل(۳۳-۲): مدار فلیپ-فلاب  $D$  حساس به لبه بالارونده ..... ۶۵
- شکل(۳۴-۲): ورودی و خروجی فلیپ-فلاب نوع  $D$  ..... ۶۶
- شکل(۳۵-۲): مدار جمع کننده ..... ۶۷

۶۷.....	شکل(۲-۳۶): ورودی و خروجی جمع‌کننده
۶۸.....	شکل(۲-۳۷): بلوک نهایی $ADC$
۶۸.....	شکل(۲-۳۸): یک نمونه از سیگنالهای تاخیر یافته توسط مدار تاخیر
۶۹.....	شکل(۲-۳۹): ساختار سونیچ‌های ورودی برای ۴ سیگنال تفاضلی مختلف ورودی
۷۰.....	شکل(۲-۴۰): نمودار $FFT$ سیگنال خروجی
۷۱.....	شکل(۲-۴۱): مدار $DAC$ ایده‌آل
۷۲.....	شکل(۲-۴۲): سیگنال خروجی حاصل شده از $DAC$ به همراه سیگنال ورودی سینوسی

**فهرست جداول**

- جدول (۱-۱): مقایسه چند مبدل آنالوگ به دیجیتال *Pipeline* ..... ۳۸
- جدول (۱-۲): مشخصات مدار *Track and Hold* ..... ۵۶
- جدول (۲-۱): مشخصات حاصل شده از *ADC* ..... ۷۰
- جدول (۲-۲): مقایسه کار انجام شده با کارهای قبلی ..... ۷۲

## فهرست اختصارات

عنوان اختصار	عبارت کامل
--------------	------------

<i>ADC</i>	مبدل آنالوگ به دیجیتال
<i>INL</i>	غیر خطیت انگرالی
<i>DNL</i>	غیر خطیت تفاضلی
<i>SNR</i>	نسبت سیگنال به نویز
<i>MSB</i>	با ارزشترین بیت
<i>LSB</i>	کم ارزشترین بیت
<i>THD</i>	اعوجاج هارمونیک کل
<i>OSR</i>	نسبت نمونهبرداری بالا
<i>SNDR</i>	نسبت سیگنال به نویز و اعوجاج
<i>ENOB</i>	تعداد بیت‌های مفید
<i>MDAC</i>	ضرب‌کننده مبدل دیجیتال به آنالوگ
<i>S/H</i>	نمونهبردار و نگهدار

## مقدمه

با توجه به پیشرفت‌های صورت گرفته در زمینه پزشکی محققان به این نتیجه دست یافته‌اند که با استفاده از بررسی سیگنال‌های عصبی می‌توان بروز اکثر بیماری‌ها را تشخیص داد و یا در درمان آن‌ها اقدام نمود. از طرفی در ۱۰ سال گذشته با پیشرفت چشمگیر در ساخت سیستم‌های میکروالکترومکانیکی<sup>۱</sup> (*MEMS*<sup>۱</sup>), این فرصت پیش آمده که دریافت سیگنال‌های عصبی از درون سیستم عصبی موجودات زنده و در اصل بخشی از مغز آن‌ها صورت گیرد. بنابراین حرکت به سوی دریافت سیگنال‌های عصبی با نویز کم و بطور همزمان، رشد سریع پیدا نموده است. از آنجا که سیگنال‌های عصبی به صورت آنالوگ بوده و در پردازش این سیگنال‌ها شکل دیجیتال این سیگنال‌ها بیشتر مورد استفاده قرار می‌گیرد، ضروت طراحی مبدل‌های آنالوگ به دیجیتال در کاربردهای پزشکی نیز احساس می‌شود. از این‌رو با توجه به کاربردهای فراوان *ADC*<sup>۲</sup> در این پایان‌نامه هدف طراحی یک مبدل آنالوگ به دیجیتال *Pipeline* کم توان با سرعت کافی در تکنولوژی ۹۰ نانومتر می‌باشد که توانایی دریافت سیگنال از تعداد کانال‌های زیادی (بیش از ۱۰۰ کانال) داشته باشد. همچنین از آنجا که سیستم‌های قابل کاشت در بدن موجودات زنده (*Implantable*) بسیار کوچک می‌باشند مدار طراحی شده از نظر فضای اشغالی در حد امکان کوچک و توان تلفاتی کمی (کمتر از ۱۰ میلی وات) دارد. این مبدل با استفاده از روش *Time Division Multiplexing (TDM)* برای چندین کانال مورد استفاده قرار می‌گیرد.

<sup>1</sup> Micro Electro Mechanical Systems

<sup>2</sup> Analog to Digital Converter

# فصل اول

بررسی منابع

## ۱-۱ مقدمه


در باب اهمیت مبدل‌های آنالوگ به دیجیتال همین بس که سیگنال‌هایی که بطور طبیعی ایجاد می‌شوند، حداقل در مقیاس ماکروسکوپیک، آنالوگ هستند و بیشتر این سیگنال‌ها باید سرانجام در حوزه دیجیتال پردازش شوند. مبدل‌های آنالوگ به دیجیتال ساختارهای مختلفی دارند که هر کدام ویژگی‌های خاص خود را دارا می‌باشند و براساس نیاز و مشخصات مورد نظر، از این ساختارها استفاده می‌شود.

مبدل آنالوگ به دیجیتال عمل تبدیل سیگنال آنالوگ به سیگنال دیجیتال را در زمانهای گستته انجام می‌دهد. با توجه به تنوری نمونه‌برداری، باید فرکانس نمونه‌برداری، بیش از دو برابر فرکانس سیگنال ورودی باشد تا بتوان از روی نمونه‌های برداشته شده، عمل بازسازی سیگنال را انجام داد. به همین دلیل مبدل‌های با نرخ نایکوییست در نصف فرکانس کاری خود می‌توانند عمل تبدیل را انجام دهند و پتانسیل بالایی برای کار در پهنه‌ای باند وسیع دارند و می‌توانند در سیستم‌های بدون سیم با پهنه‌ای باند وسیع مورد استفاده قرار گیرند.

در این فصل پارامترهای عملکرد مبدل آنالوگ به دیجیتال توصیف شده و تعدادی از ساختارهای متداول در مبدل‌های آنالوگ به دیجیتال بررسی می‌شود. در انتهای مبدل آنالوگ به دیجیتال *Pipeline* با جزئیات بیشتری بررسی شده، مختصراً از بلوک‌های داخلی آن شرح داده می‌شود.

## ۲-۱ مبدل آنالوگ به دیجیتال

مبدل آنالوگ به دیجیتال عمل تبدیل دامنه آنالوگ را به تعدادی دامنه گستته دیجیتال انجام می‌دهد. یک نمونه اولیه از این نوع مبدلها در شکل (۱-۱) مشاهده می‌گردد. در این شکل، یک بلوک نمونه برداری نیز وجود دارد که از سیگنال ورودی نمونه برداری می‌کند و در طول زمان تبدیل، این ورودی را حفظ می‌نماید و مانع از دست رفتن اطلاعات ورودی می‌گردد [۱].



شکل (۱-۱): بلوک دیاگرام کلی یک مبدل آنالوگ به دیجیتال

عمل تبدیل توسط رابطه ریاضی زیر صورت می‌گیرد [۱]:

$$\frac{V_m}{R_{ref}} = D_{out} + e_q = \sum_{m=0}^{N-1} B_m 2^m + e_q \quad (1-1)$$

در رابطه بالا  $R_{ref}$  نشان دهنده یک مقدار رفرنس مانند ولتاژ یا جریان یا شار الکتریکی می‌باشد.

$B_{N-1}$  بیانگر بیت بالا (MSB<sup>۱</sup>)،  $B_0$  بیت بالا (LSB<sup>۲</sup>) و  $e_q$  خطای مبدل می‌باشد. و در

رابطه (۲-۱)، سیگنال دیجیتال  $D_{out}$  کوانتیزه شده می‌باشد [۱].

$$D_{out} = \sum_{m=0}^{N-1} B_m 2^m \quad (2-1)$$

<sup>۱</sup> Most Significant Bit


<sup>۲</sup> Least Significant Bit

### ۱-۳ خصوصیات مبدل آنالوگ به دیجیتال

برای بررسی دقیق و برای ورود به بحث مبدل آنالوگ به دیجیتال نیاز به درک کامل خصوصیات مبدل آنالوگ به دیجیتال داریم. خصوصیات استاتیکی به طور گسترده‌ای شناخته شده‌اند اما مشخصات دینامیکی دید بیشتر و بهتری را در مورد عملکرد مبدل آنالوگ به دیجیتال به طراح و نیز کاربر می‌دهند. این اطلاعات بیانگر میزان خطیت و ناحیه خطی مبدل می‌باشند.

#### ۱-۳-۱ خصوصیات استاتیکی

از مهم ترین اندازه‌گیریهای استاتیکی مبدل  $ADC$  غیر خطیت انتگرالی<sup>۱</sup> ( $INL$ ) و غیرخطیت دیفرانسیلی<sup>۲</sup> ( $DNL$ ) می‌باشد. این فاکتورها عموماً نشان‌دهنده دقت  $ADC$  خطاهای کوانتیزاسیون، دریفت کوتاه مدت، آفست و نویز می‌باشند. نمونه‌ای از این مشخصات برای یک مبدل سه بیتی در شکل (۲-۱) نشان داده شده است [۱].



شکل (۲-۱): تابع انتقال یک مبدل آنالوگ به دیجیتال ۳ بیت

<sup>۱</sup> Analog to Digital Converter

<sup>۲</sup> Integral Nonlinearity

<sup>۳</sup> Differential Nonlinearity