

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانگاه شید بهسکان

دانشکده فنی و مهندسی

بخش مهندسی برق

پایان نامه تحصیلی برای دریافت درجه کارشناسی ارشد رشته مهندسی برق

گرایش الکترونیک

تأثیر انتشار خطای نرم در قابلیت اطمینان مدارات دیجیتال

مؤلف:

حامد زندوکیلی

اساتید راهنمای:

دکتر محسن صانعی

دکتر علی ماهانی

بهمن ماه ۱۳۹۱



دانشگاه شهید بهشتی کرمان

این پایان نامه به عنوان یکی از شرایط درجه کارشناسی ارشد

بخش برق

دانشکده فنی و مهندسی

دانشگاه شهید باهنر کرمان

تسلیم شده است و هیچگونه مدرکی به عنوان فراغت از تحصیل دوره مزبور شناخته نمی شود.

دانشجو: حامد زندوکیلی

استاد راهنما ۱: جناب آقای دکتر محسن صانعی

استاد راهنما ۲: جناب آقای دکتر علی ماهانی

داور ۱: سرکار خانم دکتر مهدیه مهران

داور ۲: سرکار خانم دکتر مریم پور محی آبادی

نماینده تحصیلات تکمیلی دانشکده: جناب آقای دکتر احمد حکیمی

معاون آموزشی و پژوهشی دانشکده: سرکار خانم دکتر مریم احتمام زاده

حق چاپ محفوظ و مخصوص به دانشگاه شهید باهنر کرمان است.

تقدیم به:

پدر و مادرم

که از نگاهشان صلابت

از رفتارشان محبت

و از صبرشان ایستادگی را آموختم.

تشکر و قدردانی:

حمد و سپاس خدای را که تمام عالم به حکمت او عالم و به عنایت بی علت او واقfnد.

"تشکر" هر چند کلمه‌ی کوچکی است، اما شاید تنها کلمه‌ای باشد که بتواند بار سنگین ارادت نسبت به بزرگان را بر دوش کشد؛ لذا بدین وسیله از تمامی اساتید گرانقدری که سعادت کسب دانش در محضرشان را داشته‌ام، تشکر می‌نمایم، خصوصاً از اساتید فرهیخته و بزرگوارم جناب آقای دکتر ماهانی و جناب آقای دکتر صانعی که در طول دوران تحصیل همواره یاری گر اینجانب بوده‌اند، خاضعانه سپاسگزارم و برای ایشان از خداوند متعال عمری طولانی و پربرکت را خواستارم.

در اینجا وظیفه‌ی خود می‌دانم که از اساتید محترم جناب آقای دکتر حکیمی و سرکارخانم دکتر مهران و سرکار خانم دکتر پور محی‌آبادی که در انجام این مهم مرا یاری رسانده‌اند کمال تشکر و امتنان را داشته باشم.

چکیده

در تکنولوژیهای جدید خطای نرم به عنوان اصلی ترین عامل کاهش قابلیت اطمینان در مدارات مجتمع شناخته می‌شود. در این میان نقش مدارات ترکیبی در افزایش نرخ خطای نرم مدارات مجتمع غیرقابل انکار است. نکته قابل توجه در مورد وقوع خطای نرم در مدارات ترکیبی این است که برخلاف سلولهای حافظه، خطای گذرا بطور مستقیم منجر به وقوع خطای نرم نمی‌شود، بعبارتی یک خطای گذرا برای تبدیل شدن به خطای نرم بایستی در مدار ترکیبی منتشر شود. عوامل متعددی بر انتشار خطای گذرا در مدارات ترکیبی تاثیر دارند که مهمترین آنها پوششها هستند.

هدف این پایان نامه بررسی نقش این پوششها (خصوصاً پوشش منطقی) در انتشار خطای نرم و قابلیت اطمینان مدارات مجتمع دیجیتال است. در این راستا سه روش مبتنی بر احتمال سیگنال برای محاسبه‌ی قابلیت اطمینان ارائه شده است؛ روش پیشنهادی اول با استفاده از کد باینری توانسته علاوه بر اعمال اثر مسیرهای همگرا، تا حد زیادی سرعت محاسبات را افزایش دهد. عیب عمدی این روش افزایش زمان محاسبات به ازای افزایش تعداد گیتهای مدار است. روش پیشنهادی دوم توانسته است این مشکل را با استفاده از تکنیک تخصیص موقعیت تا حد زیادی رفع کند. روش سوم که اصلاح شده‌ی روش دوم است به منظور افزایش سرعت محاسبات ارائه شده است.

کلید واژه: انتشار، پوشش منطقی، خطای نرم، قابلیت اطمینان، مدار ترکیبی، مسیر همگرا.

فهرست مطالب

صفحه	عنوان
	فصل اول : مقدمه
۱	۱-۱- مقدمه
۲	۱-۲- تاریخچه
۴	۱-۳- قابلیت اطمینان
۵	۱-۴- انواع خطا
۶	۱-۵- نحوه وقوع خطای گذرا (تک رویداد)
۷	۱-۶- خطای نرم چیست؟
۱۳	فصل دوم : خطای نرم در مدارات دیجیتال
۱۴	۱-۱- قابلیت اطمینان سیگنال
۱۴	۱-۲- منابع تولید خطای نرم (عوامل محیطی)
۱۵	۱-۲-۱- ذرات آلفا
۱۷	۱-۲-۲- نوترونهاي اشعه کيهاني
۱۹	۱-۲-۳- ذرات ناشی از تجزیه بور
۲۰	۱-۳- انواع خطای نرم
۲۱	۱-۴- نرخ وقوع خطای نرم
۲۲	۱-۵- خطای نرم در تکنولوژیهای جدید
۲۳	۱-۶- خطای نرم در مدارات مجتمع
۲۴	۱-۶-۱- خطای نرم در عناصر حافظه
۲۴	۱-۶-۲- خطای نرم در حافظه های دینامیک
۲۵	۱-۶-۳- خطای نرم در حافظه های استاتیک
۲۵	۱-۶-۴- خطای نرم در مدارات ترکیبی

۲۶	۷-۲- ایمنی مقابله با خطای نرم در مدارات ترکیبی
۲۶	۱-۷-۲- ایمنی ذاتی
۲۶	۱-۱-۷-۲- پوشش منطقی
۲۷	۲-۱-۷-۲- پوشش الکترونیکی
۲۸	۳-۱-۷-۲- پوشش زمانی
۲۹	۲-۲-۷-۲- ایمنی مصنوعی
۲۹	۱-۲-۷-۲- مقاوم سازی قطعه
۳۰	۲-۲-۷-۲- مقاوم سازی سیستم
۳۱	۳-۲-۷-۲- مقاوم سازی مدار
۳۱	۲-۸- سهم عناصر حافظه و مدارات ترکیبی در نرخ خطای نرم
۳۳	۹-۲- روش‌های تحمل خطای نرم
۳۴	۱-۹-۲- روش‌های جلوگیری
۳۴	۱-۱-۹-۲- پاکسازی مواد سازنده
۳۴	۲-۱-۹-۲- مقاوم سازی در مقابل تشعشع
۳۶	۲-۹-۲- روش‌های بهبود
۳۶	۱-۲-۹-۲- افزونگی
۳۷	۲-۲-۹-۲- روش‌های تشخیص و تصحیح خطای
۳۸	۱۰-۲- نتیجه گیری
۳۹	فصل سوم: موری بر کارهای پیشین
۴۰	۱-۳- مقدمه
۴۰	۲-۲- روش احتمال انتشار خطای
۴۳	۳-۳- روش احتمال سیگنال
۴۶	۴-۳- روش چندگذری

۴۸	۳-۵- روش ماتریس احتمال شرطی.....
۵۰	۳-۶- روش مدل گیت احتمالی.....
۵۳	۳-۷- روش مدل گیت احتمالی دقیق.....
۵۴	۳-۸- نتیجه گیری.....
۵۵	فصل چهارم : روشهای پیشنهادی جهت محاسبه ی قابلیت اطمینان
۵۶	۴-۱- مقدمه.....
۵۶	۴-۲- روش پیشنهادی اول.....
۵۶	۴-۲-۱- ماتریس احتمال باینری.....
۵۹	۴-۲-۲- انتقال ماتریس احتمال باینری.....
۶۱	۴-۲-۳- کد گشایی ماتریس خروجی.....
۶۲	۴-۲-۴- بررسی صحت روش پیشنهادی.....
۶۴	۴-۲-۵- نتایج شبیه سازی.....
۶۶	۴-۳- روش پیشنهادی دوم.....
۶۶	۴-۳-۱- ماتریس انتقال احتمال بهبود یافته.....
۷۰	۴-۳-۲- نتایج شبیه سازی.....
۷۴	۴-۴- روش پیشنهادی سوم.....
۷۴	۴-۴-۱- مدل گیت احتمالی بهبود یافته.....
۷۸	۴-۴-۲- نتایج شبیه سازی.....
۸۰	۴-۵- نتیجه گیری.....
۸۱	فصل پنجم: نتیجه گیری و پیشنهادات.....
۸۲	۵-۱- نتیجه گیری.....
۸۳	۵-۲- پیشنهادات.....
۸۴	منابع.....
۸۹	پیوست.....

بررسی اثر مسیرهای همگرا در پوشش منطقی مدارات ترکیبی.....	۹۰
واژه نامه انگلیسی به فارسی.....	۹۲
جدول علائم اختصاری.....	۹۵

فهرست جدول‌ها

عنوان	صفحه
جدول ۱-۲ جزئیات ایزوتوپ U-238	۱۶
جدول ۲-۲ جزئیات ایزوتوپ Th-232	۱۶
جدول ۲-۳ روش‌های تشخیص و تصحیح خطأ	۳۷
جدول ۳-۱ روابط محاسبه احتمال در گیتهای خارج از مسیر	۴۱
جدول ۳-۲ مقایسه‌ی روش EPP با روش مبتنی بر شبیه‌سازی	۴۳
جدول ۳-۳ نتایج شبیه‌سازی روش چند گذری	۴۷
جدول ۳-۴ نتایج شبیه‌سازی روش CPM	۴۹
جدول ۳-۵ روابط محاسبه‌ی احتمال سیگنال در خروجی گیتهای مختلف	۵۱
جدول ۳-۶ نتایج شبیه‌سازی روش PGM	۵۳
جدول ۳-۷ نتایج شبیه‌سازی روش APGM	۵۴
جدول ۴-۱ نتایج شبیه‌سازی روش پیشنهادی اول	۶۴
جدول ۴-۲ تعداد عملگرهای استفاده شده به تفکیک نوع عملگر	۶۵
جدول ۴-۳ نتایج شبیه‌سازی روش پیشنهادی دوم (سری اول)	۷۱
جدول ۴-۴ نتایج شبیه‌سازی روش پیشنهادی دوم (سری دوم)	۷۲
جدول ۴-۵ نتایج شبیه‌سازی روش پیشنهادی دوم (سری سوم)	۷۳
جدول ۴-۶ نتایج شبیه‌سازی روش پیشنهادی سوم (سری اول)	۷۸
جدول ۴-۷ نتایج شبیه‌سازی روش پیشنهادی سوم (سری دوم)	۷۹
جدول ۴-۸ نتایج شبیه‌سازی روش پیشنهادی سوم (سری سوم)	۸۰

فهرست شکل ها

عنوان	صفحه
شکل ۱-۱ تغییرات چگالی توان در تراشه های الکترونیکی	۳
شکل ۱-۲ تغییرات نرخ خطای نرم بر حسب تغییرات تکنولوژی	۴
شکل ۱-۳ مراحل وقوع یک خطای گذرا در یک پیوند p-n	۸
شکل ۱-۴ تغییرات یک پالس گذرا بر حسب زمان	۸
شکل ۱-۵ ساختار یک p-n-p-n پارازیتی	۱۰
شکل ۱-۶ انواع خطای گذرا در مدارات الکترونیکی	۱۲
شکل ۲-۱ فروپاشی اشعه های کیهانی در اتمسفر زمین	۱۷
شکل ۲-۲ میزان شار نوترونی در سطح دریا بر حسب انرژی آنها	۱۸
شکل ۲-۳ میزان تغییرات شار نوترونی بر حسب ارتفاع	۱۹
شکل ۲-۴ تجزیه ی هسته ی بور (B^{10})	۱۹
شکل ۲-۵ انواع خطای نرم	۲۱
شکل ۲-۶ تغییرات (Q_s/Q_{crit}) به ازای تغییرات تکنولوژی	۲۳
شکل ۲-۷ ساختار یک حافظه ی دینامیکی تک ترانزیستوری	۲۴
شکل ۲-۸ ساختار یک حافظه ی استاتیکی شش ترانزیستوری	۲۵
شکل ۲-۹ پوشش منطقی	۲۶
شکل ۲-۱۰ پوشش الکتریکی	۲۸
شکل ۲-۱۱ پوشش زمانی	۲۸
شکل ۲-۱۲ ساختار کلی یک TMR	۳۰
شکل ۲-۱۳ افزونگی سه گانه	۳۰
شکل ۲-۱۴ تغییرات نرخ خطای نرم بر حسب فرکانس	۳۲
شکل ۲-۱۵ تغییرات نرخ خطای نرم به ازای پیشرفت تکنولوژی	۳۳
شکل ۲-۱۶ ساختار ترانزیستورهای با چاه دو گانه و سه گانه	۳۵

صفحه	عنوان
۳۵	شکل ۲-۲ ساختار و عملکرد ترانزیستورهای SOI در مقابل برخورد ذره
۳۶	شکل ۲-۳ مدار داخلی و جدول صحت یک C-Element
۳۷	شکل ۲-۴ نمونه ای از کاربرد C-Element در بهبود خطای نرم
۴۱	شکل ۳-۱ تعیین گیتهاي درون مسیر
۴۳	شکل ۳-۲ یک مدار ترکیبی با یک مسیر همگرا
۴۴	شکل ۳-۳ ماتریس احتمال سیگنال
۴۵	شکل ۳-۴ محاسبه ای احتمال سیگنال در خروجی با استفاده از روش PTM
۴۵	شکل ۳-۵ محاسبه ای احتمال سیگنال خروجی با استفاده از روش SPRA
۴۶	شکل ۳-۶ محاسبه ای قابلیت اطمینان با استفاده از روش SPRA
۴۷	شکل ۳-۷ محاسبه ای قابلیت اطمینان با استفاده از روش Multi-Pass
۴۸	شکل ۳-۸ خوشه بندی یک مدار ترکیبی
۴۹	شکل ۳-۹ ماتریس احتمال شرطی
۵۰	شکل ۳-۱۰ محاسبه ای نرخ خطای مدار با استفاده از روش تزریق خط
۵۸	شکل ۴-۱ تخصیص کد باینری
۵۸	شکل ۴-۲ تخصیص کد در یک مدار ترکیبی با دو ورودی اولیه
۵۹	شکل ۴-۳ ماتریس احتمال باینری
۶۰	شکل ۴-۴ ماتریس تانسور ورودی
۶۰	شکل ۴-۵ محاسبه ای ماتریس خروجی در یک گیت NAND با نرخ خطای ۰/۰۸
۶۱	شکل ۴-۶ ساده سازی ماتریس خروجی
۶۲	شکل ۴-۷ محاسبه ای قابلیت اطمینان با استفاده از روش پیشنهادی اول
۶۳	شکل ۴-۸ محاسبه ای قابلیت اطمینان با استفاده از روش پارامتری
۶۳	شکل ۴-۹ محاسبه ای قابلیت اطمینان با استفاده از روش پیشنهادی اول
۶۶	شکل ۴-۱۰ تعداد کل عملگرهاي استفاده شده
۶۶	شکل ۴-۱۱ تغییرات قابلیت اطمینان بر حسب تغییرات نرخ خطای گیت

صفحه	عنوان
۶۷	شکل ۴-۱۲ ماتریس احتمال سیگنال
۶۸	شکل ۴-۱۳ مقدار دهی اولیه به زیر آرایه های یک مدار با سه ورودی اولیه
۶۹	شکل ۴-۱۴ محاسبه‌ی ماتریس خروجی در یک گیت NAND با نرخ خطای ۰/۰۸
۶۹	شکل ۴-۱۵ آشکار سازی ماتریس احتمال نهایی
۷۰	شکل ۴-۱۶ محاسبه‌ی قابلیت اطمینان با استفاده از روش پیشنهادی دوم
۷۳	شکل ۴-۱۷ تغییرات قابلیت اطمینان بر حسب تغییرات نرخ خطای گیت
۷۵	شکل ۴-۱۸ فرم کلی ماتریس احتمال ورودی
۷۵	شکل ۴-۱۹ مقدار دهی اولیه به ماتریسهای ورودی در مداری با سه ورودی اولیه
۷۶	شکل ۴-۲۰ محاسبه‌ی ماتریس احتمال خروجی در یک گیت NAND با نرخ خطای ۰/۰۸
۷۶	شکل ۴-۲۱ محاسبه‌ی احتمال سیگنال ایده آل با استفاده از احتمال سیگنال واقعی
۷۷	شکل ۴-۲۲ آشکار سازی ماتریس احتمال نهایی
۷۷	شکل ۴-۲۳ مراحل محاسبه‌ی قابلیت اطمینان با استفاده روش پیشنهادی سوم

فصل اول

مقدمه

۱-۱- مقدمه

در دهه های اخیر، رشد چشمگیر و با سرعت تکنولوژی ساخت مدارات مجتمع و افزایش نمایی تعداد ترانزیستورهای موجود در تراشه های الکترونیکی باعث افزایش شگفت آور عملکرد^۱ و کارآیی^۲ آنها خصوصا در حوزه پردازشگرها شده است. قانون مور به عنوان معتربرین معيار افزایش تعداد ترانزیستورهای موجود در تراشه های الکترونیکی شناخته می شود. بر طبق پیش بینی گردن مور (که در سال ۱۹۶۵ ارائه شد) به ازای هر ۲۴ ماه تعداد ترانزیستورهای موجود در تراشه های الکترونیکی دو برابر خواهد شد. سال ۱۹۷۱ را می توان به عنوان نقطه شروع این پیش بینی معرفی کرد. در این سال شرکت اینتل توانست اولین میکروپرسسور خود را با ۲۲۰۰ ترانزیستور روانه بازار کند. این پیش بینی در سالهای بعد علیرغم وجود بعضی محدودیتها تا حد زیادی تحقق یافت. بعنوان مثال در سال ۲۰۰۶ میلادی، اینتل خبر ساخت پردازشگری با نام "ایتانیوم ۲"^۳ با حدود ۱/۷۲ میلیارد ترانزیستور را منتشر نمود. این تعداد ترانزیستور را میتوان به عنوان دلیلی بر تحقق پیش بینی مور در چهار دهه پیش از آن قلمداد کرد. در سالهای اخیر روند افزایش تعداد ترانزیستورها در تراشه های الکترونیکی نسبت به پیش بینی مور کنتر شده است. ساخت تراشه ای در سال ۲۰۱۱ با نام Xeon و حدود ۲/۶ میلیارد دلیل این مدعاست. محققان دلیل اصلی این کاهش را تشدید محدودیتها پیشین و بروز محدودیتها جدید می دانند. یکی از این محدودیتها کندي حافظه های پویا^۴ خارجی نسبت به سرعت پردازشگرهاست. این محدودیت باعث می شود که جایگزینی حافظه های کش^۵ داخلی که دارای سرعت خوبی هستند ۱۰۰ تا ۱۰۰ برابر سریعتر از حافظه های پویا) با حافظه های پویای خارجی با سرعت بسیار کمی انجام پذیرد. این در حالی است که حدود ۵٪ سطح تراشه های سیلیکونی را حافظه های کش اشغال نموده اند و سهم عمده ای از مجموع توان مصرفی در تراشه ها نیز مربوط به آنهاست.

¹ Performance


² Functionality

³ Itanium II

⁴ Dynamic

⁵ Cache

یکی دیگر از محدودیتهای تحقق قانون مور افزایش چگالی توان^۱ در تراشه هاست که در سالهای اخیر تحت عنوان "دیوار توان"^۲ شناخته می شود. براساس پیش بینی شرکت ایتل که در سال ۲۰۰۰ میلادی انجام شده است، چنانچه روند افزایش چگالی توان در تراشه های الکترونیکی اصلاح نشود، از سال ۲۰۱۰ میلادی به بعد خنک سازی تراشه های الکترونیکی به یکی از مهمترین معضلات در طراحی مدارات مجتمع تبدیل خواهد شد. شکل ۱-۱ تغییرات چگالی توان در مدارات مجتمع را در سالهای مختلف به تصویر کشیده است. طبق پیش بینی انجام شده در این شکل چنانچه روند افزایش چگالی توان در تراشه های الکترونیکی اصلاح نشود در چند سال آینده دمای آنها به دمای سطح خورشید خواهد رسید!



شکل ۱-۱ تغییرات چگالی توان در تراشه های الکترونیکی [۱]

یکی از جدیدترین محدودیتهای موجود، مربوط به خطاهای گذرای تولید شده پس از تشعشع ذرات آلفا، نوترونها و ... است که تحت عنوان "دیوار خطای نرم"^۳ شناخته می شود. بطور کلی یک خطای گذرا زمانی بوجود می آید که یک ذره ای یونیزه کننده در حین عبور از قطعات نیمه هادی منجر به ایجاد زوج الکترون-حفره به صورت مستقیم یا غیر مستقیم شود. چنانچه بار تولید شده از این برخوردها به میزان بار بحرانی^۴ - که حداقل میزان بار برای وقوع خطای گذراست - برسد می توانند موجب تغییر حالت در عناصر ذخیره کننده^۵ شود که به آن خطای نرم می گویند. تحقیقات انجام شده در سالهای اخیر از افزایش حساسیت مدارات مجتمع به خطای نرم در

¹ Power Density


² Power wall

³ Soft error wall

⁴ Critical

⁵ Memory elements

تکنولوژیهای زیر میکرون حکایت دارند [۲]. در شکل ۲-۱ تغییرات نرخ خطای نرم به ازای تغییرات تکنولوژی ساخت مدارات مجتمع به نمایش در آمده است. طبق پیش بینی انجام شده در این شکل، در تکنولوژی ۱۶ نانومتر و در بدترین شرایط (کاهش شدید ولتاژ تغذیه)، در یک تراشه در هر روز یک خطای نرم رخ خواهد داد [۳].



شکل ۲-۱ تغییرات نرخ خطای نرم بر حسب تغییرات تکنولوژی [۳]

۲-۱- قاریخچه

اولین گزارش کشف خطای نرم مربوط به سال ۱۹۵۴ است. در این سال اختلالاتی در کار دستگاههای الکترونیکی دیجیتال ایجاد شده بود که صحت عملکرد آنها را تحت الشعاع قرار داده بود. این اختلالات ابتدا به دلیل اتفاقی بودن و همچنین نامشخص بودن منابع تولید کننده‌ی آنها، تحت عنوان ناهنجاری الکترونیکی^۱ شناخته می‌شدند [۴]. در سال ۱۹۶۲ والمارک^۲ پس از انجام تحقیقاتی گسترده، طی مقاله‌ای [۵] نام این اختلالات را خطای نرم و عامل اصلی آنها تشушع کیهانی^۳ و برخورد ذرات باردار به قطعات نیمه‌هادی معرفی کرد. در سالهای ۱۹۷۰ تا اوایل سال ۱۹۸۱ مطالعات در مورد منابع تولید کننده‌ی خطای نرم به اوج خود رسید و تحقیقات فراوانی در مورد انواع و فیزیک این منابع انجام شد. در طی این سالها منابع متعددی برای وقوع خطای نرم کشف شدند، یکی از مهمترین این منابع ذرات آلفا^۴ بودند. اولین گزارش کشف خطای نرم ناشی

¹ Electronic anomaly

² Wallmark

³ Cosmic ray

⁴ Alpha Particles

از برخورد ذرات آلفا نیز مربوط به سال ۱۹۷۸ است. در این سال شرکت اینتل به دلیل بروز اختلالاتی در عملکرد تراشه های خود، نتوانست به قرارداد خود با شرکت AT&T - که قصد تغییر سوئیچهای خود از مکانیکی به الکترونیکی را داشت - عمل کند. این روند مدت زیادی ادامه پیدا نکرد و در همین سال می و وودز^۱ توانستند عامل اصلی بوجود آورده این اختلالات را کشف کنند. آنها طی مقاله ای دلیل بروز این اختلالات را برخورد ذرات آلفا اعلام کردند. این ذرات از آسودگی سرامیکهای به کار رفته در مواد بسته بندی به اورانیوم^۲ و توریم^۳ ناشی می شدند [۶,۷]. در سال ۱۹۷۹ جنزر و ولیکی^۴ پی بردن که علاوه بر اورانیوم و توریم، نوترونها^۵ و پروتونهای^۶ تولید شده ناشی از واکنشهای هسته ای نیز می توانند موجب بروز خطای نرم در قطعات نیمه هادی شوند[۸]. از سال ۱۹۸۱ مطالعه در مورد منابع تولید خطای نرم به مرور از دستور کار خارج شد و مطالعه در مورد اثرات خطای نرم شدت گرفت. از این تاریخ به بعد کارهای انجام شده در حوزه ای خطای نرم را می توان در گروههای زیر تقسیم بندی نمود[۹]:

۱- پیشگیری^۷: روشهای حفاظت تراشه ها در مقابل خطای نرم.

۲- تست^۸: روشهای تشخیص خطای نرم.

۳- ارزیابی^۹: روشهای تخمین اثر خطای نرم.

۴- بهبود^{۱۰}: روشهای بهبود یا کاهش اثر خطای نرم.

۱-۳- قابلیت اطمینان

یکی از مهمترین ویژگیهای هر سیستم، میزان قابلیت اطمینان آن است. تاکنون برای قابلیت اطمینان تعاریف متعددی ارائه شده است، یکی از جامع ترین این تعاریف (که توسط موسسه IEEE^{۱۱} ارائه شده) عبارتست از توانایی سیستم یا قطعه در انجام عملیات محوله تحت شرایط ثابت و برای یک بازه ای زمانی مشخص. از دیدگاه تئوری می توان قابلیت اطمینان را تحت عنوان احتمال در دسترس بودن سیستم در بازه ای زمانی $[0, t]$ (با فرض سالم بودن سیستم در لحظه ای

¹ May & Woods

² Uranium

³ Thorium

⁴ Guenzer & Wolicki

⁵ Neutrons

⁶ Protons

⁷ Prevention

⁸ Test

⁹ Assessment

¹⁰ Recovery

¹¹ Institute of Electrical Electronics Engineers

صفر) معرفی نمود [۱۰، ۱۱]. در دسترس بودن و عملکرد صحیح سیستم در این بازه‌ی زمانی منوط به این است که یا در این بازه‌ی زمانی خطای رخ ندهد و یا سیستم در این مدت زمان در مقابل وقوع انواع خطا مقاوم باشد. به زبان ساده تر قابلیت اطمینان یعنی اندازه‌گیری میزان حساسیت سیستم در مقابل وقوع انواع خطا [۱۰]. امروزه قابلیت اطمینان به یکی از مهمترین معیارها در طراحی سیستم‌های دیجیتال تبدیل شده است. دلیل عمدۀ این افزایش اهمیت را می‌توان پیشرفت تکنولوژی ساخت مدارات مجتمع و در نتیجه افزایش حساسیت این سیستم‌ها به وقوع انواع خطا خصوصاً خطاهای گذرا معرفی کرد. قبل از بررسی تاثیر پیشرفت تکنولوژی بر قابلیت اطمینان مدارات مجتمع، بررسی انواع خطا و شرایط لازم جهت وقوع آنها ضروری به نظر می‌رسد.

۱-۴- انواع خطا

به طور کلی خطاهای را می‌توان از لحاظ منبع تولیدی و مدت زمان تداوم اثر آنها به سه گروه زیر تقسیم بندی نمود [۱۱]:

- ۱- خطای دائمی^۱: این لفظ به خطاهایی اطلاق می‌شود که معمولاً ناشی از خرابی فیزیکی هستند و تا زمان تعمیر یا جایگزینی، اثر آنها باقی می‌ماند. قطعات فرسوده مهمنتین منبع تولید این نوع خطا هستند.
- ۲- خطای گذرا^۲: مهمترین ویژگی این نوع خطا کوتاه بودن مدت اثر آنهاست. خطاهای گذرا معمولاً از عوامل محیطی مانند: فشار، تشعشع کیهانی، ذرات آلفا و ... ناشی می‌شوند و می‌توانند موجب تغییر حالت داخلی سیستم شوند. به این نوع خطا "تک رویداد"^۳ نیز گفته می‌شود.
- ۳- خطای متناوب^۴: این لفظ به خطاهایی اطلاق می‌شود که پس از اولین وقوع تمايل زیادی برای وقوع مجدد دارند. این نوع خطاهای معمولاً ناشی از عوامل غیر محیطی مانند: قطعات فرسوده، نویز منابع تغذیه، تزویج خازنی و ... هستند.

در طراحی‌های جدید سعی شده است با ایجاد تغییراتی در ساختار مدارات مجتمع نقش عوامل غیر محیطی در نرخ خطای آنها، به کمترین مقدار ممکن کاهش داده شود. در حوزه‌ی خطاهای

¹ Permanent Fault

² Transient Fault

³ Single Event

⁴ Intermittent Fault