

لهم إني
أعوذ بِكَ مِنْ شَرِّ
مَا أَنْتَ مَعَهُ
وَمَا لَمْ تَمَعَهُ



دانشکده فنی

پایان نامه کارشناسی ارشد

طراحی قابل سنتز تحلیل‌گر تعمیر داخلی برای

حافظه‌های بر مبنای کلمه

از:

شاهین خدادادی

استاد راهنما:

دکتر راهبه نیارکی اصلی

تهدیم به:

پ در و مادر عزیزم

که در هنگام سختی ها و دشواری های زندگی همواره یاوری دلسوی و فدا کار برایم بوده اند. پشتیبانی و رهنمایی ایشان همواره امید به موفقیت را در من زنده نگه داشته است.

مشکر و قدردانی:

از استاد فریخته و فرزنده ام سرکار خانم دکتر راهبه نیارکی اصلی به خاطر زحمات فراوانشان در به ثمر رساندن این پایان نامه کمال مشکر را دارم.
راهنمایی های سازنده ایشان سبب هموار شدن مسیر این پژوهش بوده است.

چکیده

طراحی قابل سنتز تحلیل گر تعمیر داخلی برای حافظه های کلمه گرا

شاهین خدادادی

با پیشرفت تکنولوژی مدارات VLSI و کاهش ابعاد مدارهای الکترونیکی شاهد افزایش میزان نقصها یا خطاهای ادوات بهخصوص در حافظه ها هستیم. بروز خطا در ادوات الکترونیکی سبب کاهش بهره دهی مدارات و کاهش قابلیت اطمینان خواهد شد. در این راستا تحقیقات زیادی برای طراحی مدارهای تعمیر درون ساخته صورت گرفته تا از کاهش بهره دهی و قابلیت اطمینان ادوات جلوگیری شود. با توجه به بالا بودن نیاز مدارات دیجیتال به ذخیره های داده ها، حافظه های متعددی برای ذخیره سازی اطلاعات استفاده می شوند. حافظه ها با توجه به چینش سلول های آن به دو دسته بیت گرا و کلمه گرا تقسیم بندی می شوند.

در روش های قدیمی تر، از ابزارهای آزمون خود کار (ATE) و الگوریتم های خارج تراشه استفاده می شد. اما افزایش مدامن پیچیدگی هسته های SOC، سبب دشواری استفاده از ATE شده است. همین عامل نیاز به روش های خود آزمون درون ساخته (BIST) و مدار خود تعمیر درون ساخته (BIRA) را تشید کرد. در روش های امروزی، بخش هایی از حافظه به عنوان افزونه های کمکی در نظر گرفته می شوند و به منظور جایگزینی سلول های معیوب حافظه به کار می روند. مهمترین بخش یک مدار خود تعمیر درون ساخته، تحلیل گر افزونه درون ساخته (BIRA) نام دارد که پس از دریافت اطلاعات از مدار BIST به تحلیل آدرس های خطا پرداخته و نتیجه هی تحلیل سبب تغییر مسیر داده به سمت افزونه ها خواهد شد.

در این پایان نامه به طراحی دو مدار تحلیل گر افزونه درون ساخته برای تعمیر حافظه های کلمه گرا پرداخته شده است. طرح پیشنهادی اول برای تعمیر خطاهای چند بیتی ارائه شده است. این طرح با پذیرش هزینه ای بابت افزونه های بیشتر، دست یابی به نرخ تعمیر بهینه و تعمیر بلا درنگ را ممکن ساخته است. طرح دوم با استفاده از خواص حافظه بیت گرا و کلمه گرا و تکنیک تبدیل آدرس، برای تعمیر خطاهای تک بیتی ارائه شده است که ضمن تحلیل بلا درنگ، به نرخ تعمیر بالایی دست پیدا می کند. دو روش پیشنهادی علاوه بر مزایای فوق، فضای کمتری از تراشه را به منظور پیاده سازی اشغال می کنند. به طوری که طرح پیشنهادی اول به ترتیب $78/8$ ٪ و $63/6$ ٪ نسبت به روش های EESP و 1-D Bitmap بهبود یافته است. همچنین طرح پیشنهادی دوم دارای $59/5$ ٪ و $30/4$ ٪ بهبود در فضای اشغالی می باشد.

واژه های کلیدی:

حافظه های جاسازی شده، حافظه های کلمه گرا، مدار خود آزمون درون ساخته، مدار خود تعمیر درون ساخته، تحلیل گر افزونه درون ساخته

فهرست مطالب

فصل ۱: مقدمه

۲	۲-۱ مقدمه
۵	۲-۱ مفاهیم اولیه
۵	۲-۱-۱ خطای نرم و خطای سخت
۷	۲-۲-۱ ECC
۷	۲-۲-۱ افزونه
۸	۲-۲-۱ بهره‌دهی
۱۱	۳-۱ ساختار حافظه
۱۱	۳-۱-۱ حافظه‌ی بیت‌گرا
۱۲	۳-۱-۲ حافظه‌ی کلمه‌گرا
۱۴	۴-۱ تعمیر حافظه با استفاده از افزونه‌ها
۱۴	۴-۱-۱ تعمیر حافظه‌های بیت‌گرا با استفاده از افزونه‌ها
۱۴	۴-۱-۲ تعمیر حافظه‌های کلمه‌گرا با استفاده از افزونه‌ها
۱۹	۵-۱ هدف و ساختار پایان‌نامه

فصل ۲: تعمیر حافظه‌های کلمه‌گرا

۲۱	۱-۲ خودتعمیری حافظه‌های جاسازی شده
۲۱	۱-۱-۲ تحلیل‌گر افزونه‌ی درون‌ساخته
۲۲	۱-۲-۱ پیکربندی مجدد
۲۶	۲-۲ عوامل مهم در تحلیل خطاهای
۲۷	۳-۲ روش‌های مختلف تحلیل خطاهای
۲۷	۳-۲-۱ طراحی بدون استفاده از بیت‌مپ
۳۰	۳-۲-۲ طراحی با استفاده از بیت‌مپ

فصل ۳: طراحی تحلیل‌گر افزونه‌ی درون‌ساخته برای تعمیر خطاهای چند بیتی حافظه‌های کلمه‌گرا

۴۰	۱-۳ مقدمه
۴۱	۲-۳ معرفی الگوریتم CRESTA
۴۳	۳-۳ معرفی روش پیشنهادی برای تعمیر حافظه‌های کلمه‌گرا.
۵۰	۴-۳ طراحی مدار Wordy-R-CRESTA
۵۳	۵-۳ نتایج شبیه‌سازی Wordy-R-CRESTA
۵۵	۶-۳ پیاده‌سازی Wordy-R-CRESTA
۵۷	۷-۳ مقایسه
۵۷	۱-۷-۳ سرعت تحلیل
۵۸	۲-۷-۳ نرخ تعمیر
۶۰	۳-۷-۳ فضای اشغالی

فصل ۴: طراحی تحلیل‌گر افزونه‌ی درون‌ساخته برای تعمیر خطاهای تک بیتی حافظه‌های کلمه‌گرا

۶۴	۱-۴ مقدمه
۶۴	۲-۴ معرفی روش پیشنهادی BIRA
۶۸	۳-۴ طراحی تحلیل‌گر BIRA
۷۰	۴-۴ نتایج شبیه‌سازی BIRA
۷۲	۵-۴ نتایج پیاده‌سازی BIRA
۷۴	۶-۴ مقایسه
۷۴	۱-۶-۴ فضای اشغالی
۷۷	۲-۶-۴ سرعت تحلیل
۷۹	۳-۶-۴ نرخ تعمیر

فصل ۵: جمع‌بندی و پیشنهادات

۸۱	۱-۵ جمع‌بندی و نتیجه‌گیری
۸۲	۲-۵ پیشنهادات

مراجع

پیوست‌ها

پیوست الف

پیوست ب

۸۳

۸۹

۹۴

فهرست جداول

جدول (۱-۱) تعداد ترانزیستورهای مجتمع طی سال‌های متفاوت [۱]	۲
جدول (۱-۳) گزارش میزان استفاده Wordy-R-CRESTA از ادوات منطقی XC5VLX50T برای یک حافظه‌ی $8 \times 8 \times 4$	۵۶
جدول (۲-۳) گزارش نتایج زمانی شبیه‌سازی مدار پیشنهادی Wordy-R-CRESTA	۵۸
جدول (۳-۳) تعداد ثبات‌های مورد نیاز برای پیاده‌سازی Wordy-R-CRESTA در مقابل روش‌های کلمه‌گرای دیگر برای یک حافظه $7 \times 6 \times 32$	۶۱
جدول (۴-۳) نسبت افزونه‌ی مورد نیاز به سایز حافظه‌ی $6 \times 7 \times 32$ در روش‌های Wordy-R-CRESTA و روش پیشنهادی 1-D Bitmap EESP	۶۲
جدول (۱-۴) گزارش میزان استفاده‌ی BIRA متقارن توسعه یافته از ادوات منطقی XC5VLX50T برای یک حافظه‌ی $8 \times 2 \times 4$	۷۳
جدول (۲-۴) تعداد عناصر منطقی مورد نیاز برای پیاده‌سازی مدار BIRA متقارن توسعه یافته	۷۳
جدول (۳-۴) تعداد ثبات‌های مورد نیاز برای پیاده‌سازی BIRA متقارن توسعه یافته در مقابل روش‌های دیگر برای یک حافظه‌ی $6 \times 7 \times 32$	۷۵
جدول (۴-۴) مقایسه‌ی تعداد ثبات‌های مورد نیاز دو روش BIRA متقارن توسعه یافته و Wordy-R-CRESTA برای یک حافظه‌ی $6 \times 7 \times 32$	۷۶
جدول (۵-۴) نسبت افزونه‌ی مورد نیاز دو روش پیشنهادی به سایز حافظه برای یک حافظه‌ی $6 \times 7 \times 32$	۷۷
جدول (۶-۴) گزارش نتایج زمانی شبیه‌سازی مدار پیشنهادی BIRA متقارن توسعه یافته	۷۸

فهرست شکل‌ها

۳.....	شکل (۱-۱) روند افزایش پیچیدگی حافظه [۲]
۵.....	شکل (۲-۱) خطای نرم و عوامل آن [۹]
۶.....	شکل (۳-۱) تکنیک‌های تعمیر حافظه‌ها هنگام وقوع خطای نرم و سخت: افزونه و ECC [۹]
۹.....	شکل (۴-۱) وجود خطا در عناصر حافظه [۹]
۱۰.....	شکل (۵-۱) بهبود بهره‌دهی با استفاده از جایگزینی بر اساس توزیع پواسون [۹]
۱۲.....	شکل (۶-۱) ساختار بلوکی حافظه‌ی بیت‌گرا [۲]
۱۳.....	شکل (۷-۱) ساختار بلوکی حافظه‌ی کلمه‌گرا [۲]
۱۵.....	شکل (۸-۱) (الف) جایگزینی فقط با افزونه‌ی ردیف [۲۱]، (ب) دیاگرام مفهومی جایگزینی ردیف.
۱۶.....	شکل (۹-۱) (الف) جایگزینی فقط با افزونه‌ی ستون [۲۱]، (ب) دیاگرام مفهومی جایگزینی ستون
۱۷.....	شکل (۱۰-۱) (الف) جایگزینی با I/O [۲۱]، (ب) دیاگرام مفهومی جایگزینی I/O
۱۸.....	شکل (۱۱-۱) جایگزینی با ردیف و ستون
۲۲.....	شکل (۱-۲) دیاگرام بلوکی یک حافظه‌ی مجهر به مدار خودتعمیر
۲۳.....	شکل (۲-۲) جایگزینی با استفاده از دیکدر قابل برنامه‌ریزی و حذف به روش مستقیم [۹]
۲۴.....	شکل (۳-۲) جایگزینی با استفاده از روش مقایسه آدرس و حذف به روش غیر مستقیم [۹]
۲۵.....	شکل (۴-۲) جایگزینی با استفاده از روش شیفت [۹]
۲۸.....	شکل (۵-۲) درخت جستجوی باینری
۲۹.....	شکل (۶-۲) (الف) یک نمونه حافظه‌ی معیوب، (ب) استفاده از استراتژی CCRR برای تعمیر حافظه، (ج) استفاده از استراتژی CRRC برای تعمیر حافظه [۳۸]
۳۱.....	شکل (۷-۲) سازمان‌دهی افزونه‌ها با روش EESP و تعمیر حافظه [۳۰]
۳۲.....	شکل (۸-۲) نحوه‌ی سازمان‌دهی افزونه‌ها در الگوریتم بیت‌مپ یک بعدی برای افزونه‌های دو بعدی [۴۲]
۳۲.....	شکل (۹-۲) نمودار بلوکی روش بیت‌مپ یک بعدی [۴۲]

..... ۳۳	شکل (۱۰-۲) دیاگرام بلوکی BISR برای حافظه‌ی فلش [۴۳]
..... ۳۵	شکل (۱۱-۲) نمای کلی روش افزونه‌ی سه بعدی [۴۴]
..... ۳۶	شکل (۱۲-۲) (الف) مثالی از یک حافظه‌ی کلمه‌گرای معیوب، (ب) پر شدن بیت‌مپ و استفاده از افزونه‌ی کلمه، (ج) پر شدن بیت‌مپ و استفاده از روش LRM [۴۴]
..... ۳۷	شکل (۱۳-۲) بلوک دیاگرام مدار ارائه شده در [۴۵]
..... ۳۸	شکل (۱۴-۲) مثالی برای الگوریتم موجود در [۴۵]
..... ۴۲	شکل (۱-۳) یک نمونه حافظه‌ی 8×8 معیوب با دو افزونه‌ی سطر و دو افزونه‌ی ستون
..... ۴۲	شکل (۲-۳) استفاده از استراتژی R-C-R-C برای تعمیر حافظه‌ی شکل (۱-۳)
..... ۴۳	شکل (۳-۳) استفاده از استراتژی R-C-C-R برای تعمیر حافظه‌ی شکل (۱-۳)
..... ۴۴	شکل (۴-۳) درخت جستجوی دودویی پیشنهادی
..... ۴۵	شکل (۵-۳) روندnamی الگوریتم پیشنهادی
..... ۴۶	شکل (۶-۳) حافظه‌ی کلمه‌گرای معیوب با دو افزونه‌ی ردیف و دو افزونه‌ی کلمه
..... ۴۷	شکل (۷-۳) مراحل تحلیل خطأ و تعمیر حافظه‌ی کلمه‌گرای معیوب شکل (۶-۳) توسط الگوریتم Wordy-R-CRESTA
..... ۴۹	شکل (۸-۳) استراتژی موفق برای تعمیر حافظه‌ی کلمه‌گرای شکل (۶-۳)
..... ۵۰	شکل (۹-۳) مدار RTL سلول تحلیل‌گر پیشنهادی Wordy-R-CRESTA
..... ۵۱	شکل (۱۰-۳) زیرتحلیل‌گر RRWW برای تحلیل‌گر پیشنهادی Wordy-R-CRESTA
..... ۵۲	شکل (۱۱-۳) دیاگرام بلوکی تحلیل‌گر پیشنهادی Wordy-R-CRESTA
..... ۵۴	شکل (۱۲-۳) نتیجه‌ی شبیه‌سازی الگوریتم پیشنهادی Wordy-R-CRESTA با استفاده از آدرس‌های خطای شکل (۶-۳)
..... ۵۶	شکل (۱۳-۳) نتیجه‌ی مشاهده شده پس از پیاده‌سازی Wordy-R-CRESTA بر روی XC5VLX50T تراشه‌ی
..... ۵۷	شکل (۱۴-۳) تعداد سیکل‌های مورد نیاز تحلیل‌گرهای مختلف بر حسب تعداد خطأ برای شروع تحلیل

..... شکل (۱۵-۳) مقایسه‌ی نرخ تعمیر روش پیشنهادی Wortdy-R-CRESTA به ازای آرایش مختلف افزونه‌ها در یک حافظه‌ی 8192×64	۵۹
..... شکل (۴-۱) درخت جستجوی BIRAی متقارن با دو افزونه‌ی ردیف و دو افزونه‌ی ستون	۶۵
..... شکل (۲-۴) دیاگرام بلوکی روش پیشنهادی BIRAی متقارن توسعه یافته	۶۶
..... شکل (۳-۴) حافظه‌ی کلمه‌گرای معیوب $8 \times 2 \times 4$	۶۷
..... شکل (۴-۴) استراتژی موفق برای تعمیر حافظه‌ی کلمه‌گرای معیوب شکل (۳-۴) توسط روش پیشنهادی BIRAی متقارن توسعه یافته	۶۷
..... شکل (۴-۵) دیاگرام بلوکی تحلیل گر پیشنهادی BIRAی متقارن توسعه یافته	۶۹
..... شکل (۶-۴) نتیجه شبیه‌سازی BIRAی متقارن توسعه یافته با استفاده از آدرس‌های خطای شکل (۳-۴)	۷۱
..... شکل (۷-۴) نتیجه‌ی پیاده‌سازی BIRAی متقارن توسعه یافته بر روی تراشه‌ی XC5VLX50T	۷۲
..... شکل (۸-۴) مقایسه‌ی تعداد سیکل‌های نیاز تحلیل گرهای مختلف برای شروع تحلیل بر حسب تعداد خطای	۷۸
..... شکل (۹-۴) مقایسه‌ی نرخ تعمیر روش پیشنهادی و روش‌های موجود، به ازای آرایش مختلف افزونه‌ها در یک حافظه‌ی 8192×64	۷۹
..... شکل (پ-۱) حافظه‌ی $8 \times 8 \times 4$ معیوب ۱	۸۹
..... شکل (پ-۲) نتیجه‌ی پیاده‌سازی Wortdy-R-CRESTA بر روی حافظه‌ی شکل (پ-۱)	۹۰
..... شکل (پ-۳) حافظه‌ی $8 \times 8 \times 4$ معیوب ۲	۹۱
..... شکل (پ-۴) نتیجه‌ی پیاده‌سازی Wortdy-R-CRESTA بر روی حافظه‌ی شکل (پ-۳)	۹۲
..... شکل (پ-۵) حافظه‌ی $8 \times 8 \times 4$ معیوب ۳	۹۳
..... شکل (پ-۶) نتیجه‌ی پیاده‌سازی Wortdy-R-CRESTA بر روی حافظه‌ی شکل (پ-۵)	۹۳
..... شکل (پ-۷) حافظه‌ی $8 \times 2 \times 4$ معیوب ۱	۹۴
..... شکل (پ-۸) نتیجه‌ی پیاده‌سازی BIRAی متقارن توسعه یافته بر روی حافظه‌ی شکل (پ-۷)	۹۵
..... شکل (پ-۹) حافظه‌ی $8 \times 2 \times 4$ معیوب ۲	۹۶

شکل (پ-۱۰) نتیجه‌ی پیاده‌سازی BIRA_i متقارن توسعه یافته بر روی حافظه‌ی شکل (پ-۹).
۹۷

شکل (پ-۱۱) حافظه‌ی $8 \times 2 \times 4$ معیوب ^۳.
۹۸

شکل (پ-۱۲) نتیجه‌ی پیاده‌سازی BIRA_i متقارن توسعه یافته بر روی حافظه‌ی شکل (پ-۱۱).
۹۹

فهرست حروف اختصاری

ASIC	Application-Specific Integrated Circuit
ATE	Automatic Test Equipment
BIRA	Built-In Redundancy Analyzer
BISD	Built-In Self Diagnosis
BISR	Built-In Self Repair
BIST	Built-In Self-Test
CAM	Content Addressable Memory
CRESTA	Comprehensive Realtime Exhaustive Search Test and Analysis
CRV	Column Repair Vector
DRAM	Dynamic Random Access Memory
DSP	Digital Signal Processing
ECC	Error Checking and Correction
EESP	Extended Essential Spare Pivoting
ESP	Essential Spare Pivoting
FPGA	Field Programmable Gate Array
HDK	Hardware Development Kit
ITRS	International Technology Roadmap for Semiconductors
JTAG	Joint Test Action Group
LRM	Local Repair Most
LSI	Large Scale Integration
MRA	Must-Repair Analyzer
PCI	Peripheral Component Interconnect
R-CRESTA	Reduced Comprehensive Realtime Exhaustive Search Test and Analysis
SDK	Software Development Kit
SOC	System On Chip
SRAM	Static Random Access Memory
VLSI	Very Large Scale Integration

Abstract

Built-In Redundancy Analyzer Synthesizable Design for Word-Oriented Memories

Shahin Khodadadi

With the advance of VLSI circuit's technology and the reduction in the size of devices, the probability of the defects especially in embedded memories has increased. Memory defects cause yield drop and decrease in reliability. Lots of researches have been conducted to design Built-In Self-Repair (BISR) circuits so as to prevent the yield drop get to high reliability. A number of memories are used to save data, since digital circuits highly require saving data. Memories are of two types, based on the cells arrangement: Bit-oriented and word-oriented memories.

ATE and off-chip algorithms were used in former methods. However, using ATE become more and more difficult because of an increase in the complexity of SOC cores. This in turn, has increased the necessity of using Built-In Self-Test (BIST) and Built-In Redundancy Analyzer (BIRA). In contemporary methods, parts of the memory are used as spare redundancies. Furthermore, they are used to substitute the faulty cells of the memory. The most vital component of a BISR is called BIRA which analyzes fault addresses after receiving data from BIST and sends the analysis result to reconfiguration mechanism circuit. In the end, the result of analysis causes the data to change its direction towards the redundancies.

This thesis deals with designing two BIRAs in order to repair word-oriented memories. The first design is proposed to repair multiple-bit errors. In this design the facilitation of achieving optimal repair rate as well as at-speed repair costs using more redundancies. The second design has been offered based on the features of bit-oriented and word-oriented memories as well as the techniques for address transformation in order to repair single-bit errors, which achieves a high repair rate besides at-speed analysis. Not only do the two proposed methods have the above advantages but also they consume a lower area of the chip for implementation purposes. The first proposed design has been improved 78.8% and 63.6% respectively, compared to the EESP and 1-D bitmap methods. The second proposed design also shows a 59.5% and 30.4% improvement in the area consumption.

Keywords:

Embedded Memories, Word-Oriented Memories, Built-In Self-Test, Built-In Self-Repair, Built-In Redundancy Analyzer

مقدمه

۱ - ۱ مقدمه

چگالی مجتمع‌سازی و عملکرد مدارهای مجتمع طی دو دهه‌ی گذشته تحولات چشم‌گیری را پشت سر گذاشته است.

در دهه‌ی ۱۹۶۰، گوردون مور^۱ پیش‌بینی کرد که تعداد ترانزیستورهای یک مدار مجتمع با زمان به طور نمایی رشد می‌کند. بعدها با مشاهده‌ی درستی این پیش‌بینی، آن را قانون مور^۲ نامیدند [۱-۲]. جدول (۱-۱) تعداد ترانزیستورهای موجود در سطح تراشه را طی سال‌های متفاوت نشان می‌دهد که توسط ITRS^۳ ارائه شده است.

جدول (۱-۱) تعداد ترانزیستورهای مجتمع طی سال‌های متفاوت [۱]

سال	تعداد ترانزیستورها
۱۹۷۸	۲۹,۰۰۰
۱۹۸۲	۲۷۵,۰۰۰
۱۹۸۵	۱,۲۰۰,۰۰۰
۱۹۹۱	۳,۱۰۰,۰۰۰
۱۹۹۳	۷,۵۰۰,۰۰۰
۱۹۹۷	۹,۵۰۰,۰۰۰
۲۰۰۱	۵۵,۰۰۰,۰۰۰

پیشرفت تکنولوژی VLSI^۴ سبب استفاده‌ی گسترده این تکنولوژی در سیستم‌های بزرگ دیجیتال مانند ریزپردازندۀ‌ها^۵، پردازنده‌های سیگنال دیجیتال (DSPs^۶)، حافظه‌های با ظرفیت بالا، کنترل کننده‌های I/O و غیره شده است. از طرف دیگر به دلیل اهمیت ذخیره‌سازی داده‌ها در پردازش‌های دیجیتال نیاز به حافظه‌های بزرگ‌تر روز به روز بیشتر می‌شود.

1 Gordon Moore (1929)

2 Moore's law


3 International Technology Roadmap for Semiconductors

4 Very Large Scale Integration

5 Microprocessor

6 Digital Signal Processor

شکل (۱-۱) روند افزایش پیچیدگی حافظه را نشان می‌دهد. در این شکل چگالی مجتمع‌سازی حافظه بر حسب زمان مورد بررسی قرار گرفته است. همان طور که مشاهده می‌شود، چگالی حافظه از سال ۱۹۷۰ بیش از ۱۰۰۰ برابر شده است [۳]. هم‌اکنون در تراشه‌هایی مانند Strong ARM1100 ۹۰ درصد از فضای تراشه به حافظه اختصاص دارد [۴]. با توجه به اینکه بخش قابل توجهی از سطح تراشه را حافظه‌های جاسازی شده^۱ تشکیل داده‌اند، از همین رو بهره‌دهی این حافظه‌ها در میزان بهره‌دهی کل سیستم بسیار موثر خواهد بود.



شکل (۱-۱) روند افزایش پیچیدگی حافظه [۲]

وجود خطا یکی از عواملی است که می‌تواند سبب کاهش میزان بهره‌دهی^۱ در سیستم شود. برای جبران کاهش میزان بهره‌دهی که در اثر وقوع خطا اتفاق روى داده است می‌توان به تعمیر خطا پرداخت. در ابتدا روش‌های تعمیر به گونه‌ای

1 Embedded Memories

بودند که از تجهیزات آزمون خودکار (ATE^۱) و الگوریتم‌های خارج تراشه استفاده می‌گردید. اما افزایش چگالی مدارات مجتمع، منجر به دشوار شدن ارتباط با O/I، کافی نبودن سرعت و زیاد شدن میزان توان مصرفی مدارات ATE شد که در نتیجه کاهش استفاده از این روش‌ها را به دنبال داشته است [۵-۷]. علاوه بر این روش‌های مبتنی بر ATE تنها خطاهای ناشی از نقص‌های^۲ تراشه را تشخیص می‌دادند و قادر به آشکارسازی خطاهای تصادفی یا خطاهای ناشی از تغییر دما مانند خطاهای نرم نبود. با گسترش تحقیقات در این زمینه، روش‌های آزمون درون‌ساخته (BIST^۳) برای جایگزینی با مدارات ATE ارائه شدند که امروزه از آن‌ها استفاده فراوانی می‌شود. با این روش‌ها تست حافظه بسیار ارزان‌تر از روش‌های سنتی خواهد بود. از طرف دیگر تلاش برای بهبود میزان بهره‌دهی و قابلیت اطمینان حافظه‌های جاسازی شده^۴ منجر به ارائه ایده‌هایی برای خودتعمیری حافظه شد. ایده‌ی تعمیر حافظه با استفاده از افزونه‌ها در دهه ۱۹۶۰ توسط Tammaru و Angell مطرح شد و طی یک دهه بعد به طور عملی پیاده‌سازی گردید [۸]. هدف اصلی این ایده افزایش میزان بهره‌دهی مدارات LSI^۵ بود. این ایده نیز به عنوان یکی از روش‌های موثر بهبود بهره‌دهی مورد توجه قرار گرفته است. در این روش با در نظر گرفتن افزونه‌های کمکی^۶ برای یک حافظه و طراحی یک مدار تحلیل‌گر افزونه‌ی درون‌ساخته (BIRA^۷) به تعمیر حافظه می‌پردازند. تنها هزینه‌ای که BIST و BIRA در هنگام ساخت حافظه به آن تحمیل می‌کنند، اندکی فضای منظور پیاده‌سازی آن‌ها می‌باشد. در این روش سلول‌های معیوب با سلول‌های سالم که از پیش در حافظه‌ی اصلی تعبیه شده‌اند جایگزین می‌شوند. عمل جایگزینی با استفاده از یک سیستم برنامه‌پذیر روی تراشه انجام می‌پذیرد. از طرف دیگر با توجه به راحت‌تر بودن نحوه ساخت حافظه‌های کلمه‌گرا^۸ و راحت‌تر بودن کدنویسی برای این دسته از حافظه‌ها، استفاده‌ی زیادی از آن‌ها می‌شود. در این پایان‌نامه قصد داریم با ارائه یک الگوریتم بهینه برای تعمیر حافظه‌های کلمه‌گرا بپردازیم. در الگوریتم پیشنهادی ضمن استفاده از روش موازی برای بالا نگه داشتن سرعت تحلیل، سطح مصرفی مدار به میزان قابل توجهی کاهش یافته است.

1 Yield

2 Automatic Test Equipment

3 Defects

4 Built-In Self-Test

5 Embedded Memories

6 Large Scale Integration

7 Spare Redundancies

8 Built-In Redundancy Analyzer


9 Word-Oriented Memories

۱-۲ مفاهیم اولیه

۱-۲-۱ خطای نرم^۱ و خطای سخت^۲

با کاهش چگالی ادوات الکترونیکی در سطوح مجتمع، انواع گوناگونی از نقص‌ها و خطاهای پدید می‌آیند. منابع زیادی نیز وجود دارند که می‌توانند منجر به ایجاد خطا در تراشه شوند. خطاهای مربوط به حافظه‌ها را به طور کلی به دو دسته‌ی عمدۀ تقسیم‌بندی می‌کنند که عبارتند از: خطاهای نرم و خطاهای سخت.

خطای نرم موجب از بین رفتن اطلاعات ذخیره شده در سلول‌های حافظه و دیگر گره‌های مدار می‌شود. این خطاهای غالب به دلیل نویز به خصوص ذرات آلفا و یا پرتوهای کیهانی پدید می‌آیند. خطای نرم و علل آن در شکل (۲-۱) نشان داده شده است. اگر بار تولید شده، بر روی گره‌ای که اطلاعات را ذخیره کرده است، جمع شود می‌تواند سبب شکست در مقدار ولتاژ آن گره شود. تا زمانی که قطعه در اثر خطای نرم تخریب نشده باشد، عملکرد صحیح دستگاه در اثر بازنویسی اطلاعات از دست رفته، امکان‌پذیر خواهد بود [۱۰-۱۱].



شکل (۲-۱) خطای نرم و عوامل آن [۹]

۱ Soft error

۲ Hard error