



دانشکده مهندسی برق و کامپیوتر
گروه الکترونیک

پایان نامه

برای دریافت درجه کارشناسی ارشد در رشته برق الکترونیک

عنوان

طراحی بخش دسیماتور یک مبدل آنالوگ به دیجیتال دلتا-سیگما
با ساختار قابل تغییر برای سیستم های مولتی استاندارد بی سیم

استاد راهنما

دکتر ضیا الدین دایی کوزه کنانی

استاد مشاور

دکتر جعفر صبحی

پژوهشگر

فرشته طاهرخانی

۹۰ شهریور

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ

نام خانوادگی دانشجو: طاهرخانی	نام: فرشته
عنوان پایان نامه: طراحی بخش دسیماتور یک مبدل آنالوگ به دیجیتال دلتا- سیگما با ساختار قابل تغییر برای سیستم‌های مولتی- استاندارد بی‌سیم	عنوان پایان نامه: طراحی بخش دسیماتور یک مبدل آنالوگ به دیجیتال دلتا- سیگما با ساختار قابل تغییر برای سیستم‌های مولتی- استاندارد بی‌سیم
استاد راهنمای: دکتر ضیاءالدین دایی کوزه کنانی	استاد راهنمای: دکتر ضیاءالدین دایی کوزه کنانی
استاد مشاور: دکتر جعفر صبحی	استاد مشاور: دکتر جعفر صبحی
مقطع تحصیلی: کارشناسی ارشد رشته: برق گرایش: الکترونیک طراحی مدار و سیستم دانشگاه: تبریز دانشکده: برق و کامپیوتر تاریخ فارغ التحصیلی: ۱۳۹۰/۶/۲۰ تعداد صفحات: ۱۲۲	مقطع تحصیلی: کارشناسی ارشد رشته: برق گرایش: الکترونیک طراحی مدار و سیستم دانشگاه: تبریز دانشکده: برق و کامپیوتر تاریخ فارغ التحصیلی: ۱۳۹۰/۶/۲۰ تعداد صفحات: ۱۲۲
کلید واژه ها: بی‌سیم، گیرنده، چند استاندارد، ساختار تغییرپذیر، مبدل آنالوگ به دیجیتال سیگما- دلتا، مدولاتور سیگما- دلتا، دسیماتور، فیلتر سینک	کلید واژه ها: بی‌سیم، گیرنده، چند استاندارد، ساختار تغییرپذیر، مبدل آنالوگ به دیجیتال سیگما- دلتا، مدولاتور سیگما- دلتا، دسیماتور، فیلتر سینک
چکیده:	تنوع کاربرد سیستم‌های جدید مخابراتی، نیازمند پیاده‌سازی هستند که منجر به کارایی بالا و توان مصرفی کمتری شود. نسل‌های آینده ارتباطات مخابراتی مثل نسل چهارم قول "برقراری دائم ارتباط" را داده‌اند. بنابراین گیرنده‌های دیجیتال باید قادر به دریافت داده از چندین استاندارد باشند.
گیرنده‌های مولتی- استاندارد بی‌سیم برای پشتیبانی استانداردهای مختلف مانند GSM و UMTS و... مورد نیاز است. گیرنده‌های مولتی- استاندارد بی‌سیم باندهای فرکانسی با پهنای باند مختلف را هدایت می‌کنند، بنابراین باید ساختار تغییرپذیر و تطبیق‌پذیر داشته باشد. بنابراین مفهوم (SDR) Software Radio receiver گزینه مناسبی برای طراحی گیرنده‌های مولتی- استاندارد بی‌سیم است. در حقیقت استفاده از SDR نیازمند طراحی و پیاده‌سازی مدارهای الکترونیکی است که بتوانند تابع پذیری مورد نظر را پشتیبانی کند. محدودیت اصلی SDR مسئله دیجیتال سازی سیگنال‌های رادیویی	گیرنده‌های مولتی- استاندارد بی‌سیم برای پشتیبانی استانداردهای مختلف مانند GSM و UMTS و... مورد نیاز است. گیرنده‌های مولتی- استاندارد بی‌سیم باندهای فرکانسی با پهنای باند مختلف را هدایت می‌کنند، بنابراین باید ساختار تغییرپذیر و تطبیق‌پذیر داشته باشد. بنابراین مفهوم (SDR) Software Radio receiver گزینه مناسبی برای طراحی گیرنده‌های مولتی- استاندارد بی‌سیم است. در حقیقت استفاده از SDR نیازمند طراحی و پیاده‌سازی مدارهای الکترونیکی است که بتوانند تابع پذیری مورد نظر را پشتیبانی کند. محدودیت اصلی SDR مسئله دیجیتال سازی سیگنال‌های رادیویی

است.

پیشرفت تکنولوژی در مدارهای مجتمع ، راه فشرده سازی و پیاده سازی کارآمد بلوکهای دیجیتال روی چیپهای سیلیکنی را فراهم کرده است و این باعث جذب شدن بسیاری از پردازشگرهای سیگنال به سمت دیجیتال شده است. یکی از اصلی ترین اجزای این کاربرد مبدل آنالوگ به دیجیتال سیگما-دلتا است. دلیل استفاده از این نوع مبدل‌ها هزینه کم ، پهنای باند کوچک ، توان مصرفی پایین و دقت بالای آن است. و هم‌چنین محدودیت اصلی SDR را بر طرف می‌کند.

یک مبدل آنالوگ سیگما-دلتا ترکیبی از یک قسمت آنالوگ، مدولاتور و قسمت دیجیتالی دسیماتور می‌باشد. دسیماتور سیگما-دلتا بخش دوم چنین مبدلی خواهد بود، که پردازش دیجیتال در قسمت دسیماتور انجام می‌شود. و می‌تواند دقت مبدل سیگما-دلتا را با کاهش فرکانس افزایش دهد و نویز را کاهش می‌دهد.

هدف از انجام این پایان‌نامه آنالیز و طراحی دسیماتور سیگما-دلتا با ساختار تغییرپذیر برای گیرنده‌های بی‌سیم رادیویی مولتی-استاندارد می‌باشد. به طوری که بتواند استانداردهای مختلف نسل چهارم موبایل مانند GSM و Bluetooth و WLAN را پشتیبانی کند. و از فناوری CMOS $0.18\mu\text{m}$ استفاده می‌شود.

تقدیم به خانواده همراهانم

که الفبای کلامشان سادی بخش خطه سخنی زنگیم بوده و پیش قلب

همراهانشان

امید بخش وجودم

تقدیر و مشکر

حمد و پاس خدای راست که هستی را بر اساس قدرت بی کرانش بنیان نهاد و بشر را به آموختن اسرار آن رهنمایی نمود. خداوند حکمی که هر ذرا که نات جلوه ای از عظمت و علم بی انتہای او است. هر که از او چیزی خواهد محو و محروم نشود و هر که بد و امید بیند، نویید نگردد.

از خانواده خوبم، بخصوص پرورهای مهریان و فدکارم، که پیچ و اژدهای راد و صفت خوبی هایشان نبی یا جم و بدون محبت ها و دلسویی های بی دین آنان، قادر بگذرانند این دوره بودم، با تمام وجود ساکنارم.

از استاد راهنمای دلسوی و بزرگوارم دکتر رضا الدین کوزه کنانی به خاطر زحمات بی دین، تلاش های بی وقفه و راهنمایی های ارزشمندانش در نهایت فوتی ساکنارم و از ایشان افتخار شاکردم. ایشان را داشتم بسیار خرسندم. و آنچه از علم و ادب و اخلاق که از ایشان آموخته ام ازیاد نخواهم برد.

از جناب آقای دکتر جعفر صحی که استاد مشاور ایحانب بوده به خاطر گنج که ها و مساعدت هایشان کمال شکر و قدردانی را دارم. از استادی و دوستانگریه طراحی آئی سی و تامی کسانی که در طول این دوره تحصیلی از گنج که ها و راهنمایی هایشان بسیار مند بودم، بسیار مسروقتم و زحماتشان را راجح ننم.

فهرست منابع

فصل اول مقدمه

۱-۱ مبدل‌های داده.....۲
۲-۱ هدف از تحقیق و دستاوردهای آن۴
۳-۱ ساختار پایان نامه.....۵
۴-۱ سیستم‌های موبایل و انواع ساختارهای گیرنده‌های مولتی-استاندارد۶
۴-۱-۱ نسل اول۶
۴-۱-۲ نسل دوم.....۷
۴-۱-۳ سیستم‌های نسل دو و نیم.....۷
۴-۱-۴ سیستم‌های نسل سوم۷
۴-۱-۵ سیستم‌های نسل چهارم.....۸
۱-۵ ساختارهای گیرنده.....۹
۱-۵-۱ گیرنده Super-Heterodyne۱۰
۲-۵-۱ گیرنده direct-conversion homodyne-zero-IF۱۰
۳-۵-۱ گیرنده Low-IF۱۱
۴-۵-۱ گیرنده Wide-Band IF With Double Conversion (WIF)۱۱
۵-۱ گیرنده Digital-IF۱۲
۶-۱ مبدل‌های داده آنالوگ به دیجیتال دلتا-سیگما۱۴
۷-۱ بلوک‌های تشکیل دهنده مبدل سیگما-دلتا۱۴

۱۶.....	۸-۱ کلیات فیلتر دسیمیشن.....
۱۷.....	۱-۸-۱ فیلتر سینک.....
۱۸.....	۲-۸-۱ فیلترهای FIR و نیمه باند
۲۰.....	۱-۸-۱ پیاده سازی مؤلفه های فیلتر.....
۲۲.....	۲-۸-۱ مقایسه ای بین فیلتر سینک و فیلتر FIR.....
۲۳.....	۳-۸-۱ مشخصات اساسی در طراحی فیلتر دسیمیشن

فصل دوم بررسی منابع

۲۵.....	۱-۲ طراحی تحلیلی و مقایسه و پیاده سازی کم توان فیلترهای سینک.....
۲۹.....	۲-۲ مقایسه ساختار بازگشتی و ساختار غیر بازگشتی
۳۱.....	۳-۲ محاسبه توان مصرفی و مساحت در فیلترهای سینک
۳۳.....	۱-۳-۲ حالت کلی M
۳۴.....	۲-۳-۲ حالت 2 M = 2
۳۶.....	۴-۴ تحلیل روشی برای طراحی کم توان فیلترهای سینک
۳۹.....	۵-۲ طراحی فیلترهای سینک بدون نیاز به فیلتر اصلاح تضعیف
۴۳.....	۱-۵-۲ روش Kaiser-Hamming,
۴۶.....	۲-۵-۲ روش فیلتر سینک متواالی وزن دار.....
۵۱.....	۳-۵-۲ فیلتر سینک اصلاح شده.....
۵۳.....	۴-۵-۲ فیلتر سینک دو طبقه تیز شده.....
۵۶.....	۵-۵-۲ فیلتر سینک-کسینوسی
	۶-۵-۲ جبران کننده سینوسی

فصل سوم مبانی و روش‌ها

۵۹.....	۶-۲ بررسی کارهای انجام شده
۷۱.....	۱-۳ طراحی فیلتر دسیمیشن
۷۱.....	۱-۱-۳ فیلتر دسیمیشن دو-طبقه
۷۴.....	۲-۱-۳ فیلتر دسیمیشن سه-طبقه
۷۶.....	۳-۱-۳ فیلتر دسیمیشن چهار-طبقه
۷۸.....	۴-۱-۳ تبدیل فیلتر دسیمیشن از ممیز-شناور به ممیز ثابت
۸۰.....	۲-۳ الگوریتمی برای طراحی فیلتر دسیمیشن
۸۷.....	۳-۳ مشخصات استانداردها
۸۷.....	۱-۳-۳ پارامترهای طراحی فیلتر دسیمیشن
۸۸.....	۴-۳ طراحی فیلتر دسیمیشن مولتی استاندارد با ساختار تغییر پذیر
۸۹.....	۳-۵ طراحی فیلتر دسیمیشن برای هر استاندارد در سطح سیستمی
۸۹.....	۱-۵-۳ طراحی فیلتر سینک
۹۰.....	۲-۵-۳ طراحی طبقه دوم فیلتر دسیمیشن
۹۱.....	۳-۵-۳ طراحی طبقه سوم فیلتر دسیمیشن
۹۱.....	۴-۵-۳ پشت سهم قرار دادن طبقه‌های فیلتر
۹۳.....	۶-۳ طراحی فیلتر مولتی-استاندارد
۹۴.....	۷-۳ طراحی فیلتر سینک مولتی-استاندارد
۹۴.....	۱-۷-۳ طراحی طبقه اول فیلتر سینک مولتی-استاندارد
۹۸.....	۲-۷-۳ طراحی طبقه دوم فیلتر سینک مولتی-استاندارد

۸-۳ طراحی فیلترهای جبران کننده سینویس و کوسینویسی ۱۰۳

۹-۳ طراحی فیلتر FIR نیمه باند طبقه دوم ۱۰۷

۱۰-۳ طراحی فیلتر FIR نیمه باند طبقه سوم ۱۱۰

۱۱-۳ واحد کترل ۱۱۱

فصل چهارم نتایج و بحث

۱-۴ طراحی مدولاتور سیگما-دلتا ۱۱۴

۲-۴ شبیه سازی فیلتر دسیمیشن مولتی-استاندارد ۱۱۶

۳-۴ شبیه سازی فیلتر دسیمیشن در سطح RTL ۱۱۸

۴-۴ نتیجه گیری ۱۲۱

۵-۴ ارائه پیشنهاد برای کارهای آینده ۱۲۲

فهرست اشکال

- شکل ۱-۱ ساختار گیرنده [۱۰]superheterodyne ۱۰
- شکل ۲-۱ گیرنده [۱۰] Direct-Conversion Homodyne ۱۱
- شکل ۳-۱ ساختار Low-IF [۱۰] ۱۱
- شکل ۴-۱ گیرنده [۱۱]Wide-Band IF Double Conversion Receiver ۱۲
- شکل ۵-۱ گیرنده [۵]Digital-IF ۱۳
- شکل ۶-۱ ساختار کلی مبدل داده آنالوگ به دیجیتال سیگما - دلتا [۲۰] ۱۵
- شکل ۷-۱ ساختار کلی یک مدولاتور دلتا-سیگما [۱۵] ۱۵
- شکل ۸-۱ بلوک دیاگرام فیلتر دسیمیشن تک-طبقه [۲۱] ۱۶
- شکل ۹-۱ بلوک دیاگرام فیلتر دسیمیشن سه-طبقه [۲۱] ۱۷
- شکل ۱۰-۱ ساختار فیلتر سینک ۱۸
- شکل ۱۱-۱ پاسخ فرکانسی یک فیلتر نیمه باند [۲۵] ۱۹
- شکل ۱۲-۱ پیاده سازی یک فیلتر نیمه باند به همراه کاهش نرخ فرکانس دو [۲۵] ۲۰
- شکل ۱۳-۱ چگونگی جابجایی فیلتر دیجیتال و بلوک کاهش نرخ فرکانس [۲۲] ۲۰
- شکل ۱۴-۱ فیلتر نیمه باند جابجا شده با بلوک کاهش نرخ فرکانس [۲۲] ۲۱
- شکل ۱-۲ پاسخ فرکانسی فیلتر سینک با $M=16$ [۳۲] ۲۵
- شکل ۲-۲ پاسخ فرکانسی فیلتر سینک، فیلتر اصلاح تضعیف و فیلتر معادل این دو [۳۴] ۲۷
- شکل ۳-۲ بلوک دیاگرام فیلتر سینک برای نرخ کاهش فرکانس M و مرتبه K [۲۴][۳۵] ۲۷
- شکل ۴-۲ پیاده سازی فیلتر سینک برای نرخ کاهش فرکانس M و مرتبه K [۲۲] ۲۷
- شکل ۵-۲ پیاده سازی ساخت افزاری فیلتر سینک برای نرخ کاهش فرکانس M و مرتبه K [۲۲] ۲۸
- شکل ۶-۲ پیاده سازی ساخت افزاری فیلتر سینک برای نرخ کاهش فرکانس $M=2$ و مرتبه K ۲۸
- شکل ۷-۲ ساختار غیر بازگشتی فیلتر سینک [۲۳] ۳۱
- شکل ۸-۲ بلوک دیاگرام فیلتر سینک با داده ورودی ۵ بیتی و نرخ کاهش فرکانس ۱۶ ۳۲
- شکل ۹-۲ پیاده سازی فیلتر سینک برای نرخ کاهش فرکانس M و مرتبه K ۳۳

- شکل ۱۰-۲ پیاده سازی فیلتر سینک به صورت پلی فاز برای نرخ کاهش فرکانس M ۳۴
- شکل ۱۱-۲ تبدیل فیلتر سینک با نرخ کاهش فرکانس M به چند فیلتر سینک با $M=2$ [۲۳] ۳۵
- شکل ۱۲-۲: فیلتر سینک پیاده سازی شده به روش غیر بازگشتی ۳۶
- شکل ۱۳-۲ فیلتر سینک پیاده سازی شده به روش بازگشتی و پلی فاز [۴۱] ۳۶
- شکل ۱۴-۲ پاسخ فرکانسی فیلتر سینک با K_1, K_2, K_3, K_4 های متفاوت ۳۸
- شکل ۱۵-۲ پاسخ فرکانسی فیلتر سینک مرتبه پنج و فیلتر سینک ۳۸
- شکل ۱۶-۲: تابع تبدیل اندازه H_{Outz} بر حسب H_{Inz} برای چند تابع تبدیل مختلف ۴۰
- شکل ۱۷-۲: بلوک دیاگرام فیلتر سینک تیز شده [۴۵] ۴۱
- شکل ۱۸-۲: پاسخ فرکانسی فیلتر سینک برای نشان دادن فرکانس های fc و f_a [۴۵] ۴۲
- شکل ۱۹-۲: بلوک دیاگرام فیلتر سینک متواالی وزن دار ۴۵
- شکل ۲۰-۲: پاسخ فرکانسی فیلتر سینک متواالی وزن دار ب ۴۵
- شکل ۲۱-۲: توزیع صفر و قطب (a) فیلتر سینک با $M=4$ ۴۷
- شکل ۲۲-۲: تضعیف یک فیلتر سینک مرتبه ۳ و فیلتر سینک اصلاح شده $M=4$ [۱۱] ۴۸
- شکل ۲۳-۲: ساختار بازگشتی فیلتر سینک اصلاح شده [۱۱] ۴۸
- شکل ۲۴-۲: پیاده سازی فیلتر سینک اصلاح شده و تیز شده [۵۲] ۴۹
- شکل ۲۵-۲: پیاده سازی پلی فاز و غیر بازگشتی فیلتر سینک اصلاح شده مرتبه ۳ [۵۵] ۵۱
- شکل ۲۶-۲: ساختار پیاده سازی شده فیلتر دسیمیشن اصلاح شده تیز شده [۴۱] ۵۳
- شکل ۲۷-۲: ساختار پیاده سازی دسیماتور پیشنهادی [۵۸] ۵۵
- شکل ۲۸-۲-۵: ساختار پیشنهاد شده [۶۰] ۵۶
- شکل ۲۹-۲: پاسخ فرکاسی فیلتر جبران کننده و فیلتر سینک اصلاح شده [۶۱] ۵۷
- شکل ۳۰-۲: بلوک دیاگرام دسیماتور قابل برنامهریزی [۲۳] ۵۹
- شکل ۳۱-۲: بلوک دیاگرام هر طبقه [۲۳] ۶۰
- شکل ۳۲-۲: ساختار فیلتر با فیلتر سینک تیز شده با فیلتر نیمه باند [۴۵] ۶۲
- شکل ۳۳-۲: فیلتر دسیمیشن مولتی استاندارد [۶۳] ۶۳

..... شکل ۲-۳۴: ساختار موازی فیلتر سینک [۶۴]	۶۴
..... شکل ۲-۳۵: پیاده‌سازی فیلتر سینک تیز شده با تکنیک SPT-encoded [۳۱]	۶۵
..... شکل ۲-۳۶: پیاده‌سازی ضرایب با جمع و شیفت و ترکیب آنها [۱۹]	۶۶
..... شکل ۲-۳۷: پیاده سازی فیلتر قابل برنامه‌ریزی [۱۹]	۶۷
..... شکل ۲-۳۸: بلوک دیاگرام فیلتر دسیمیشن [۶۷، ۶۶]	۶۸
..... شکل ۲-۳۹: پیاده‌سازی پلی‌فاز و قابل تغییر [۶۸]	۶۹
..... شکل ۲-۴۰: فیلتر دسیمیشن استانداردهای WiFi و Bluetooth [۶۹]	۶۹
..... شکل ۳-۱: دیاگرام سیستم فیلتر دسیمیشن دو-طبقه [۷۰]	۷۱
..... شکل ۳-۲: چگونگی محاسبه پاسخ فرکانسی فیلتر دسیمیشن دو-طبقه [۷۰]	۷۲
..... شکل ۳-۳: پاسخ فرکانسی فیلتر دسیمیشن دو-طبقه با نرخ کاهش فرکانس ۱۲۸ [۳۲]	۷۳
..... شکل ۴-۳ (الف): تضعیف ایجاد شده توسط فیلترهای سینک نسبت به مرتبه فیلتر	۷۳
..... شکل ۵-۳: دیاگرام سیستم فیلتر دسیمیشن سه-طبقه [۳۲]	۷۴
..... شکل ۶-۳: چگونگی محاسبه پاسخ فرکانسی فیلتر دسیمیشن سه-طبقه [۳۲]	۷۴
..... شکل ۷-۳: پاسخ فرکانسی فیلتر دسیمیشن سه-طبقه با نرخ کاهش فرکانس ۱۲۸	۷۵
..... شکل ۸-۳: بیشترین تضعیف باند توقف بر حسب لبه باند توقف برای فیلتر دسیمیشن سه-طبقه	۷۵
..... شکل ۹-۳: دیاگرام سیستم فیلتر دسیمیشن چهار-طبقه [۳۲]	۷۶
..... شکل ۱۰-۳: پاسخ فرکانسی فیلتر دسیمیشن چهار-طبقه با نرخ کاهش فرکانس	۷۶
..... شکل ۱۱-۳: آرایش های مختلف برای پیاده‌سازی فیلتر دسیمیشن با مشخصات داده شده	۷۷
..... شکل ۱۲-۳: اندازه پاسخ فرکانسی فیلتر FIR با ضرایب کوانتايز نشده	۷۹
..... شکل ۱۳-۳: چگونگی محاسبه طول کلمات تمام گره های داخلی	۸۰
..... شکل ۱۴-۳: الگوریتم ارائه شده ساده برای طراحی فیلتر دسیمیشن [۳۲]	۸۲
..... شکل ۱۵-۳: ساختار بهینه فیلتر دسیمیشن طراحی شده توسط الگوریتم [۳۲]	۸۳
..... شکل ۱۶-۳: پاسخ فرکانسی فیلتر دسیمیشن طراحی شده [۳۲]	۸۳
..... شکل ۱۷-۳: الگوریتم پیچیده تر برای طراحی فیلتر دسیمیشن [۳۲]	۸۶

..... شکل ۱۸-۳: پاسخ فرکانسی فیلتر دسیمیشن WLANa	۹۲
..... شکل ۱۹-۳: پاسخ فرکانسی فیلتر دسیمیشن Bluetooth	۹۲
..... شکل ۲۰-۳: پاسخ فرکانسی فیلتر دسیمیشن GSM	۹۳
..... شکل ۲۱-۳: ساختار کلی بلوکهای فیلتر پیشنهاد شده	۹۳
..... شکل ۲۲-۳: ساختار پلی فاز و قابل برنامه ریزی بلوک غیر بازگشتی	۹۶
..... شکل ۲۳-۳: ساختار پلی فاز و پیاده سازی غیر بازگشتی بلوک غیر مشترک	۹۷
..... شکل ۲۴-۳: پاسخ فرکانسی فیلتر سینک اصلاح شده برای WLANa	۹۹
..... شکل ۲۵-۳: پاسخ فرکانسی فیلتر سینک اصلاح شده برای Bluetooth	۱۰۰
..... شکل ۲۶-۳: پاسخ فرکانسی فیلتر سینک اصلاح شده برای GSM	۱۰۱
..... شکل ۲۷-۳: فیلتر سینک اصلاح شده مولتی استاندارد	۱۰۲
..... شکل ۲۸-۳: بلوک دیاگرام جبران کننده سینوسی	۱۰۴
..... شکل ۲۹-۳: فیلتر جبران کننده کسینوسی ISOP	۱۰۵
..... شکل ۳۰-۳: جبران سازی افت باند عبور	۱۰۶
..... شکل ۳۱-۳: پاسخ فرکانسی و ریپل باند عبور فیلتر نیمه باند مشترک	۱۰۹
..... شکل ۳۲-۳: دیاگرام فیلتر نیمه باند طبقه دوم	۱۰۹
..... شکل ۳۳-۳: پاسخ فرکانسی فیلتر FIR طبقه سوم	۱۱۱
..... شکل ۳۴-۳: مدولاتور سیگما-دلتا مرتبه ۳ با کوانتیزاسیون یک بیت	۱۱۴
..... شکل ۳۵-۴: شکل دهی نویز کوانیزاسیون توسط مولا تور	۱۱۵
..... شکل ۳۶-۴: نمونه های فرآنمونه برداری شده خروجی مدولاتور	۱۱۵
..... شکل ۴-۴: خروجی طبقات فیلتر دسیمیشن مولتی-استاندارد GSM	۱۱۷
..... شکل ۴-۵: ورودی مدولاتور و خروجی فیلتر برای GSM	۱۱۸
..... شکل ۴-۶: نتایج شبیه سازی فایل حاصل از سنتز	۱۱۹
..... شکل ۷-۴: Layout کلی دسیماتور مولتی-استاندارد	۱۲۰

فهرست جداول

جدول ۱-۱: دسته بندی معماری های مختلف ADCs از نظر سرعت و دقت تبدیل ۳
جدول ۲-۱ مشخصات گیرنده مولتی استاندارد [۹-۷] ۹
جدول ۱-۲ میزان تضعیف اندازه پاسخ فرکانسی برای حالت های مختلف M و K [۳۴] ۲۶
جدول ۲-۲: فرکانس نمونه گیری و طول کلمه بخش IIR در ساختار بازگشتی [۲۳] ۳۰
جدول ۲-۳: فرکانس نمونه گیری و طول کلمه طبقه آم در ساختار غیر بازگشتی [۲۳] ۳۰
جدول ۴-۲ مقایسه مشخصات فیلتر سینک مرتبه پنج و فیلتر سینک ۳۹
جدول ۵-۲ توابع تیز کننده برای حالت خاص m=n ۴۱
جدول ۶-۲: مکان مناسب صفرهای فیلتر سینک اصلاح شده [۴۹] ۵۰
جدول ۷-۲: نتایج حاصل از شبیه سازی [۶۶، ۶۷] ۶۷
جدول ۱-۳ مشخصات داده شده برای طراحی فیلتر دسیمیشن [۳۲] ۷۸
جدول ۲-۳ درجه طبقات فیلترهای تشکیل دهنده هر یک از ساختارهای شکل ۱۱-۳ [۳۲] ۷۸
جدول ۳-۳: مشخصات داده شده برای طراحی فیلتر دسیمیشن توسط الگوریتم ارائه شده [۳۲] ۸۲
جدول ۴-۳: درجه فیلترهای تشکیل دهنده هر دو فیلتر دسیمیشن ۸۴
جدول ۵-۳: توان مصرفی و مساحت موثر هر دو فیلتر دسیمیشن ۸۴
جدول ۶-۳: مشخصات گیرنده های سه استاندارهای GSM, Bluetooth, WLANa ۸۷
جدول ۷-۳: پارامترهای طراحی ۸۸
جدول ۸-۳: پارامترهای طراحی فیلتر دسیمیشن مولتی استاندارد ۸۹
جدول ۹-۳: طراحی فیلتر سینک با نرم افزار متلب ۹۰
جدول ۱۰-۳: طراحی فیلتر نیمه باند طبقه دوم ۹۰
جدول ۱۱-۳: طراحی فیلتر نیمه باند طبقه سوم ۹۱
جدول ۱۲-۳: پارامترهای لازم برای فیلتر سینک اصلاح شده مولتی استاندارد ۹۸
جدول ۱۳-۳: مشخصات فیلتر نیمه باند طبقه دوم ۱۰۸
جدول ۱۴-۳: مشخصات فیلتر FIR طبقه سوم ۱۱۰

جدول ٤-١: نتایج حاصل از سنتز pks_shell ۱۱۹

فصل اول

مقدمہ

۱-۱ مبدل‌های داده

پیشرفت تکنولوژی در مدارهای مجتمع، راه فشرده سازی و پیاده سازی کارآمد بلوک‌های دیجیتال روی چیپ‌های سیلیکنی را فراهم کرده است، و این باعث جذب شدن بسیاری از پردازش سیگنال به سمت دیجیتال شده است[۱]. از آنجایی که داده‌ها در دنیای پیرامون ما به صورت آنالوگ و پردازش آنها در دنیای الکترونیک عمدتاً به شکل دیجیتال صورت می‌گیرد، مبدل‌های داده از اهمیت بالایی برخوردارند. مبدل‌های داده یکی از بلوک‌های اصلی در سیستم‌های مخابراتی و کامپیوتی و سایر کاربردها از جمله افزارهای قابل کاشت پزشکی می‌باشند. مبدل‌های داده محدوده وسیعی از دقیق و پنهانی باند را پوشش می‌دهند. در اکثر استانداردهای مخابراتی، محدوده دینامیکی وسیع، پنهانی باند زیاد، اعوجاج کم و سطح نویز پایین از اهمیت بالایی برخوردار است. از طرف دیگر گسترش وسایل ارتباطی قابل حمل، گرایش به مجتمع سازی تعداد بیشتر کانالهای مخابراتی در سطح یک تراشه و همچنین استفاده روزافروزن از افزارهای قابل کاشت پزشکی، کم بودن سطح تراشه و پایین بودن توان مصرفی را پراهمیت می‌نماید[۱].

امروزه طراحی و ساخت مبدل‌های آنالوگ به دیجیتال با عملکرد بالا در ولتاژهای پایین توأم با مدارهای دیجیتال در داخل یک تراشه برای پیاده‌سازی یک سیستم کامل مورد نظر است. انگیزه اصلی پایین آوردن ولتاژ منبع تغذیه در مدارهای Mixed Signal به صورت زیر هست:

۱. کاهش تعداد باتری‌های سیستم که منجر به کاهش وزن آن می‌گردد.
۲. کاهش ابعاد در تکنولوژی‌های جدید مدارهای مجتمع، برای ثابت نگه داشتن میدان الکتریکی بایستی ولتاژ منبع تغذیه نیز کاهش داده شود.
۳. کاهش توان مصرفی به منظور استفاده بهینه از آن به ویژه در سیستم‌های مخابراتی سیار که نیاز به استفاده از باتری و شارژ مجدد آن دارند.

در مدارهای دیجیتال، کاهش ولتاژ منبع تغذیه منجر به کاهش توان مصرفی می‌گردد، ولی کاهش ولتاژ منبع تغذیه در مدارهای آنالوگ می‌تواند باعث افزایش توان مصرفی نیز گردد. بنابراین در مدارهای

آنالوگ ارائه ساختارهای جدید چه در سطح سیستمی و چه در سطح مدار برای کاهش توان مصرفی ضروری می‌باشد.

معماری‌هایی که مبدل‌های آنالوگ به دیجیتال را پیاده‌سازی می‌کنند، اساساً از نظر سرعت تبدیل به سه دسته تقسیم می‌شوند، جدول ۱-۱ مبدل‌های با سرعت کم تا متوسط، مبدل‌های با سرعت متوسط و مبدل‌های با سرعت بالا را نشان می‌دهد.

جدول ۱-۱: دسته بندی معماری‌های مختلف ADCs از نظر سرعت و دقت تبدیل

سرعت بالا دقت کم تا متوسط	سرعت متوسط دقت متوسط	سرعت کم تا متوسط دقت بالا
^۱ موازی (فلش)، ^۲ دو مرحله-ای، ^۳ مداخله‌ای، ^۴ تا شونده، ^۵ جا داده شده در زمان	تقریب‌های متواالی الگوریتمی (چرخشی)	انتگرال گیرنده فرا نمونه‌بردار

مبدل‌های آنالوگ به دیجیتال را از نظر فرکانس نمونه‌برداری می‌توان به دو دسته عمده تقسیم بندی کرد: ۱. مبدل‌های با نرخ نایکوئیست و ۲. مبدل‌های بیش نمونه‌برداری، ^۶ مبدل‌های نرخ نایکوئیست با حداقل نرخ نمونه‌برداری که همان نرخ نایکوئیست است، کار می‌کنند، از جمله این مبدل‌ها می‌توان ساختارهای SAR, Pipeline Flash, Folding & Interpolating اشاره کرد. این نوع مبدل‌ها برای کاربردهای سرعت بالا و دقت‌های پایین و متوسط مناسب هستند. ولی در دقت‌های بالا به دلیل خصوصیات غیر ایده‌آلی مدارهای آنالوگ ساخت این نوع مبدل‌ها امکان‌پذیر نیست.

^۱ Flash

^۲ Two step

^۳ Interpolating

^۴ Folding

^۵ Time_Interleaved

^۶ Oversampling Converters

در مبدل‌های بیش نمونه‌برداری سیگنال ورودی با چندین برابر نرخ نایکوئیست نمونه‌برداری می‌شود. مبدل‌های سیگما-دلتا^۱ که دسته‌ای از مبدل‌های بیش نمونه‌برداری هستند، با استفاده از تکنیک شکل دادن نویز کوانتیزاسیون^۲ دقت بالایی را به دست می‌دهد. همچنین این مبدل‌ها در مقایسه با مبدل‌های نوع اول نسبت به اثرات غیر ایده‌آلی مدارهای آنالوگ مقاوم هستند. ولی در مقابل به دلیل نمونه‌برداری با نرخ بالاتر، سرعت پایین‌تری را دارا هستند. این مبدل‌ها به دلیل دقت بالا، محبوبیت زیادی در کاربردهای صوتی و تصویری، کاربردهای مخابراتی و کاربردهای پزشکی (دستگاه‌هایی مانند دستگاه تنظیم کننده ضربان قلب قابل کاشت) دارا می‌باشند. بدین ترتیب با پیشرفت روزافزون صنایع مخابراتی و پزشکی، طراحی مبدل‌های داده با سرعت و دقت بالا و توان مصرفی پایین یکی از چالش‌های اساسی مهندسین الکترونیک می‌باشد.

مبدل‌های سیگما-دلتا از دو بخش مجزا تشکیل می‌شوند. قسمت اول شامل مدولاتور سیگما-دلتا است، که به صورت آنالوگ پیاده‌سازی می‌گردد. بخش دوم فیلترهای دسیمیشن است که به صورت دیجیتال پیاده‌سازی می‌شود^{[۳]-[۱]}.

۲-۱ هدف از تحقیق و دستاوردهای آن

با توجه به این که استانداردهای موجود مانند GSM, UMTS, WLAN, Bluetooth, WLAN در حال افزایش هستند. و هر کدام گیرنده جداگانه دارند. مشکل سیستم‌هایی که شامل این استاندارد هستند، افزایش هزینه و فضای اشغالی است. نیاز به گیرنده‌های با هزینه و توان مصرفی کم به خصوص در سیستم‌های فرکانس بالا احساس می‌شود. بنابراین این نیاز باعث شده به سیستم‌های مولتی استاندارد روی آوریم. یعنی یک گیرنده باید توانایی هدایت چند استاندارد را داشته باشد.

به منظور قابلیت استفاده در یک رنج متنوعی از مشخصات، گیرنده‌های مولتی استاندارد در یک ساختار تغییرپذیر و تطبیق‌پذیر پیاده‌سازی می‌شوند که بتواند با هر مشخصه‌ای تطبیق داده شوند، و عملکرد خود را مطابق با شرایط سیگنال‌های مختلف تغییر دهند. برای اینکه یک گیرنده مولتی استاندارد

¹ Sigma-delta Converters

² Quantization Noise