در این پایان نامه یک مبدل آنالوگ به دیجیتال الگوریتمی با فرکانس نمونه برداری 20 مگا نمونه بر ثانیه و دقت 12 بیت ارائه شده است. پهنای باند سیگنال ورودی مبدل الگوریتمی طراحی شده برابر 10 مگا نمونه بر ثانیه می باشد. به منظور رفع خطاهای ناشی از تقویت کننده ولتاژ، ساختار جدیدی از تقویت کننده های ولتاژ ارائه شده است که عملکرد بهتری نسبت به موارد مشابه دارد. همچنین به منظور کاهش مقدار خطای ناشی از فرآ...

در این مقاله، یک نوسان‌ساز حلقوی جدید کنترل‌شده با ولتاژ ارائه شده است. تغییر خازن سلول تأخیر پایه نوسان‌ساز، با به‌کارگیری اثر میلر انجام شده است. نتایج شبیه‌سازی نشان می‌دهد به‌کارگیری این اثر، سبب افزایش خطینگی و کاهش نویز فاز می‌شود. این نوسان‌ساز در فن‌آوری 0.18 میکرون سی‌ماس طراحی و طرح‌بندی آن شبیه‌سازی شده است. این نوسان‌ساز برای کاربرد در دو حالت دست‌یابی به کمترین نویز و دیگر برای دست...

در این مقاله، یک نوسان ساز حلقوی جدید کنترل شده با ولتاژ ارائه شده است. تغییر خازن سلول تأخیر پایه نوسان ساز، با به کارگیری اثر میلر انجام شده است. نتایج شبیه سازی نشان می دهد به کارگیری این اثر، سبب افزایش خطینگی و کاهش نویز فاز می شود. این نوسان ساز در فن آوری 0.18 میکرون سی ماس طراحی و طرح بندی آن شبیه سازی شده است. این نوسان ساز برای کاربرد در دو حالت دست یابی به کمترین نویز و دیگر برای دست...

در این پایان نامه سیستم mdac ای را که خطینگی لازم برای کار در طبقه اول یک مبدل آنالوگ به دیجیتال خط لوله ای را داشته باشد،طراحی شده است.ماکزیمم سرعت نمونه برداری در آن سیصد میلیون نمونه در ثانیه است و رزولوشن مبدل خط لوله ای این mdac ده بیت می باشد.طبقه اول این مبدل دو بیت تولید خواهد کرد که نیم بیت از آن برای تصحیح خطای دیجیتالی استفاده می شود. پس mdac مورد نظر با ساختار 1.5 بیتی طراحی شده است...

در این پایان نامه یک مبدل دیجیتال به آنالوگ جریانی با استفاده از روش ترکیبی از کدهای باینری و دماسنجی در فرکانس نمونه برداری 50 مگا نمونه بر ثانیه با دقت 10 بیت طراحی شده است. هدف از انجام این پایان نامه طراحی مدار مبدل بهینه شده از نقطه نظر توان مصرف شده و فرکانس نمونه برداری با توجه به مقدار دقت مبدل میباشد. به منظور کاهش خطای خطینگی مبدل بیان شده، از مدارهای راه انداز خاصی برای استفاده پ...

در این پایان نامه، برازش نمایی روشهای نوع bdf و bdf-runge-kutta را برای حل دستگاههای سخت مطالعه می کنیم. روشهای متعارف چند گامی خطی مانند bdf و تک گامی مانند رانگ-کوتا چنان ساخته می شوند که برای معادلات دیفرانسیل با جوابهای چند جمله ای، دقیق عمل کنند. روشهای پیشنهاد شده در این پایان نامه، می توانند برای معادلات دیفرانسیلی که جواب آنها ترکیب خطی از یک تابع نمایی با پارامتر a و چند جمله ای است، ...

سامانه مکان­یاب تفاضلی برای تعیین موقعیت دقیق نیازمند پیشگویی تصحیحات تفاضلی برای زمان­های آینده است. این سامانه از دو ایستگاه ثابت و متحرک تشکیل شده است. اگر ماهواره­های دو ایستگاه دقیقاً یکسان باشد، منابع خطا در دو ایستگاه تقریباً نزدیک به هم خواهد بود، در این حالت فاکتورهای مختصات مکان مرجع برای جبران خطای مکان­یابی ایستگاه کاربر به عنوان فاکتورهای تصحیح شده قابل استفاده است. در این مقاله، از ...

تا کنون به کارگیری رؤیت گر sdre و تحلیل پایداری و عملکرد آن در محیط قطعی و بدون نویز مورد توجه محققان قرار گرفته، اما در عمل وجود نامعینی فرآیند و نویز اندازه گیری غیر قابل اجتناب است. در این مقاله با توجه به دست آوردهای حاصل برای پایداری فیلتر کالمن-باسی و نتایج مربوط به تحلیل پایداری اتفاقی در مسائل تخمین غیرخطی، به تحلیل رفتار خطای تخمین یک فیلتر sdre تفاضلی زمان-گسسته پرداخته شده است. در تح...

سامانة مکان­یاب تفاضلی برای تعیین موقعیت دقیق نیازمند پیشگویی تصحیحات تفاضلی برای زمان­های آینده است. این سامانه از دو ایستگاه ثابت و متحرک تشکیل شده است. اگر ماهواره­های دو ایستگاه دقیقاً یکسان باشد، منابع خطا در دو ایستگاه تقریباً نزدیک به هم خواهد بود، در این حالت فاکتورهای مختصات مکان مرجع برای جبران خطای مکان­یابی ایستگاه کاربر به عنوان فاکتورهای تصحیح‌شده قابل استفاده است. در این مقاله، از ...

در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستم‌های مختلف و بخصوص سیستمهای دیجیتال ایفا می‌نماید. از آنجا که در تکنولوژی‌های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می‌شود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در ...