در این پایان نامه یک تقسیم کننده فرکانسی قفل شونده با تزریق با مصرف توان پایین و قابلیت کار در ولتاژ تغذیه کم ارائه شده است که در فرایند cmos با تکنولوژی ?m 0.18 tsmc و با استفاده از نرم افزار ads شبیه سازی شده است. تقسیم کننده فرکانسی شامل دو بخش اصلی نوسان ساز کنترل شونده با ولتاژ و منبع تزریق سیگنال خارجی است. اندازه-گیری ها نشان می دهد که مدار در ولتاژ تغذیه v 1.3 توان mw 3.9 را مصرف می کند...

در سال های اخیر مخابرات بی سیم علاوه بر ایفای نقش کلیدی در کاربردهای حساس مانند کاربردهای امدادی و نظامی به عنوان جزئی از زندگی روزمره انسان ها در آمده است. در واقع محصولات مخابرات نظیر تلفن همراه، شبکه های بی سیم محلی، سیستم های موقعیت یاب جهانی، سیستم های شناسایی فرکانس بالا و.... در بیشتر کشورهای پیشرفته به جزء جدا نشدنی زندگی روزمره تبدیل شده است. بعلاوه، کاربرد های دیگری چون شبکه های سنسور...

طراحی یک تقسیم کننده فرکانسی کسری پیوسته موضوع این پایان نامه می باشد. تقسیم کننده های کسری به عنوان مهترین بلوک در سینتی سایزرهای مبتنی بر pll تعریف می شوند. دراین پایان نامه برای پیاده سازی تقسیم کننده فرکانسی کسری روش جدیدی معرفی شده که باعث کاهش جیتر سیستم شده است. این تقسیم کننده فرکانسی که در پروسه 0.35µm استاندارد cmos طراحی شده، با پالس ورودی دارای فرکانس 833mhz کار می کند و نسبت تقسیم ...

در سال های اخیر استفاده از تقسیم کننده های فرکانسی در سیستم های فرکانس بالا مانند سنتزکننده های فرکانسی، سیستم های بازیابی کلاک و سیگنال ژنراتورها، مورد توجه بسیاری قرار گرفته است. تقسیم کننده های فرکانسی می توانند از یک سیگنال متناوب ورودی، خروجی متناوبی تولید کنند که فرکانس آن کسری از فرکانس سیگنال ورودی باشد. امروزه تقاضا برای تقسیم کننده های فرکانسی با توان مصرفی پایین، بازه ی عملکرد وسیع، ...

در این مقاله یک اسیلاتور کنترل شوندهی دیجیتال برای حلقه های قفل فاز تمام دیجیتال پیشنهاد شده است. اسیلاتور کنترل شونده ی دیجیتال پیشنهادی براساس استفاده از یک مدولاتور دلتا سیگما به عنوان مبدل دیجیتال به آنالوگ می باشد. با استفاده از مبدل دیجیتال به آنالوگ دلتا سیگما می توان به دقت بالای فرکانسی (18 بیت) برای کنترل اسیلاتور کنترل شونده دیجیتالی دست یافت. خروجی مبدل دیجیتال به آنالوگ دلتا سیگما ...

در طراحی فرکانس ساز باید به پارامترهایی نظیر نویز فاز، زمان نشست، توان مصرفی و غیره توجه داشت. به منظور کاهش نویز فاز، نوسان ساز کنترل شونده با ولتاژ lc به کار رفته و همچنین برای دستیابی به دقت فرکانسی و زمان نشست سریع از روش کسری استفاده شده است. در روش کسری تعداد بیت های مدولاتور سیگما-دلتا و فرکانس مرجع تعیین کننده ی دقت فرکانسی هستند. در طراحی مدولاتور سیگما-دلتا به منظور کاهش توان از روش پ...

در این پایان¬نامه یک حلقه قفل فاز کسری با استفاده ازیک مقسم فرکانسی هتروداین طراحی شده است. تقسیم¬کننده¬های متداول مانند تقسیم¬کننده¬¬های استاتیکی، دینامیکی و قفل تزریقی هرکدام دارای معایب و محاسنی می¬باشند. در این میان، معماری هتروداین به عنوان روشی که برتری نسبی نسبت به این نوع تقسیم¬کننده¬ها دارد، ارائه می¬شود. حلقه قفل فاز هتروداین از یک سری ضرب¬کننده تشکیل شده¬ است که قابلیت تولید نسبت¬های...

این رساله به تحلیل و طراحی تقسیم کنند? فرکانسی lc متعامد مبتنی بر قفل به وسیل? تزریق(injection locking) می پردازد. دو سیگنال تزریقی با فرکانس دو برابر فرکانس نوسان و اختلاف فاز ?180، وظیف? همزمان سازیِ دو نوسان ساز lc را به منظور حفظ تعامد خروجی ها بر عهده دارند. ابتدا با استفاده از مدلی مفهومی، روابطی را برای تعامد خروجی ها و همچنین خطای فاز و دامنه بر حسب عدم تطبیق در مدار تانک ها و ضرایب تزری...

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن و همگرایی مدار است. در همین راستا یک ضرب کننده فرکانسی کاملا جدید و دیجیتالی با سرعت قفل شدن بالا در این مقاله طراحی شده است. در این طراحی از  یک پردازنده دیجیتالی به جای مدارات آشکار ساز فاز-فرکانس، پمپ بار و فیلتر حلقه استفاده شده است. با توجه به این تغییرات، ساختار ارائه شده دارای زمان قفل شدن ...

در این پایان نامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسه های هم تراز کننده ساعت مورد استفاده قرار می گیرد. در این پروژه، دو معماری تقریبا مشابه پیشنهاد شده است. نتایج شبیه سازی با برنامه hspice بر پایه تکنولوژی های cmos ?m18/0 و ?m13/0 می باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکر...