چکیده ندارد.

چکیده حلقه های قفل فازبه طور گسترده درگیرنده های مخابراتی دیجیتال و میکروپروسسورهایی با عملکرد و سرعت بالا به عنوان تولید کننده فرکانس و مولدهای کلاک برای مدارات مجتمع استفاده می شوند. در حالی که سرعت این سیستم ها افزایش می یابد، حلقه های قفل فازی با عملکرد فرکانسی بالا و نویز فاز کم نیاز است. حلقه قفل شده فاز یک سیستم فیدبک دار است که با یک اسیلاتور کنترل شده با ولتاژ و یک مقایسه کننده فاز به...

چکیده: برای داشتن نرخ داده­ با پهنای­باند وسیع بین قطعات الکترونیکی نیاز به استفاده از تکنولوژی پیشرفتۀ مدیریت کلاک مانند حلقۀ قفل تأخیر (dll )می­باشد. با استفاده از dll می­توان هم­زمانی دقیقی بین سیگنال­های کلاک داخلی و خارجی ایجاد کرد. در این مقاله، یک dll مناسب برای سیستم های واسطۀ سرعت بالا در حافظه ها و i/oها با استفاد از ترکیب مدارهای دیجیتال و آنالوگ، طراحی و سپس با استفاده از نرم­افزار ...

و چکیده: اسیلاتورهای کنترل ،(adpll) یکی از مهمترین بلوک های حلقه قفل شونده فاز تمام دیجیتال است و همچنین رنج adpll منبع اصلی توان و جیتر در dco . هستند (dco) شونده دیجیتال با توان dco را تعیین می کند. بنابراین طراحی یک adpll فرکانسی آن مستقیما رنج فرکانسی کاهش دهد. adpll پایین و دقت بالا می تواند توان و جیتر را به شدت در ها برای داشتن دقت بالا و رنج فرکانسی گسترده به طور همزمان از ساختار ...

حلقه قفل شده در فاز (pll)، به طور گسترده در سنکرون سازی مبدل ها و منابع استفاده می شود. عملکرد pll تکفاز در شرایط ایده آل، بسیار سریع و مناسب بوده، اما در شرایط هارمونیکی بودن ولتاژ شبکه به شدت افت می یابد. در این پایان نامه ساختارهای معروف و پرکاربرد pll تکفاز معرفی گردیده و تاثیر هارمونیکی بودن ولتاژ شبکه بر عملکرد آن بررسی می شود. در ادامه برای حذف اعوجاج های ناشی از هارمونیک ها و با هدف بهب...

در این پایان نامه در فصل اول به بررسی حلقه قفل فاز پرداخته می شود. همچنین بدلیل اهمیت زیاد نوسان سازها در تولید نویز فاز در فصل دوم به بررسی ساختارهای متفاوت آن پرداخته می¬شود. فصل سوم در مورد پارامترهای نوسان ساز کنترل شده با ولتاژ صحبت می شود. نوسان سازهای مورد استفاده در صنعتrf بگونه ای طراحی می¬شوند که بتوانند حداکثر استفاده از پهنای باند را داشته باشند بنابراین در فصل چهارم به بررسی نوسان ...

در این پایان نامه یک دمدولاتور mfsk به روش تمام دیجیتال، برای گیرنده پی جو با ساتار سوپرهترودین طراحی، شبیه سازی و پیاده سازی شده است . سیگنال ورودی دمدولاتور، سیکنال فرکانس میانی دوم (445khz) می باشد که بصورت سخت شده و مربعی در آمده است (a/d یک بیتی). دمدولاتور از سه بخش ، آشکارساز فرکانس ، آشکارساز سمبل و مدار استخراج پالس ساعت سمبل تشکیل شده است . برای آشکارسازی فرکانس ، از روش اندازه گیری پ...

در این پایان نامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسه های هم تراز کننده ساعت مورد استفاده قرار می گیرد. در این پروژه، دو معماری تقریبا مشابه پیشنهاد شده است. نتایج شبیه سازی با برنامه hspice بر پایه تکنولوژی های cmos ?m18/0 و ?m13/0 می باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکر...

روش های حلقه قفل فاز در سال های اخیر به عنوان روشی موفق در تشخیص فاز و سنکرون سازی شبکه شناخته شده اند. از مهمترین برتری های این روش ها می توان به سادگی پیاده سازی، عملکرد سریع، سهل و مطمئن آنها اشاره کرد. امروزه با افزایش رشد چشمگیر منابع تولید انرژی های نو و پراکنده، سنکرون سازی در شبکه و عملکرد صحیح مبدل های تکفاز متصل به شبکه و یا فیلترهای پسیو شبکه و ... مستلزم تشخیص صحیح زاویه ی فاز مولفه...

طراحی یک تقسیم کننده فرکانسی کسری پیوسته موضوع این پایان نامه می باشد. تقسیم کننده های کسری به عنوان مهترین بلوک در سینتی سایزرهای مبتنی بر pll تعریف می شوند. دراین پایان نامه برای پیاده سازی تقسیم کننده فرکانسی کسری روش جدیدی معرفی شده که باعث کاهش جیتر سیستم شده است. این تقسیم کننده فرکانسی که در پروسه 0.35µm استاندارد cmos طراحی شده، با پالس ورودی دارای فرکانس 833mhz کار می کند و نسبت تقسیم ...