یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن و همگرایی مدار است. در همین راستا یک ضرب کننده فرکانسی کاملا جدید و دیجیتالی با سرعت قفل شدن بالا در این مقاله طراحی شده است. در این طراحی از  یک پردازنده دیجیتالی به جای مدارات آشکار ساز فاز-فرکانس، پمپ بار و فیلتر حلقه استفاده شده است. با توجه به این تغییرات، ساختار ارائه شده دارای زمان قفل شدن ...

در این پایان نامه یک phase locked loop کاملا" مجتمع شده با نویز پایین با تکنولوژی cmos در استاندارد 0.5 میکرون طراحی گردیده. برای کاهش نویز تمامی بخشهای سنتزکننده فرکانس را بصورت دیفرانسیلی طرح می کنیم تا حساسیت سیستم نسبت به نویز تغذیه وبستر را به حداقل برسانیم هم چنین قسمتهای دیجیتالی بصورت استاتیک لاجیک طراحی گردیده اند تا نویز کمتری ایجاد نمایند. در این مدار بلوک اشکارساز فاز- فرکانس طوری ط...

چکیده: برای داشتن نرخ داده­ با پهنای­باند وسیع بین قطعات الکترونیکی نیاز به استفاده از تکنولوژی پیشرفتۀ مدیریت کلاک مانند حلقۀ قفل تأخیر (dll )می­باشد. با استفاده از dll می­توان هم­زمانی دقیقی بین سیگنال­های کلاک داخلی و خارجی ایجاد کرد. در این مقاله، یک dll مناسب برای سیستم های واسطۀ سرعت بالا در حافظه ها و i/oها با استفاد از ترکیب مدارهای دیجیتال و آنالوگ، طراحی و سپس با استفاده از نرم­افزار ...

ترکیب کننده فرکانسی حلقه ی قفل فاز (pll) یکی از بخش های مهم در سیستم های فرستنده/ گیرنده ی بیسیم است. این المان به عنوان یک اسیلاتور محلی(lo) برای انتقال فرکانسی و انتخاب کننده ی کانال در فرستنده/ گیرنده ها استفاده می شود. این ترکیب کننده ها معمولأ دارای نویز فاز همراه با شاخک می باشند. این پایان نامه شامل طراحی کاملأ مجتمع از یک ترکیب کننده فرکانسی کسری در سطح سیستمی و مداری است. هدف این پایا...

در این پایان نامه یک حلقه قفل فاز آنالوگ تحلیل، طراحی و در تکنولوژی tsmc 0.18 میکرومتر با ولتاژ تغذیه 1.8 ولتی شبیه سازی شده است. این حلقه قفل فاز با قابلیت برنامه پذیری که دارد به طور خودکار پارامترهای درونی (جریان پمپ بار) حلقه را چنان تنظیم می کند که مقداری بهینه برای نویز فاز به دست آید. محدوده فرکانس وسیع (3.861 – 2.796) گیگاهرتز با استفاده از روش زیر باندها به دست آمده است. جیتر در سراسر ...

با پیشرفت روزافزون مخابرات بی سیم در دو دهه اخیر، استفاده از سنتزکننده های سریع و باکیفیت، مورد توجه طراحان و محققان قرار گرفته است. سنتزکننده های فرکانسی اساساً بر مبنای حلقه های قفل فاز پیاده می شوند و به صورت کلی در دو دسته مود صحیح و مود کسری قرار می گیرند که تفاوت اصلی آنها در نحوه انجام تقسیم فرکانسی در مسیر فیدبک است. سنتزکننده های مود کسری به صورت ذاتی دارای سرعت بیشتری نسبت به سنتزکننده...

چکیده حلقه های قفل فازبه طور گسترده درگیرنده های مخابراتی دیجیتال و میکروپروسسورهایی با عملکرد و سرعت بالا به عنوان تولید کننده فرکانس و مولدهای کلاک برای مدارات مجتمع استفاده می شوند. در حالی که سرعت این سیستم ها افزایش می یابد، حلقه های قفل فازی با عملکرد فرکانسی بالا و نویز فاز کم نیاز است. حلقه قفل شده فاز یک سیستم فیدبک دار است که با یک اسیلاتور کنترل شده با ولتاژ و یک مقایسه کننده فاز به...

در طراحی فرکانس ساز باید به پارامترهایی نظیر نویز فاز، زمان نشست، توان مصرفی و غیره توجه داشت. به منظور کاهش نویز فاز، نوسان ساز کنترل شونده با ولتاژ lc به کار رفته و همچنین برای دستیابی به دقت فرکانسی و زمان نشست سریع از روش کسری استفاده شده است. در روش کسری تعداد بیت های مدولاتور سیگما-دلتا و فرکانس مرجع تعیین کننده ی دقت فرکانسی هستند. در طراحی مدولاتور سیگما-دلتا به منظور کاهش توان از روش پ...

چکیده تاکنون مدل هایی که برای تحلیل یک حلقه قفل شده تاخیر ارائه شده است ، مدل های خطی بوده اند، اما به دلیل طبیعت غیر خطی یک dll ، این مدل ها اگرچه تقریب خوبی به دست می دهند اما هنوز نتوانسته اند نیاز طراحان را بر طرف سازند. از این رو در این پایان نامه سعی شده مدل غیرخطی دقیقی ارائه کنیم که بتواند به طراحان در تحلیل آن کمک کند. این مدل می تواند رفتار گذرای یک dll را تا رسیدن به حالت آرامش پیش ...

و چکیده: اسیلاتورهای کنترل ،(adpll) یکی از مهمترین بلوک های حلقه قفل شونده فاز تمام دیجیتال است و همچنین رنج adpll منبع اصلی توان و جیتر در dco . هستند (dco) شونده دیجیتال با توان dco را تعیین می کند. بنابراین طراحی یک adpll فرکانسی آن مستقیما رنج فرکانسی کاهش دهد. adpll پایین و دقت بالا می تواند توان و جیتر را به شدت در ها برای داشتن دقت بالا و رنج فرکانسی گسترده به طور همزمان از ساختار ...