کارایی شبکه های روی تراشه، به طور گسترده ای به الگوریتم های مسیریابی به کاررفته در آن ها وابسته است. در سالیان اخیر، الگوریتم های مسیریابی زیادی برای شبکه های روی تراشه دوبعدی و سه بعدی طراحی شده است. شبکه روی تراشه سه بعدی که برای افزایش کارایی شبکه روی تراشه دوبعدی معرفی گردیده، از ترکیب مفاهیم شبکه روی تراشه و مجتمع سازی سه بعدی به وجود آمده است. در این گونه مدارها عناصر نیمه هادی به روشی خا...

با روند توسعه تکنولوژی و افزایش تعداد ترانزیستورها بروی تراشه، محدودیت های زیادی برای عملکرد این تراشه ها بوجود آمده است. برای غلبه بر این محدودیت ها دانشمندان شبکه های روی تراشه را بجای سیستم های روی تراشه به عنوان راه حل ارائه کرده اند. ما تلاش کرده ایم در این پایان نامه با ارائه یک الگوریتم مسیریابی مبتنی بر الگوریتم مورچه که میانگین تاخیر ارسال بسته ها را در شبکه کاهش دهیم که این باعث بهبود...

با توجه به افزایش تعداد ترانزیستورهای روی یک تراشه که هر 18 ماه تقریبا دو برابر میشوند وجود تراشه های پیچیده تری که کارایی بالاتری داشته باشند احساس میشود. به همین علت شبکه های روی تراشه از جذابیت خاصی برخوردار هستند. در میان همبندی ها، همبندی مطلوب است که قطر کمتری داشته باشد تا بتواند سریعتر به مقصد برسد. با توجه به این نکته، همبندی بروجن که قطر آن با تعداد گره هایش رابطه لگاریتمی دارد همبندی...

استفاده از شبکه های درون تراشه برای ارتباط دهی پردازنده ها و حافظه های سیستم های دارای چند پردازشگر باعث افزایش کارایی و مقیاس پذیری سیستمهای محاسباتی شده است. به همین دلیل مطالعه و ساخت شبکه های درون تراشه به عنوان اساس کار طراحی و ساخت تجهیزات با پردازش موازی اطلاعات شناخته می شود. در این راستا همبندی های متفاوتی برای سیستم های موازی پیشنهاد شده است. شبکه shuffle-exchange نیز به دلیل ویژگی ها...

در این پایان نامه، ساختار یک مسیریاب برای کاربردهای شبکه روی تراشه، طراحی و شبیه سازی شده و درنهایت، یک شبکه با توپولوژی مش درون fpga پیاده سازی شده است. نتایج شبیه سازی و روال تست سیستم نهایی در فصل های چهارم و پنجم توضیح داده شده و در نهایت راهکارهایی برای تکمیل این پروژه ارائه گردیده اند. بخش اصلی این کار پیاده سازی عملی درون fpga است.

فرستنده-گیرنده های ارتباط سریال با سرعت بالا، به دلیل قیمت پایین و پهنای باند وسیعی که دارند به طور گسترده ای در مخابرات داده نوری و صفحه پشتی مورد استفاده قرار گرفته اند. در این سیستم ها داده در فرستنده به صورت سریال در می آید و در گیرنده از این حالت خارج می شود. در گیرنده لازم است داده زمان بندی مجدد شود تا اثر جیتر که در طول خط انتقال در سیگنال دریافتی انباشته شده است حذف گردد. همچنین برای پ...

با توسعه تکنولوژی در رنج بسیار زیر مایکرون، تاخیر گیت های درون تراشه به تدریج کمتر می شود که بیانگر افزایش فرکانس کار این تراشه ها است. کاهش تاخیر گیت ها در کنار افزایش سیم‏های ارتباطی باعث می شود که نسبت تاخیر گیت ها به تاخیر خطوط ارتباطی آنها به شدت کاهش یافته و به کمتر از یک برسد که نشان دهنده اهمیت سیم ها در محدود کردن سرعت تراشه ها است. از طرف دیگر سیم ها و مدارات فرستنده و گیرنده مربوط به...

این پایان نامه به معرفی، بررسی و طراحی یک سنتز کننده فرکانس دیجیتال مستقیم می پردازد. در این کار به منظور کم کردن توان مصرفی و سطح اشغال شده روی تراشه، ساختاری بهینه شده برای مبدل های دیجیتال به آنالوگ ارائه شده است. در ساختار متداول سنتزکننده های فرکانسی مستقیم دیجیتال برای تولید موج سینوسی از یک بلوک نگاشتگر که یک محاسبه کننده دیجیتال و یا یک حافظه خواندنی می باشد، استفاده می شود. در کار مدن...

چکیده در این تحقیق، مقاومت به پوسیدگی فرآورده چند سازه چوب پلاستیک صنوبر دلتوئیدس تیمار شده با درصدهای مختلف نانواکسیدروی (2،1،0 و 3 درصد)، در برابر قارچ های عامل پوسیدگی سفید رنگین کمان (trametes versicolor) و پوسیدگی قهوه ای سرداب (coniophora puteana) بررسی گردید. بدین منظور آرد چوب صنوبر در دو سطح 60 و 70 درصد با پلی پروپیلن، 2 درصد عامل سازگارکننده mapp و 4 سطح نانواکسیدروی، در یک مخلوط کن...

در تکنولوژی های پیشرفته ی امروزی پیاده سازی یک سیستم کامل با سرعت پردازش بالا و فضای اشغالی کم بر روی تراشه امکان پذیر شده اما با توجه به چند برابر شدن تعداد ترانزیستورها بر روی تراشه نه تنها اتلاف توان کلی مدار کمتر نشده، بلکه بحرانی تر نیز شده است. در مدارهای دینامیکی بار بیش از حد سیگنال پالس ساعت که علاوه بر رجیسترها، گیت های دینامیکی را نیز تغذیه می کند موجب مصرف بالای توان بخصوص در مدارها...