در این پایان نامه یک سنتزکننده فرکانسی از نوع حلقه قفل فاز کسری-n با فرکانس خروجی 2.4 ghz تا 2.5 ghz طراحی و شبیه سازی شده است. در این pll از مدولاتور دیجیتال دلتا-سیگما برای ایجاد عدد کسری استفاده شده است. پهنای باند pll برابر با 60 khzانتخاب شده است. با طراحی بهینه برای قسمت فرکانس بالای تقسیم کننده فرکانسی، مقدار توان مصرفی آن به 4.37 mw کاهش داده شده است. این تقسیم کننده می تواند فرکانس ورو...

حلقه های قفل تأخیر به طور گسترده در سیستم های مجتمع مورد استفاده قرار می گیرند. حلقه قفل تأخیر یک سیستم حلقه بسته ساده است که قادر است سیگنال کلاکی که رابطه ی فاز دقیقی با کلاک مرجع دارد را تولید کند. با توجه به اینکه سیستم حلقه بسته است، این رابطه ی فاز بین کلاک ورودی و خروجی، فرایند پروسه و دما را دنبال می کند. دقت رابطه ی فاز بین کلاک ورودی و خروجی به پارامترهای طراحی dll، مشخصه های عدم تطاب...

امروزه بحث کنترل و مانیتورینگ سیستم یکی از مهترین بحث ها در شبکه ی قدرت می باشد که برای طراحی ادوات کنترلی به دانستن دقیق وضعیت شبکه ی قدرت نیازمندیم. با دانستن وضعیت شبکه در هر لحظه میتوان از تغییرات ولتاژ، جریان، فرکانس مطلع بود و میتوان با عملکردی مناسب از خارج شدن این پارامترها از حول نقطه ی کاری جلو گیری کرد. یکی از پارامترهایی که باید تشخیص داده شود فرکانس شبکه می باشد که در این پایان نام...

در این پایان نامه یک دمدولاتور mfsk به روش تمام دیجیتال، برای گیرنده پی جو با ساتار سوپرهترودین طراحی، شبیه سازی و پیاده سازی شده است . سیگنال ورودی دمدولاتور، سیکنال فرکانس میانی دوم (445khz) می باشد که بصورت سخت شده و مربعی در آمده است (a/d یک بیتی). دمدولاتور از سه بخش ، آشکارساز فرکانس ، آشکارساز سمبل و مدار استخراج پالس ساعت سمبل تشکیل شده است . برای آشکارسازی فرکانس ، از روش اندازه گیری پ...

ترکیب کننده فرکانسی حلقه ی قفل فاز (pll) یکی از بخش های مهم در سیستم های فرستنده/ گیرنده ی بیسیم است. این المان به عنوان یک اسیلاتور محلی(lo) برای انتقال فرکانسی و انتخاب کننده ی کانال در فرستنده/ گیرنده ها استفاده می شود. این ترکیب کننده ها معمولأ دارای نویز فاز همراه با شاخک می باشند. این پایان نامه شامل طراحی کاملأ مجتمع از یک ترکیب کننده فرکانسی کسری در سطح سیستمی و مداری است. هدف این پایا...

و چکیده: اسیلاتورهای کنترل ،(adpll) یکی از مهمترین بلوک های حلقه قفل شونده فاز تمام دیجیتال است و همچنین رنج adpll منبع اصلی توان و جیتر در dco . هستند (dco) شونده دیجیتال با توان dco را تعیین می کند. بنابراین طراحی یک adpll فرکانسی آن مستقیما رنج فرکانسی کاهش دهد. adpll پایین و دقت بالا می تواند توان و جیتر را به شدت در ها برای داشتن دقت بالا و رنج فرکانسی گسترده به طور همزمان از ساختار ...

امروزه با رشد روزافزون صنعت ارتباطات و تقاضای سیستم های مخابراتی سرعت بالا، کاربرد حلقه های قفل فاز به عنوان یکی از اجزای اساسی و پر کاربرد سیستم های مخابراتی افزایش یافته است. در میان انواع مختلف حلقه های قفل فاز، حلقه های قفل فاز باینری (bang-bang) به دلیل سرعت بالا، کابرد وسیعی در طراحی سنتزکننده های فرکانس، مدولاسیون فرکانس و مدارهای بازیابی اطلاعات و ساعت دارند. از اینرو تحلیل، طراحی و پیا...

در این پایان نامه مسائلی که در مورد تحلیل pll وجود دارند بررسی شده و روش هایی برای تحلیل دقیق تر آن ارائه میشود. در تحلیل رفتار pll مدار آشکارساز فاز نقش بسیار مهمی دارد و برای پیش بینی درست رفتار pll نیاز به یک مدل دقیق برای آشکارساز فاز می باشد. در بسیاری از مراجع، آشکارساز فاز به صورت یک منبع ولتاژ وابسته مدل می شود اما از آنجا که پیاده سازی عملی آشکارساز با ترانزیستور انجام می شود، منبع ولت...

حلقه قفل شده در فاز یکی از الگوریتم های پردازش سیگنال است که دارای کاربردهایی در زمینه های گوناگون مانند سیستم های مخابراتی، کنترل سیستم های قدرت و الکترونیک قدرت برای اهداف سنکرون سازی، آشکارسازی فاز و تخمین مولفه اصلی سیگنال ورودی می باشد. ساختار مرسوم حلقه قفل شده در فاز شامل سه بلوک آشکارساز فاز، فیلتر حلقه و نوسان ساز کنترل شده با ولتاژ است. نوسان ساز کنترل شده با ولتاژ یک سیگنال سینوسی تو...

در این پایان نامه یک phase locked loop کاملا" مجتمع شده با نویز پایین با تکنولوژی cmos در استاندارد 0.5 میکرون طراحی گردیده. برای کاهش نویز تمامی بخشهای سنتزکننده فرکانس را بصورت دیفرانسیلی طرح می کنیم تا حساسیت سیستم نسبت به نویز تغذیه وبستر را به حداقل برسانیم هم چنین قسمتهای دیجیتالی بصورت استاتیک لاجیک طراحی گردیده اند تا نویز کمتری ایجاد نمایند. در این مدار بلوک اشکارساز فاز- فرکانس طوری ط...