چکیده: کاربرد وسیع حلقه‏های قفل شونده فاز در انواع مدارهای مخابراتی و الکترونیکی و چند منظوره بودن این مدارها، سبب شده است که طراحی بهینه آن‏ها مورد توجه پژوهشگران قرار گیرد. بی تردید توان مصرفی پایین و تاخیر کمتر از مهم‏ترین اهدافی است که در طراحی حلقه‏های قفل شونده فاز به آن پرداخته می‏شود. در این تحقیق، فرآیند طراحی و بهینه‏سازی عملکرد حلقه های قفل شونده فاز در سطح مدارهای مجتمع، با استفاده ...

Reducing the locking time or settling time is one of the major challenges in the design of Delay Locked Loop (DLL) based frequency synthesizer. In this paper a common structure for DLL based frequency synthesizer is considered in which the number of delay cells in the direct path is specified. Then, the designed delay locked loop is optimized using genetic algorithm (GA). GA changes the phase-v...

Lock and settling times are two parameters which are of high importance in design of DLL-based frequency multipliers. A new architecture for DLL-based frequency multipliers in digital domain is designed in this paper. In the proposed architecture instead of using charge pump, phase frequency detector and loop filter a digital signal processor is used. Gradient algorithm is used in the proposed ...

In this paper, a new approach using gradient optimization algorithm for delay locked loop (DLL) is provided. Among the salient features of this structure, the proposed DLL can be quickly locked and can be used as a high-frequency circuit. In this novel architecture a digital signal processor (DSP) is used instead of phase detector, charge pump and loop filter. In digital transmitters to select ...

چکیده حلقه های قفل فازبه طور گسترده درگیرنده های مخابراتی دیجیتال و میکروپروسسورهایی با عملکرد و سرعت بالا به عنوان تولید کننده فرکانس و مولدهای کلاک برای مدارات مجتمع استفاده می شوند. در حالی که سرعت این سیستم ها افزایش می یابد، حلقه های قفل فازی با عملکرد فرکانسی بالا و نویز فاز کم نیاز است. حلقه قفل شده فاز یک سیستم فیدبک دار است که با یک اسیلاتور کنترل شده با ولتاژ و یک مقایسه کننده فاز به...

این پایان نامه یک معماری جدید را برای سازنده فرکانس بالا و عمدتاً با تمرکز در محدوده فرکانسی 60 گیگاهرتز پیشنهاد می کند. این معماری شامل یک حلقه فاز قفل شده(pll) همراه با یک نوسان ساز با تزریق قفل شده(ilo) است. به منظور تولید پالس های باریک و کاهش نسبت ضرب نوسان ساز با تزریق قفل شده(ilo) ، یک حلقه تاخیر قفل شده(dll) همراه با یک مولد پالس استفاده شده است. از خط تاخیری پسیو قرار گرفته در بالای اسی...

امروزه با رشد روزافزون صنعت ارتباطات و تقاضای سیستم های مخابراتی سرعت بالا، کاربرد حلقه های قفل فاز به عنوان یکی از اجزای اساسی و پر کاربرد سیستم های مخابراتی افزایش یافته است. در میان انواع مختلف حلقه های قفل فاز، حلقه های قفل فاز باینری (bang-bang) به دلیل سرعت بالا، کابرد وسیعی در طراحی سنتزکننده های فرکانس، مدولاسیون فرکانس و مدارهای بازیابی اطلاعات و ساعت دارند. از اینرو تحلیل، طراحی و پیا...

در این پایان نامه یک حلقه قفل شده فاز دیجیتال بر اساس کنترل کننده فضای حالت تحلیل و طراحی می شود. پیشرفت هایاخیردرتکنولوژیمدارمجتمع(ic)فرکانس بالابهسمتطراحیمدار هایدیجیتالاست. حلقه قفل شده فاز دیجیتال نسبت به حالت آنالوگ آن مزیت های بسیاری دارد؛ مساحت کم، طراحی ولتاژ پایین، مقیاس پذیری ،توان مصرفی پایین، طراحی دوباره آسان با تغییر فرایند و کوچک شدن تنها بخشی از مزیت های pll دیجیتال می باشد. همچ...

در این مقاله یک اسیلاتور کنترل شوندهی دیجیتال برای حلقه های قفل فاز تمام دیجیتال پیشنهاد شده است. اسیلاتور کنترل شونده ی دیجیتال پیشنهادی براساس استفاده از یک مدولاتور دلتا سیگما به عنوان مبدل دیجیتال به آنالوگ می باشد. با استفاده از مبدل دیجیتال به آنالوگ دلتا سیگما می توان به دقت بالای فرکانسی (18 بیت) برای کنترل اسیلاتور کنترل شونده دیجیتالی دست یافت. خروجی مبدل دیجیتال به آنالوگ دلتا سیگما ...

در این پایان نامه مسائلی که در مورد تحلیل pll وجود دارند بررسی شده و روش هایی برای تحلیل دقیق تر آن ارائه میشود. در تحلیل رفتار pll مدار آشکارساز فاز نقش بسیار مهمی دارد و برای پیش بینی درست رفتار pll نیاز به یک مدل دقیق برای آشکارساز فاز می باشد. در بسیاری از مراجع، آشکارساز فاز به صورت یک منبع ولتاژ وابسته مدل می شود اما از آنجا که پیاده سازی عملی آشکارساز با ترانزیستور انجام می شود، منبع ولت...