نوسان سازهای کنترل شونده با ولتاژ (vcos) یکی از مهمترین بلوک های فرستنده و گیرنده های مجتمع rf می باشند. اخیراَ طراحی مدارات فرکانس بالا با کارایی مناسب در سیستم های ارتباطی سلولی زیاد شده است. مهمترین پارامتری که در طراحی اسیلاتور کنترل شونده با ولتاژ لحاظ می شود نویز فاز پایین همراه با توان مصرفی مناسب می باشد. توپولوژی های مختلفی برای طراحی اسیلاتور ارائه شده است، ولی مهمترین توپولوژی در کارب...

رشد سریع و نمایی مخابرات بی سیم ، منجر به احساس نیاز به محصولات بی سیم با هزینه پایین ، توان مصرفی کم و اندازه کوچک شده است. در حال حاضر جهت کلی حرکت به سمت استفاده از تکنولوژی cmos برای ساخت اجزای rf سیستمهای بی سیم مانند تقویت کننده های کم نویز (lna) ، ضرب کننده ها (mixers) و اسیلاتورهای کنترل شونده با ولتاژ (vco) می باشد . مزیت چنین کاری استفاده از ظرفیت های عظیم ساخت تکنولوژی cmos در کنار ف...

سنتز کننده فرکانسی تمام دیجیتال برای رنج فرکانسی 3.4-4.1ghz برای استاندارهای ieee802.11y با استفاده از تکنولوژی 180nm-rfcmos در سطح ترانزیستوری طراحی و شبیه سازی گردید. برای بلوک مبدل زمان به دیجیتال از روش ورنیر و شکل دهی نویز مرتبه ی اول استفاده شده است. در این ساختار جدید، از اسیلاتورgro برای افزایش وضوح این بلوک و کاهش نویز فاز وارده در اثر نویز کوانتیزاسیون به طیف فرکانسی خروجی استفاده می ...

نوسان ساز های کنترل شده با ولتاژ با مشخصاتی از قبیل نویز فاز کم ،گستره تنظیم وسیع ، و مصرف توان کم یکی از نیازهای اساسی در صنعت الکترونیک و مخابرات می باشد. از جمله چالش های موجود در زمینه کاری نوسان ساز های کنترل شده با ولتاژ مصرف توان بالا و نویز فاز می باشدهدف از این پایان نامه طراحی و شبیه سازی اسیلاتور کنترل شده با ولتاژ شبه کولپیتسی است که ضمن حفظ مشخصه نویز فاز مناسب نوسان ساز های کول پی...

طراحی اسیلاتور با نویز فاز کمتر، همواره مدنظر طراحان بوده است. در میان اسیلاتورهای مختلف، اسیلاتورهای lc به دلیل عملکرد نویز فاز بهتر، مصرف توان کمتر، ساختار تفاضلی و پیاده¬سازی آسان نسبت به سایر اسیلاتورها نقش مهمی را در طراحی مدارهای فرکانس بالا ایفا می¬کنند. ابتدا مروری بر برخی از روش¬های کاهش نویز فاز انجام شده و یک روش با استفاده از نرم¬افزار ads شبیه¬سازی شده است. در ادامه، آنالیز تفص...

و چکیده: اسیلاتورهای کنترل ،(adpll) یکی از مهمترین بلوک های حلقه قفل شونده فاز تمام دیجیتال است و همچنین رنج adpll منبع اصلی توان و جیتر در dco . هستند (dco) شونده دیجیتال با توان dco را تعیین می کند. بنابراین طراحی یک adpll فرکانسی آن مستقیما رنج فرکانسی کاهش دهد. adpll پایین و دقت بالا می تواند توان و جیتر را به شدت در ها برای داشتن دقت بالا و رنج فرکانسی گسترده به طور همزمان از ساختار ...

در این پایان نامه یک حلقه قفل فاز آنالوگ تحلیل، طراحی و در تکنولوژی tsmc 0.18 میکرومتر با ولتاژ تغذیه 1.8 ولتی شبیه سازی شده است. این حلقه قفل فاز با قابلیت برنامه پذیری که دارد به طور خودکار پارامترهای درونی (جریان پمپ بار) حلقه را چنان تنظیم می کند که مقداری بهینه برای نویز فاز به دست آید. محدوده فرکانس وسیع (3.861 – 2.796) گیگاهرتز با استفاده از روش زیر باندها به دست آمده است. جیتر در سراسر ...

در این پایان نامه، کنترل کننده یادگیر تکرار شونده ای از نوع pid و نیز یک قانون کنترل یادگیر مرتبه بالا و بهینه سازی ضرایب آن مورد بررسی قرار می گیرد. در ابتدا، شاخص جدیدی برای کنترل کننده pid با ضرایب متغیر ارائه می گردد که کنترل کننده بهینه ای برای سیستم ایجاد خواهد کرد. با اعمال این کنترل کننده سیستم دارای خواص همگرایی یکنواخت خواهد بود. در ادامه، کنترل کننده pid تعمیم یافته (دارای پارامترهای...

در این پژوهش دو نوسان ساز کنترل شده با سیگنال دیجیتالی بر مبنای دو تکنیک مختلف طراحی این نوسان سازها یکی بر مبنای تغییر قدرت جریان دهی mos و دیگری بر مبنای تغییر خازن بار طراحی شد. نوسان ساز مبتنی بر تغییر قدرت جریان دهی با استفاده از معکوس کننده های مبتنی بر اشمیت تریگر و آرایه ترانزیستورهای موازی جهت بهبود توان مصرفی تحقق یافت. همچنین مداری برای بهبود خطسانی آن در کدهای دیجیتال ورودی بالا ارا...

افزایش روز افزون تقاضا برای کاربرد های مخابرات بیسیم سازندگان را برآن داشت که ic های کوچکتر ارزانتر و با توان مصرفی کمتر تولید کنند.در نتیجه استفاده از تکنولوژی cmos جهت پیاده سازی بلوک هایrf نظیره بلوک ضرب کننده (mixer) ، نوسان کننده کنترل شونده با ولتاژ (vcos) تقویت کننده با نویز کم (lnas) به سرعت افزایش یافت. مدارت rf باید طوری طراحی شوند که در حضور مدارات دیجیتالی دارای نویز نیز عمل کنند. ب...