در این مقاله روشی نوین برای بهبود عملکرد سیستمهای چند ورودی چند خروجی دارای تاخیر زمان ارائه شده است. در این روش، در هر حلقه کنترل، بر اساس مفهوم بهره غالب، تابع خاصی به تابع انتقال حلقه باز افزوده می شود و بدین طریق رفتار تابع حلقه باز کلی، از وضعیت غیر حداقل فاز به حداقل فاز تبدیل می شود. در موقع بکار بردن جبرانگر پیشنهادی برای مقاوم شدن حلقه، کافی است که جبرانگر مورد نظر نسبت به بالاترین ...

با افزایش روز افزون ارتباطات و نیاز به انتقال داده با سرعت بالا و قیمت کمتر، طراحی مدارات انتقال داده از اهمیت خاصی برخوردار شده اند، بطوریکه هر روزه یک استاندارد جدید یا پروتکل تازه برای انتقال داده تعریف می گردد. روشهای مختلف بوجود آمده بر اساس نیاز موجود بوده و هر کدام در کاربرد خاصی قابلیت خود را بهتر نشان می دهد. مثلاً برای pci express، usb، sata و hdmi و غیره و غیره، استانداردهای مختلفی تع...

In this paper, a dual loop PLL with short locking time, low power consumption and low reference spur is presented. The output frequency and reference frequency of the designed circuit are 3.2 GHz and 50 MHz, respectively, aimed to WiMAX applications. In the proposed circuit in locked state, some parts of the circuit could be powered off, to reduce overall power consumption. Phase detection in t...

در این مقاله راهکار جدیدی برای کنترل دیجیتال سامانه های غیرخطی پیشنهاد شده است. ایده محوری، مبتنی بر توسعه روش نگاشت ورودی کنترلی (پی آی ام)، به حوزه سامانه های غیرخطی است؛ روشی که در گذشته برای بازطراحی دیجیتال کنترل­کننده های پیوسته­ی به کار گرفته شده است. برای رسیدن به چنین هدفی، ایده ترکیب روش جبران سازی توزیع شده موازی (پی دی سی) و روش پی آی ام ارایه شده است، به این ترتیب که با روش پی دی س...

در این پایان نامه طراحی و تحلیل سیستم کنترل و سنکرونایزر یک نیروگاه الکتریکی مبتنی بر دیزل ژنراتور با روش حلقه قفل فاز جهت موازی کردن با شبکه سراسری شرح داده می شود .علی رغم آنکه سیستم های سنکرون برای ژنراتورهای منابع تولید پراکننده مثل ژنراتور در نیروگاههای ایران به کار گرفته شده است ولی در خصوص نیروگاههای مبتنی بر دیزل ژنراتور پژوهش کمتری صورت گرفته است در این پایان نامه روشی برای سنکرونازیسی...

In this paper, a new approach using gradient optimization algorithm for delay locked loop (DLL) is provided. Among the salient features of this structure, the proposed DLL can be quickly locked and can be used as a high-frequency circuit. In this novel architecture a digital signal processor (DSP) is used instead of phase detector, charge pump and loop filter. In digital transmitters to select ...