نام پژوهشگر: حسین کریمیان علی داش

طراحی المان های ترتیبی مقاوم در برابر خطای نرم در مدارهای دیجیتال
thesis وزارت علوم، تحقیقات و فناوری - دانشگاه کاشان - دانشکده مهندسی برق و کامپیوتر 1393
  علی اصغر سعادت زاده   حسین کریمیان علی داش

تحقیقات نشان می¬دهد اشکالات گذرا در سیستم¬های دیجیتال بسیار رایج بوده وغیر قابل اجتناب است. این اشکالات ممکن است توسط نوسانات منبع تغذیه، برخورد نوترون¬های ساطع¬شده از اشعه کیهانی و یا ذرات آلفا صورت گیرد. در این میان، برخورد ذرات پرانرژی ساطع¬شده از اشعه کیهانی برای سیستم¬های دیجیتال از اهمیتی ویژه برخوردار است. هنگامی که یک ذره پرانرژی به قسمت حساس یک قطعه نیمه¬هادی برخورد کند، کانال متراکمی از الکترون و حفره ایجاد می¬گردد. حضور میدان الکتریکی سبب می¬شود این حامل¬های جریان، در مدار حرکت کرده و چنانچه بتوانند خازن موجود در گره اصابت¬دیده را شارژ و یا دشارژ نمایند، پالس ولتاژ گذرایی بوجود می¬آید. چنانچه در حین عملیات فوق محتوای عنصر حافظه تحت تأثیر قرار گرفته و منطق آن تغییر کند، اصطلاحاً خطای نرم رخ داده است. خطاهای نرم در گذشته تنها برای سیستم¬های هوافضا یک دغدغه محسوب می¬شد؛ ولی امروزه با کوچک شدن ابعاد تکنولوژی و در پی آن کاهش ظرفیت خازنی گره¬های مدار، کاهش سطوح ولتاژی، افزایش فرکانس کاری مدارها و کاهش توان مصرفی، این¬گونه اشکالات برای کاربردهای در سطح زمین نیز یک دغدغه جدی محسوب می-شود. در پی کاهش ابعاد ترانزیستورها و در نتیجه کاهش مقدار خازن¬ها و بار، نرخ رخداد خطای نرم ناشی از ذرات با انرژی¬های متوسط و کم نیز افزایش یافته است. مسئله دیگری که باعث شده این خطاها اهمیت ویژه¬ای داشته باشند، آن است که نه تنها مواد بسته¬بندی مدارها نمی¬تواند از عبور ذرات شتابداری مانند نوترون جلوگیری کند، بلکه این مواد از خود ذرات آلفایی ساطع می¬کنند که از منابع تولید و ایجاد خطای نرم می¬باشد. لذا امروزه یکی از چالش-برانگیزترین مباحث طراحی مدارات دیجیتال، میزان حساسیت آنها نسبت به برخورد ذرات پرانرژی و در نتیجه ایجاد اشکالات تک¬رخداد و چندرخداد در آنها است. تاکنون پژوهش¬های زیادی در زمینه کاهش نرخ خطای نرم ناشی از اشکالات تک¬رخداد انجام شده، اما با افزایش تراکم قطعات بر سطح تراشه¬ها احتمال بروز خطای نرم ناشی از اشکالات چندرخداد نیز به صورت قابل توجهی افزایش یافته است. در این پایان¬نامه که با محوریت اشکالات ناشی از برخورد ذرات پرانرژی به قطعه نیمه-هادی تدوین گشته ابتدا مباحث فیزیکی مربوطه و سپس منابع تولید¬کننده و انواع مختلف این نوع اشکالات معرفی گردیده است. پس از آن روش¬هایی که تاکنون در این زمینه معرفی شده¬اند مورد بررسی قرار گرفته و در پایان با تکیه بر اشکالات چندرخداد واژگونی، روشهایی در سطح مدار پیشنهاد شده است. شبیه¬سازی¬های انجام¬شده در تکنولوژی 65 نانومتر ptm نشان می¬دهد ساختارهای پیشنهادی حداقل دارای کاهش حدود 10 درصدی پارامترهای تأخیر و توان مصرفی نسبت به سایر ساختارهای مشابه می¬باشند. این در حالی است که این ساختارها در مقایسه با روش¬های پیشین، کاهش بیشتر نرخ خطای نرم را در پی دارند. در روش پیشنهادی سوم، گره¬های حساس شناسایی شده و با ارائه چیدمان فیزیکی (layout) مناسب که در آن سعی شده است گره¬های حساس با فاصله از هم قرار گیرند، احتمال رخداد خطای نرم ناشی از اشکالات چندرخداد واژگونی تا حد بیشتری کاهش داده شده است.

بهینه سازی سرعت تولید کلید فرکتال با استفاده از بلوک dsp48 بر روی معماری fpga
thesis وزارت علوم، تحقیقات و فناوری - دانشگاه کاشان - دانشکده برق و کامپیوتر 1394
  حجت باقری قطب آبادی   حسین کریمیان علی داش

درسالهای اخیر گسترش کاربردهای اینترنت درزمینه های مختلف، امنیت اطلاعات را به یکی از مهمترین مباحث تبدیل کرده است. تکنولوژی اصلی که برای ایجاد امنیت درسیستمهای ارتباطی و حفاظت به کار گرفته می شود رمزنگاری می باشد. تا کنون سیستم رمزنگاری کلید عمومی مقبولیت بیشتری پیدا کرده است، درحالی که سیستم های رمزنگاری متقارن از سرعت بالاتری در رمز اطلاعات برخوردار می باشند. یکی از الگوریتم های پیشنهادی برای تولید کلید در رمزنگاری متقارن استفاده از اگوریتم دیفی-هلمن می باشد. شیوه دیگری که از آن در تولید یک کلید مشترک استفاده می شود تولید کلید از طریق تبادل داده بین دوطرف و استفاده از توابع فرکتالی است. در واقع مطابق الگوریتم های نامتقارن، این بار در تولید کلید هر دو طرف رمزنگار شرکت می کنند. نکته قابل توجه در این موضوع، تابع استفاده شده در پیاده سازی این کلید می باشد. این تابع شامل یک رابطه بازگشت پذیر است، که در هر تکرار عملیاتی چون توان و جمع دیده می شود، ضمن آنکه اعداد استفاده شده به صورت مختلط می باشند. بنابراین ایده استفاده از سخت افزار برای انجام این اعمال در مدت زمان کمتر و همچنین با قیمت پایینتر در برابر پیاده سازی نرم افزاری آن مطرح می شود. در این میان fpga یک سخت افزار دردسترس است که قابلیت های گفته شده به همراه خصوصیاتی از قبیل افزایش قابلیت اطمینان ، کاهش مدت زمان طراحی و ساخت و عرضه به بازار، حفاظت از طرح و کاهش توان مصرفی را دارا می باشد. همچنین معماری های جدید این تراشه ها از جملهdsp48 که بلوک های ضرب کننده و جمع کننده را دارد، سهولت این پیاده سازی را بیشتر می کند. با پیاده سازی این تبادل و قرار گیری آن کنار پیاده-سازی شیوه رمز aes بر روی سخت افزار fpga، ضمن بالابردن سرعت تولید می توان از ویژگی های هر دو سیستم رمز متقارن(تولید بلوک رمز) و نامتقارن(تبادل کلید) بهره برد. بنابراین با این پیاده سازی می توان به سرعت 145نانوثانیه دست یافت که در مقابل سرعت تولید برروی متلب (18میکروثانیه) و arm (cortex m4) (1.553 میکروثانیه) سرعت بالاتری می باشد.

طراحی و بهینه سازی فلیپ فلاپ آزمون پذیر بر پایه گرافن
thesis وزارت علوم، تحقیقات و فناوری - دانشگاه کاشان - دانشکده برق و الکترونیک 1394
  ُسید علی سیف کاشانی   حسین کریمیان علی داش

پیشرفت تکنولوژی، دنیای الکترونیک را مجاب به کوچکتر و سریعتر کردن افزاره های خود نموده است. از طرفی بر طبق پیش بینی های معتبر موجود، کوچک سازی بیشتر در تراشه های کنونی که وابسته به سیلیکون هستند به علت نزدیک شدن سیلیکون به محدودیت های فیزیکی اش با چالش جدی روبروست. از این رو جایگزین هایی برای سیلیکون در حال بررسی و تحقیق هستند که گرافن یک نمونه از آن است. در این تحقیق یکی از المان های پرکاربرد در صنایع الکترونیک با المان های گرافنی باز طراحی شده است و از طرفی نیز قابلیت آزمون پذیری که در طراحی های دیجیتال پیچیده از ملزومات به شمار می آید به افزاره طراحی شده اضافه شده است.