نوسان ساز ها جزء لا ینفک بسیاری از سیستم های الکترونیکی هستند. کاربرد های آنها تولید ساعت در ریزپردازنده ها تا سنتز فرکانس حامل در تلفن های سلولی را در بر می گیرد که نیاز به توپولوژیهای متفاوتی از نوسان ساز ها با درجات متفاوتی از کارایی دارند.طراحی نوسان ساز مقاوم و کارا در فناوری cmos جزء مسائل جالب است.معمولا نوسان ساز ها را در یک حلقه ی قفل فاز(pll) بکار می برند با توجه به کاربرد pll ، بحث مصرف توان و اشغال مساحت کمتر ودر نتیجه هز ینه کمتر از دغدغه های اساسی در راستای طراحی pll ها می باشد. phase locked loop ( حلقه قفل شده فاز ) یک بلوک اصلی در تمام مدارهای سریع دیجیتال و آنالوگ می-باشد برای مثال در a/d، فرستنده گیرنده، cpu و غیره استفاده می شود. pll برای تولید کلاک یا بازیابی کلاک از داده ها مورد استفاده قرار می گیرد. اسیلاتور کنترل شده با ولتاژ قلب pll می باشد که عملکرد آن تاثیر قوی روی pll دارد. vco دارای دو ساختار عمده است: ring vco و lc vco . lc vco کارایی خوبی در phase noise (نویز فاز) و مصرف توان کمتری دارد ولی به تراشه (chip) با مساحت بزرگتری نیاز دارد. همچنین پهنای محدوده فرکانس آن باریک می باشد. به علاوه ساختار آن بسیار پیچیده است. در مقایسه با lc vco ، ring vco ،phase noise بدتری دارد؛ اما محدوده فرکانس خروجی آن عریض تر می باشد. همچنین تراشه با مساحت کوچک نیاز داشته، مصرف توان کمتری دارد و ساختار آن بسیار ساده می باشد با توجه به این که عمده توان مصرفی pll ها در vco مصرف می شود بحث کاهش توان vco از اهمیت بالایی بر خوردار است همچنین استفاده از نوسان ساز حلقوی به دلیل نداشتن سلف در سا ختار داخلی اش مشکل اشغال فضای اضا فی و هزینه بیشتر را حل می کند . هدف از انجام این پایان نامه طراحی یک ring oscillator با نویز فاز وتوان مصرفی پایین می باشد که از نظر مساحت اشغالی نیز فضای کمتری را گرفته و برای استفاده در استاندارد ieee 802.15.4/zigbee به کار می رود. در این پا یان نامه سعی بر این خواهد بود که با توجه به روش های مختلف تا حد امکان فضای اشغالی و توان مصرفی این بخش بدون تاثیر نامطلوب بر عملکرد کل سیستم کاهش یابد و نویز فاز کمتری نسبت به کار های مشابه داشته باشد در نهایت این نو سان ساز با تکنولوژی 0.18u توسط نرم افزار cadence، پیاده سازی و layout خواهد شد.