در این رساله به تحلیل و بررسی افزاره های قدرت به ویژه ترانزیستور ldmos پرداخته شد. این افزاره ها می توانند در تکنولوژی سیلیسیم روی عایق نیز شکل گیرند. این تکنولوژی مزایای بسیاری از جمله کاهش جریان های نشتی، ایزولاسیون بهتر میان افزاره ها، کاهش خازن های پراکندگی و سایر موارد را داراست. ساختارهای مختلفی نیز در گذشته برای بهبود مشخصات ترانزیستورهای ldmos که در تکنولوژی سیلیسیم روی عایق شکل گرفته شده اند، پیشنهاد شده است که در این رساله به صورت اجمالی به تعدادی از این ساختارها اشاره شده است. در فصل اول این رساله ضمن اشاره به کاربردهای ترانزیستورهای قدرت، انواع این ترانزیستورها بیان شده است. در فصل دوم این رساله نیز توجه خود را به ساختار ldmos معطوف کرده و مهمترین پارامترهای این ترانزیستور که شامل ولتاژ شکست و مقاومت حالت روشن است، مورد بررسی قرار گرفت. همچنین معیار شایستگی برای دو پارامتر ولتاژ شکست و مقاومت حالت روشن به صورت ]مقاومت حالت روشن/2(ولتاژ شکست)[ تعریف شده است که هر چه مقدار این معیار بالاتر باشد ترانزیستور مورد نظر کارایی بهتری را داراست. از نگاهی دیگر، یکی از روش های افزایش ولتاژ شکست، توزیع یکنواخت میدان الکتریکی می باشد، که در این راستا ساختار میدان سطحی کاهش یافته و روش مافوق پیوند مورد بررسی قرار گرفت. در انتهای این فصل نیز تعدادی از ساختارهایی که در گذشته موجب افزایش ولتاژ شکست و یا کاهش مقاومت حالت روشن بررسی گشت. در فصل سوم این رساله، سه ساختار نوین ترانزیستور ldmos ارائه شد. در ساختار اول با نام ipt-ldmos، با ایجاد چاه اکسیدی در ناحیه ی رانشی ترانزیستور و جاسازی لایه ی سیلیسیمی نوع p در این چاه، توزیع میدان الکتریکی یکنواخت تری بدست آمد که ولتاژ شکست بالاتری را منجر می گردد. همچنین با توجه به این که اکسید میدان از ایجاد شکست در زیر ناحیه ی گیت ترانزیستور جلوگیری می کند، می توان میزان ناخالصی ناحیه ی رانشی را به آرامی افزود. این شرایط موجب کاهش مقاومت حالت روشن می گردد. همچنین با مقایسه ی معیارهای شایستگی ساختار جدید ارائه شده و ساختارهای متداول، می توان به کارایی بالاتر این ترانزیستور نوین پی برد. در ساختار دوم نوین ارائه شده، ترانزیستور ldmos بر روی تکنولوژی سیلیسیم روی عایق جزئی شکل گرفته شده و بارهای مثبت و منفی بر روی فصل مشترک لایه ی اکسید مدفون و لایه ی سیلیسیم قرار گرفته اند. با توجه به رابطه ی پیوستگی شار الکتریکی، میدان در لایه ی اکسید مدفون افزایش یافته و از مولفه ی افقی میدان الکتریکی می کاهد که افزایش ولتاژ شکست را در پی دارد. همچنین با توجه معیار شایستگی تعریف شده، این ساختار مقدار قابل قبول 105×55 را دارد که نسبت به ساختار متداول (104×43) کارایی بهتری را نشان می دهد. در ساختار آخری که در این فصل ارائه شده است به ترانزیستور نوین uox-ldmos پرداخته شده است. در این افزاره ی نوین، لایه ی اکسیدی به صورت حرف u انگلیسی در ترانزیستور تعبیه شده است. از آنجایی که اکسید بین نواحی سورس و گیت ترانزیستور، ناحیه ی تخلیه ای را ایجاد می کنند، می توان از تجمع بارها در این منطقه کاست و میدان الکتریکی یکنواخت تری را شاهد بود. این شرایط موجب افزایش ولتاژ شکست می گردد. همچنین ضخامت و طول اکسید u شکل برای مشخصات بهینه ی ترانزیستور شبیه سازی شده است. این ساختار نیز مقدار معیار شایستگی حدود 106×24 را نشان می دهد. در فصل چهارم این رساله، به مدلسازی نوینی برای پتانسیل سطحی، میدان الکتریکی و ولتاژ شکست ارائه شده است. این مدلسازی در ساختار ترانزیستور ldmos با تکنولوژی resurf و بارهای مثبت در بر روی فصل مشترک ناحیه ی رانشی با اکسید مدفون انجام گرفته است. نتایج این مدلسازی با آنچه از نرم افزار شبیه ساز atlas بدست آمده، تطابق قابل قبولی را نشان می-دهد. یکی از مشکلاتی که در تکنولوژی soi وجود دارد، اثرات نامطلوب بدنه شناور می باشد. اثر بدنه شناور هنگامی رخ می دهد که در اثر یونیزاسیون برخوردی و افزایش ناگهانی جفت الکترون-حفره، میزان حفره ها در ناحیه ی کانال بالا رود. این شرایط موجب می شود که ترانزیستور پارازیتی دو قطبی، روشن شده و با افزایش ناگهانی تعداد حفره ها، کنترل گیت ترانزیستور از بین رود. به همین منظور، تکنیکی نوین برای افزاره های ldmos که در تکنولوژی soi شکل گرفته اند، ارائه شده است. در این روش، یک پنجره ی sige در زیر کانال ترانزیستور جاسازی شده، تا حفره های جمع شده در کانال را جذب کند. به علت متفاوت بودن دیاگرام باند انرژی نیمه هادی سیلیسیم و سیلیسیم-ژرمانیوم، ناپیوستگی در محل پیوند بین این دو ماده وجود دارد. بنابراین حفره های کانال می توانند از این ناپیوستگی عبور کرده و تجمع آن ها در این منطقه از بین برود. از طرفی دیگر با ایجاد ناحیه ی تخلیه بین کانال ترانزیستور و پنجره ی sige، میدان الکتریکی یکنواخت تری در کانال ترانزیستور ایجاد می گردد که افزایش ولتاژ شکست را منجر می شود. همچنین با بهینه کردن میزان چگالی ناخالصی ها، و ابعاد این پنجره ی sige، می توان به کارایی مطلوب تر افزاره رسید. در فصل آخر این رساله، به بررسی ترانزیستورهای قدرت با چاه گیت پرداخته شده است. به منظور افزایش ولتاژ شکست در این گونه افزاره ها که به صورت عمودی شکل گرفته اند، یک ساختار جدید دیگر ارائه شده است. در این ساختار نوین، با ایجاد یک لایه ی اکسید مدفون در ناحیه ی رانشی می توان میدان الکتریکی یکنواخت تری را ایجاد نمود. با توجه به این که ضریب گذردهی اکسید سیلیسیم بیش از سه برابر ضریب گذردهی سیلیسیم می باشد، ماکزیمم های جدیدی در منحنی میدان الکتریکی بدست می آید که افزایش ولتاژ شکست را در پی دارد. از طرفی دیگر به منظور کاهش مقاومت حالت روشن و همچنین کاهش اثر پارازیتی ترانزیستور دو قطبی، لایه ی sige در اکسید مدفون جاسازی شده است. همچنین، به علت این که لایه ی سیلیسیم-ژرمانیوم قابلیت تحرک بیشتری را نسبت به سیلیسیم دارد، می توان مقاومت حالت روشن را نسبت به ساختار متداول کاهش داد.