یک شبکه حسگر بی سیم از تعداد زیادی گره حسگر تشکیل شده که بصورت متراکم در محیط پخش شده اند و برای اندازه گیری گروهی برخی از کمیت های فیزیکی یا شرایط محیطی بکار می روند. شبکه های حسگر با انگیزه استفاده در کاربردهای نظامی مانند نظارت بر میدان جنگ توسعه پیدا کردند اما امروزه در صنعت و بسیاری از مقاصد غیر نظامی نیز استفاده می شوند. در حالیکه حضور شبکه های حسگر بی سیم در زمینه های نظامی و عمرانی افزایش پیدا می کند، نیاز به امنیت هم به یک ضرورت تبدیل می شود. این شبکه ها تحت تأثیر انواع مختلفی از حملات هستند که یکی از آنها حمله سیبیل است. حملات سیبیل تهدیدی جدی برای شبکه های حسگر بی سیم به شمار می آیند. در چنین حملاتی، یک نود مخرب چندین هویت جعلی برای خود ایجاد کرده و نودهای شبکه را گمراه می کند. حملات سیبیل به راحتی قابل پیاده سازی در شبکه های حسگر بی سیم هستند و می توانند در عملیاتی مثل رأی گیری، تجمیع سازی داده ها، تخصیص عادلانه منابع و تشخیص بدرفتاری اختلال ایجاد کنند. استفاده از میزان ترافیک همسایگی در شبکه های حسگر بی سیم برای تشخیص حملات نوع سیبیل تاکنون مورد استفاده قرار نگرفته است. ما در این تحقیق روشی مبتنی بر میزان ترافیک همسایگی تحت عنوان sdtm برای تشخیص این حملات ارائه داده ایم. این روش برای تشخیص گره های مخرب از یکی از روش های آماری استفاده کرده، پس از تشخیص گره های مخرب آنها را از بستر شبکه حذف می کند. پس از پیاده سازی 80 نمونه شبکه، مکانیزم sdtm به نرخ تشخیص 13/93% و نرخ خطای 29/2% دست یافت که کارا بودن این روش برای تشخیص حملات سیبیل در شبکه های حسگر بی سیم را نشان می دهد. روش پیشنهادی محدودیت هایی که در شبکه های حسگر بی سیم وجود دارند را مد نظر قرار داده و روشی مناسب برای این شبکه ها ارائه می دهد.

در کار ارائه شده، با پیشنهاد یک ساختار جدید برای سوئیچ و به کارگیری الگوریتم مسیریابی متناسب برای به کارگیری در نقاط پر تراکم و پر ترافیک شبکه، سعی شده است تحمل خطای این قسمت های حساس شبکه را تقویت کرد. فضای پیاده سازی سوئیچ پیشنهادی نسبت به سوئیچ های قبلی بیشتر می باشد، ولی این سوئیچ در کل شبکه تزریق نمی شود و فقط در قسمت های مستعدتر نسبت به خطا، به کار گرفته می شود. بنابراین در کل شبکه، افزایش چشمگیری در فضا و مساحت پیاده سازی به شبکه تحمیل نمی کند. از سوی دیگربدون ایجاد بن بست در ارسال بسته ها، انتقال و دریافت بسته مطمئن تر صورت می گیرد. نتایج حاصل از شبیه سازیها نشان میدهد که به کارگیری سوئیچ پیشنهادی به همراه الگوریتم متناظر(ftplxy)، نسبت به دو الگوریتم مقایسه شده(xy , ftxy)، باعث افزایش در تعداد بسته های تولید شده به میزان 24% و بسته های دریافتی به میزان 25% در شبکه می گردد و در نتیجه توان عملیاتی شبکه را22% ارتقاء می دهد این درحالی است که توان شبکه نسبت به حالت بدون خطا فراتر نمی رود و 78% حالت بدون خطاست و افزایش تاخیر شبکه نیز جزئی می باشد در حدود 6%.

در این پایان نامه ما با در نظر گرفتن برخی از پارامترهای مهم در طراحی (کاهش تعداد و یافتن موقعیت بهینه مسیریاب های مش، افزایش فضای پوشش، تعداد اتصال به شبکه وکاربران، اطمینان پذیری، کاهش تاخیر ارتباطی) و استفاده از ابزارهای بهینه سازی مناسبی چون الگوریتم های ابتکاری استاندارد (الگوریتم وراثتی، اجتماع ذرات، جستجوی گرانشی) در بهینه سازی این مساله و پارامترهای آن ، بدنبال مکان یابی و توپولوژی بهینه و قوی به منظور حمایت از کاربران و استفاده کنندگان از این شبکه هستیم. با توجه به پیچیدگی روز افزون مسایل بهینه سازی، انتخاب مناسب ابزاری که برای حل مسایل به کار گرفته می شوند، از اهمیت ویژه ای برخوردار هستند. شایستگی الگوریتم های بهینه سازی به عنوان یکی از همین ابزارها، توسط معیارهایی مانند نرخ همگرایی، رسیدن به جواب بهینه، پیچیدگی محاسباتی، تعداد پارامترها و غیره تعیین می شود. الگوریتم بهینه ساز اجتماع ذرات و الگوریتم جستجوی گرانشی دارای امتیازهای متعددی از این حیث است که توجه محققین را برای استفاده از آن در حل مسایل به خود جلب کرده است. اما یکی از اشکالاتی که می توان برای الگوریتم جستجوی گرانشی برشمرد، وجود محاسبات بالا نسبت به الگوریتم دیگر یعنی الگوریتم بهینه سازی جمعیت ذرات است. همچنین در این پایان نامه، برای نخستین بار در مساله مکان یابی بهینه مسیریابها پارامتر تاخیر زمانی به همراه پارامترهای دیگری مانند شرط برقراری تعداد مناسب همسایگی برای احراز شرایط اطمینان پذیری و مقاوم بودن شبکه در برابر خطا و تامین حداکثر ناحیه تحت پوشش ابتدا با استفاده از الگوریتم پرکاربردی که در این پژوهش ها استفاده شده است یعنی الگوریتم وراثتی، در طراحی بهینه شبکه های مش بی سیم لحاظ گردید .ضمنا در این پایان نامه، بر اساس ماهیت پیوسته دو الگوریتم پرکاربرد بهینه ساز جمعیت ذرات و الگوریتم جستجوی گرانشی برابر انتظار و پیش بینی، عملکردی بهینه تر نسبت به الگوریتم وراثتی داشته باشند، بررسی و مورد آزمایش قرار گرفت که نتایج بدست آمده حاکی از عملکرد مطلوب آنها داشت . همچنین ترکیب الگوریتم وراثتی باینری و بهینه ساز اجتماع ذرات نیز به عنوان ترکیبی موثر در بدست آمدن نتایج بهینه ره یافتی تازه و آزمایش شده در این مساله می باشد که قابل بررسی بیشتر می باشد.در نهایت تاثیر توزیع های مختلف گره های موجود در شبکه بررسی گردید که نتایج آن نیز با استفاده از الگوریتم های فوق با یکدیگر مقایسه گردید.

در تکنولوژیهای جدید خطای نرم به عنوان اصلی ترین عامل کاهش قابلیت اطمینان در مدارات مجتمع شناخته می شود. در این میان نقش مدارات ترکیبی در افزایش نرخ خطای نرم مدارات مجتمع غیرقابل انکار است. نکته قابل توجه در مورد وقوع خطای نرم در مدارات ترکیبی این است که برخلاف سلولهای حافظه، خطای گذرا بطور مستقیم منجر به وقوع خطای نرم نمی شود، بعبارتی یک خطای گذرا برای تبدیل شدن به خطای نرم بایستی در مدار ترکیبی منتشر شود. عوامل متعددی بر انتشار خطای گذرا در مدارات ترکیبی تاثیر دارند که مهمترین آنها پوششها هستند. هدف این پایان نامه بررسی نقش این پوششها (خصوصا پوشش منطقی) در انتشار خطای نرم و قابلیت اطمینان مدارات مجتمع دیجیتال است. در این راستا سه روش مبتنی بر احتمال سیگنال برای محاسبه ی قابلیت اطمینان ارائه شده است؛ روش پیشنهادی اول با استفاده از کد باینری توانسته علاوه بر اعمال اثر مسیرهای همگرا، تا حد زیادی سرعت محاسبات را افزایش دهد. عیب عمده ی این روش افزایش زمان محاسبات به ازای افزایش تعداد گیتهای مدار است. روش پیشنهادی دوم توانسته است این مشکل را با استفاده از تکنیک تخصیص موقعیت تا حد زیادی رفع کند. روش سوم که اصلاح شده ی روش دوم است به منظور افزایش سرعت محاسبات ارائه شده است.

یکی از بلوک¬های پر کاربرد و مهم در حلقه¬های قفل فاز تمام دیجیتال، مبدل زمان به دیجیتال (tdc) می¬باشد، که با قابلیت تفکیک بالا به منظور مقایسه اختلاف فاز و فرکانس سیگنال مرجع و سیگنال خروجی اسیلاتور کنترل شونده با ولتاژ (dco) جایگزین آشکار ساز فاز و مدار پمپ شارژ شده است. مبدل زمان به دیجیتال با قابلیت تفکیک بالا، زمان مرده پائین و محدوده دینامیکی بالا، نقش مهمی در اندازه¬گیری فاصله زمانی سیگنال¬های آسنکرون موجود در سیستم حلقه قفل فاز دارد. از آنجاییکه قابلیت تفکیک مبدل¬های زمان به دیجیتال از اهمیت ویژه¬ای برخوردار می¬باشند، در این پایان¬نامه چهار ساختار مختلف به نام¬های مبدل زمان به دیجیتال با قابلیت تفکیک ps40، مبدل زمان به دیجیتال 12 بیتی با چند مرحله قابلیت تفکیک، مبدل زمان به دیجیتال با توانایی کنترل قابلیت تفکیک و مبدل زمان به دیجیتال با سه سطح قابلیت تفکیک پیشنهاد داده شده و به وسیله نرم¬افزار hspice در تکنولوژی 65nm مدل ptm شبیه سازی شده¬اند. ساختارهای ارائه شده در این پایان¬نامه به جز ساختار مبدل زمان به دیجیتال با قابلیت تفکیک ps40، مبتنی بر زنجیره تاخیری و زنجیره تاخیری vernier می¬باشند. نتایج حاصل از شبیه سازی ساختار¬های پیشنهادی عبارتند از: ساختار مبدل زمان به دیجیتال با قابلیت تفکیک ps40 در فرکانس مرجع mhz250 و ولتاژ v1 داری دقت ps40 و توان مصرفی mw011/0 بوده و ساختار مبدل زمان به دیجیتال با چند مرحله قابلیت تفکیک نیز در فرکانس مرجع mhz250، ولتاژ v2/1 داری دقت ps9 و توان مصرفی mw18/0 بوده، مبدل زمان به دیجیتال با سه مرحله قابلیت تفکیک در فرکانس مرجع mhz125 و ولتاژ v1 داری قابلیت تفکیک ps5/4 و توان مصرفی mw098/0 و مشخصه خطی lsb9/0 می¬باشد و مبدل زمان به دیجیتال با توانای کنترل قابلیت تفکیک نیز در فرکانس مرجع mhz250 و ولتاژ v2/1 داری قابلیت تفکیک ps5/4 و توان مصرفی mw25/0 و مشخصه خطی lsb1 می¬باشد. بر اساس نتایج بدست آمده ساختار مبدل زمان به دیجیتال با سه مرحله قابلیت تفکیک دارای شرایط بهتری نسبت به سایر روش¬ها می¬باشد.

ردیابی شی متحرک یکی از مهم ترین کاربردهای شبکه های حسگر بیسیم در زمینه های نظامی و محیط های غیرنظامی می باشد. استفاده از این شبکه ها با چالش هایی نیز همراه می باشد که مهم ترین آن ها محدودیت توان گره های حسگر است. بنابراین ارائه روش هایی به منظور کاهش انرژی مصرفی در کنار دقت و کیفیت بالای ردیابی یکی از اهداف مهم در مسأله ردیابی شی متحرک می باشد. یکی از راه های مناسب برای رسیدن به این هدف کاهش تعداد گره های شرکت کننده در ردیابی و در نتیجه افزایش زمان خواب گره هاست که برای این منظور از دو راهکار پیشگویی و خوشه بندی استفاده می کنیم. دقت پیشگویی و همچنین نحوه خوشه بندی شبکه، برروی انتخاب صحیح گره ها، افزایش دقت ردیابی و در نتیجه کاهش انرژی مصرفی سیستم ردیابی تأثیر به سزایی خواهد داشت. بدین ترتیب ما در اینجا با ارائه یک مدل جدید برای حرکت شی و با توجه به توان پردازشی محدود گره ها، پیشگویی مناسب، با دقت بالا و حجم محاسباتی کم را ارائه داده و دو روش مناسب برای خوشه بندی مطلوب شبکه معرفی می کنیم. در نهایت نیز تأثیر تمامی آن ها را برروی عملکرد و انرژی مصرفی سیستم ردیابی بررسی می کنیم. مسأله مهم دیگر، ارسال بسته ها توسط سرخوشه به گره مرکزی می باشد که در این جا به منظور توزیع متعادل مصرف انرژی میان سرخوشه ها روشی برای ارسال این بسته ها ارائه می شود. همچنین روشی مناسب برای انتخاب گره های ردیاب در مرحله بعد و راهکاری برای بازیابی شی در صورت گم شدن آن در حین ردیابی بیان می کنیم. یکی دیگر از مسائل مهمی که به وفور با آن مواجه می شویم، مسأله ردیابی اهداف چندگانه در شرایطی که اهداف نزدیک به یکدیگر حرکت می کنند می باشد. در این صورت منشأ داده های مشاهده برای سرخوشه نامعلوم خواهد بود و باید به طریقی مشاهدات را به اهداف متناظرشان اختصاص دهد. در این جا ما از راهکار خوشه بندی داده استفاده کرده و ترکیبی از دو روش خوشه بندی بر اساس چگالی و اتصال میانگین گروه را به کار می بریم. درنهایت برای انجام تمامی شبیه سازی ها به منظور بررسی تأثیر عملکرد پیشگو و خوشه بندی های پیشنهادی برروی سیستم ردیابی و همچنین میزان دقت روش پیشنهادی برای اختصاص داده و انجام مقایسه های لازم، از نر م افزار متلب استفاده می شود.

به علت رشد نمایی اطلاعات، شرکت ها با حجم درحال رشدی از اطلاعات دیجیتال سر و کار دارند. بنابراین حجم زیاد اطلاعات و محاسبات برنامه های پردازشی جدید مثل داده کاوی نیازمند سیستم های پردازشی موازی با عملکرد بالا هستند. یکی از چالش های مهم این سیستم ها، یافتن سریع و دقیق ارتباط بین داده هاست. در این پروژه، می خواهیم به هدف اصلی پردازش موازی که استفاده ی بهینه از عناصر پردازشی با استفاده از توازن بار وکاهش زمان پردازش است برسیم. برای رسیدن به الگوریتم توازن بار بهینه، روش ارائه شده از یک روش اکتشافی بر مبنای وزن مجموع آیتم های متناوب استفاده کرده است. راه حل ارائه شده بر اساس پارامترهای مختلف بررسی شده و زمان پردازش در این حالات با استفاده از شبیه ساز grid-sim به دست آمده است. چالش دوم در سیستم های پردازش موازی، تحمل پذیری خطا ست. در نتیجه یک الگوریتم توازن بار مبتنی بر تحمل پذیری خطا بر اساس توزیع بهینه ی پشتیبان معرفی شده است. در انتها، معیارهای عملکرد روش پیشنهادی مثل زمان محاسبات، نرخ موفقیت و ... از نتایج شبیه سازی استخراج شده است.

با توجه به افزایش تقاضا برای ادوات الکتریکی و در راستای کاهش هزینه¬ها، درخواستها برای ساخت این قطعات به سوی مراکز کم¬هزینه و بیگانه در حرکت است که این کار مدارهای مجتمع را، در برابر تغییرات و فعالیت حمله¬کنندگان آسیب¬پذیر می¬کند. یکی از این تغییرات بدخواهانه و عمدی در مدارات الکترونیکی، تروجان سخت¬افزاری می¬باشد. هدف این پایان¬نامه، افزایش احتمال تشخیص تروجان¬های سخت¬افزاری و کشف خطا می¬باشد. با توجه به پیچیدگی سیستم¬های کنونی، آزمون مدارهای بزرگ با تعداد ورودی زیاد، غیرعملی است. بنابراین در این پایان¬نامه،از بخش¬بندی مدار به منظور کاهش زمان آزمون استفاده شده است. در بخش¬بندی، عواملی چون تعداد بخش¬ها، تعداد بردارهای آزمون، مسیر بحرانی، کنترل¬پذیری مسیر و میزان بهبود در احتمال انتقال نقاط با احتمال پایین که مستعد وجود تروجان می¬باشند، لحاظ شده است. به منظور بهبود آزمون مدار و تشخیص خطا، تابع ارزشی برای تعیین بخش¬بندی بهینه، با استفاده از5 عامل مطرح شده، پیشنهاد شده است. سپس به منظور تولید الگوی آزمون، از الگوریتم تولید آزمون خودکار مبتنی بر sat استفاده می شود. در این الگوریتم، ابتدا مدار تحت آزمون به فرم نرمال عطفی تبدیل می¬شود.آنگاه، برای تولید الگوی آزمون به منظور تشخیص خطا، از الگوریتم¬های بهینه¬سازی سیستم صفحات شیبدار، جستجوی گرانشی و گروه ذرات بهره گرفته می¬شود. امَا، با توجه به ناتوانی این الگوریتم¬ها در تولید الگوی آزمون برای مدارهای بزرگ، از بخش¬بندی استفاده می-شود. در این حالت، پس از بخش بندی مدار، الگوریتم بهینه سازی برای تولید الگوی آزمون، به خدمت گرفته می شود. نتایج حاصل، بهبود عملکرد و سرعت الگوریتم در تولید الگوی آزمون را نشان می¬دهد. همچنین، علاوه بر خطا و نقص در مدارهای ترکیبی، انواع نقص در حافظه¬ی سامانه نیز بررسی شده و یک حمله به حافظه نیز طراحی می¬شود، به گونه¬ای که هیچ یک از آزمون¬های پیشروی حافظه، قادر به تشخیص آن نیستند.

با پیشرفت علم و تکنولوژی میزان پیچیدگی سیستم¬های مدرن بیشتر شد، به طوری¬که در صورت خرابی در یک قسمت کوچک از آن، امکان خرابی کل آن سیستم بالا می¬رود، در نتیجه امکان اینکه خرابی در یک قسمت کوچک بتواند باعث تحمیل هزینه زیادی به صاحبان آن سیستم شود زیاد است. ازاین¬رو، تشخیص ضعیف¬ترین قسمت در کل سیستم یعنی جایی که همزمان احتمال خرابی آن بالا و اثر آن هم بر رفتار کل سیستم زیاد باشد بسیار مهم است. برای تشخیص ضعیف¬ترین قسمت¬ در یک سیستم بسته به نوع نگاه، می¬توان از یکی از میعار¬های اهمیت استفاده کرد. معیارهای اهمیت را می¬توان به دو دسته کلی معیارهای وابسطه به قابلیت اطمینان و معیارهای وابسته به ساختار تقسیم کرد. هدف اصلی در این تحقیق اعمال یکی از معیارهای وابسطه به قابلیت اطمینان و یکی از معیارهای وابسطه به ساختار برروی مدارهای دیجیتال است. برای این منظور از بین معیارهای وابسطه به قابلیت اطمینان، معیار تجمیع درجه اهمیت، و از بین معیارهای وابسته به ساختار، معیار درجه اهمیت ساختاری را در نظر می¬گیریم. معیار اول را با سه روش و معیار دوم را با استفاده از دو روش کاملا متفاوت برروی چند نمونه مدار دیجیتال اعمال کرده و در انتها نتایج حاصله را جهت اطمینان از صحت¬شان، با هم مقایسه می¬کنیم.

خانه هوشمند بخش مهمی از سیستم های مدیریت ساختمان می باشد و مخابرات خط قدرت باند باریک(nb-plc)، یکی از مناسب ترین زیرساخت های ارتباطی خانه هوشمند است. تصحیح خطا و امنیت اطلاعات دو چالش عمده در این نوع سیستم ها می باشند. بدلیل پایین بودن حجم اطلاعات ارسالی و همچنین کمبود فضای حافظه میکروکنترلر در سیستم nb-plc ، الگوریتم miniaes جهت رمزنگاری اطلاعات انتخاب گردید و جهت افزایش امنیت سیستم، از چکیده کلمه عبور که توسط الگوریتم ابتکاری miniwhirlpool ایجاد می گردد، به عنوان کلید این رمزنگاری استفاده می شود. جهت تشخیص خطاهای فریم و همچنین به منظور افزایش بیشتر امنیت سیستم، کد تصدیق پیام(hmac) پیاده سازی گردید و در نهایت با ابتکار ایده جدید حلقه بسته رمزنگاری پیام کوتاه با کلید تصادفی، امنیت سیستم به طور قابل چشمگیر ارتقاء یافت. جهت تصحیح خطاهای احتمالی ناشی از نویز و اغتشاشات برق شهر، ضمن بررسی کدهای مختلف تشخیص و تصحیح خطا با ایده گرفتن از کد ریدمولر و کدهای در هم نهی، اقدام به طراحی کد ابتکاری i-rm-i جهت تصحیح خطا خصوصاً خطاهای توده ای نموده و پس از ارزیابی واقعی و مقایسه آن با کدهای بلوکی دیگر توسط نرم افزار متلب و به کمک مدار ساخته شده (رابط بین کامپیوتر و مودم nb-plc)، کد مزبور بر روی میکروکنترلر سیستم nb-plc اصلی تحت نرم افزار کد ویژن (زبان c) پیاده سازی گردید. بدین ترتیب با پیاده سازی کلیه الگوریتم های تشخیص، تصحیح و رمزنگاری بر روی سیستم nb-plc، می توان ادعا نمود که دستورات در یک خانه هوشمند با ضریب اطمینان و امنیت بالا اجرا می گردند.

خانه هوشمند بخش مهمی از سیستم های مدیریت ساختمان می باشد و مخابرات خط قدرت باند باریک(nb-plc)، یکی از مناسب ترین زیرساخت های ارتباطی خانه هوشمند است. تصحیح خطا و امنیت اطلاعات دو چالش عمده در این نوع سیستم ها می باشند. بدلیل پایین بودن حجم اطلاعات ارسالی و همچنین کمبود فضای حافظه میکروکنترلر در سیستم nb-plc ، الگوریتم miniaes جهت رمزنگاری اطلاعات انتخاب گردید و جهت افزایش امنیت سیستم، از چکیده کلمه عبور که توسط الگوریتم ابتکاری miniwhirlpool ایجاد می گردد، به عنوان کلید این رمزنگاری استفاده می شود. جهت تشخیص خطاهای فریم و همچنین به منظور افزایش بیشتر امنیت سیستم، کد تصدیق پیام(hmac) پیاده سازی گردید و در نهایت با ابتکار ایده جدید حلقه بسته رمزنگاری پیام کوتاه با کلید تصادفی، امنیت سیستم به طور قابل چشمگیر ارتقاء یافت. جهت تصحیح خطاهای احتمالی ناشی از نویز و اغتشاشات برق شهر، ضمن بررسی کدهای مختلف تشخیص و تصحیح خطا با ایده گرفتن از کد ریدمولر و کدهای در هم نهی، اقدام به طراحی کد ابتکاری i-rm-i جهت تصحیح خطا خصوصاً خطاهای توده ای نموده و پس از ارزیابی واقعی و مقایسه آن با کدهای بلوکی دیگر توسط نرم افزار متلب و به کمک مدار ساخته شده (رابط بین کامپیوتر و مودم nb-plc)، کد مزبور بر روی میکروکنترلر سیستم nb-plc اصلی تحت نرم افزار کد ویژن (زبان c) پیاده سازی گردید. بدین ترتیب با پیاده سازی کلیه الگوریتم های تشخیص، تصحیح و رمزنگاری بر روی سیستم nb-plc، می توان ادعا نمود که دستورات در یک خانه هوشمند با ضریب اطمینان و امنیت بالا اجرا می گردند.

در مدار¬های دیجیتال تولید الگو¬های تست اتوماتیک و مکان یابی خطا از اهمیت بالایی برخوردار است چرا که به ارائه یک الگوریتم تست کارآمد در طراحی و پیاده سازی بدون عیب مدار¬های الکترونیکی نیاز داریم. اخیراً با گسترش استفاده از الگوریتم¬های ابتکاری در حل مسائل مختلف مهندسی توانسته¬اند به یک مقدار بهینه دست یابند. لذا در این پژوهش از الگوریتم¬های ابتکاری جدید از قبیل الگوریتم جستجوی گرانشی و الگوریتم صفحات شیبدار برای تولید بردار آزمون اتوماتیک استفاده شده است. این الگوریتم¬ها بردارهای آزمون رابه نحوی تولید می¬کند که در کوتاهترین زمان ممکن به بالاترین درصد پوشش خطا می¬رسند. الگوریتم¬های ابتکاری جدید توانمندی بهتری نسبت به سایر الگوریتم¬ها در یافتن جواب بهینه، البته در این مسئله دارند. برای اینکه بتوان مکان خطا را با احتمال زیاد پیدا کرد برای نخستین بار در مکان یابی خطا از الگوریتم¬های ابتکاری استفاده شده است به گونه¬ای که در ابتدا با استفاده از الگوریتم به گروه بندی خطا می¬پردازد تا جدول خطای اصلی مدار را به جدول¬های کوچکتر تقسیم¬بندی کند و به این ترتیب توانایی الگوریتم برای یافتن جواب بهینه را افزایش دهد و سپس با به کار¬گرفتن الگوریتم در هر گروه برای هر خطا در گروه یک بردار آزمون بهینه و یکتا تولید می¬کند.

در این پایان نامه، سعی داریم ساختار سیستم را با کمک توصیف شبکه ی بیزین برای تجزیه و تحلیل قابلیت اطمینان سیستم و مشخص کردن فاکتور اهمیت تشخیص و قطعه بحرانی با فرض همبسته بودن خطا مدل کنیم. روش ارائه شده به کمک سیستم های مرسوم موازی، k از n و پل توضیح داده شده است. در ضمن مقایسه ای بین نتایج به دست آمده با فرض خطای همبسته و فرض مستقل بودن خطا ارائه شده است. سپس تلاش شده با تعمیم نتایج فوق، از آنها در تجزیه وتحلیل قابلیت اطمینان مدارات دیجیتال استفاده شود. در این پایان نامه ما به معرفی یک روش برای محاسبه ی قابلیت اطمینان مدارها ی ترکیبی در حضور خطاهای همبسته می پردازیم. ابتدا به کمک یک الگوریتم کدگذاری قابلیت اطمینان هر گیت را با توجه به ضرایب همبستگی آن گیت مدل کرده و سپس با ارائه دو روش قابلیت اطمینان مدار را محاسبه کرده ایم.

با توجه به اهمیت قابلیت اطمینان و نیاز به طراحی تحمل پذیر خطا در همه ی سطوح طراحی، بحث قابلیت اطمینان مورد توجه قرار گرفته است. از آنجاییکه افزایش قابلیت اطمینان در سطح سیستم و مدار متناسب با میزان سرمایه گذاری می باشد، مدل های بهینه سازی قابلیت اطمینان برای ایجاد تعادل بین قابلیت اطمینان و منابع مصرفی ارائه شده اند. با توجه به کارایی روش های ابتکاری در حل این مسائل، روش هم تکاملی جستجوی هارمونی به کمک الگوریتم جنبش ذرات برای این منظور در این پایان نامه ارائه شده است. این الگویتم برای حل مسأله تخصیص قابلیت اطمینان-افزونگی برای چند نوع سیستم استفاده شده و نتایج شبیه سازی نشان می دهد که روش پیشنهادی در مقایسه با روش های پیشین بهتر عمل کرده است. الگوریتم پیشنهادی، هم چنین برای حل دو مسأله بهینه سازی تعریف شده در حوزه ی مدارهای دیجیتال به کار گرفته شده است. در مسأله اول، یافتن بهینه ترین مجموعه از اجزای مدار برای اعمال افزونگی مناسب برای رسیدن به قابلیت اطمینان مورد نیاز با حداقل سطح مصرفی، به صورت هدف در نظر گرفته می شود. در مسأله دوم، یافتن پیکربندی جدید با قابلیت اطمینان بیشتر برای مدار دیجیتال مورد نظر است. نتایج عددی نشان می دهد که دو روش پیشنهادی برای بهینه سازی قابلیت اطمینان مدارهای دیجیتال در مقایسه با روش های مرسوم، فضای مصرفی کمتری اشغال می کند.

در این پایان نامه برای اولین بار از دو الگوریتم بهینه سازی جستجوی گرانشی و الگوریتم بهینهسازی صفحات شیب دار در تولید الگوهای تست اتوماتیک برای مدارات ترتیبی سنکرون استفاده شده است. همچنین الگوریتم های جدیدی برای انتخاب خطای هدف، تولید الگوی تست و فشرده سازی مجموعه تست ارائه شده است و نتایج با دیگر الگوریتمهای تولید الگوی تست اتوماتیک برای مدارات ترتیبی مقایسه شده است که نتایج حاکی از موفقیت این الگوریتم ها در تولید الگوی تست با بالاترین درصد پوشش در کوتاه ترین زمان نسبت به الگوریتم های پیشین است. همچنین به منظور مقایسه دقیق تر بین این دو الگوریتم جدید و الگوریتم های پیشین یک ضریب به نام ضریب کارآمدی تعریف شده است که معیاری از سرعت، درصد پوشش و طول رشته تست تولید شده توسط هر یک از این الگوریتم های تولید کننده الگوی تست برای مدارات ترتیبی است که نتایج نشان دهنده برتری این دو الگوریتم نسبت به دیگر الگوریتم ها بر اساس مقادیر بدست آمده برای ضریب کارآمدی است.