با افزایش کاربرد پردازش سیگنال دیجیتال، نیاز به مبدل های آنالوگ به دیجیتال با سرعت نمونه برداری بالا بیش از پیش احساس می شود. مبدل های آنالوگ به دیجیتال پرسرعت با رزولوشن کم/متوسط، در بسیاری از کاربردهای گسترده نظیر مخابرات پهنای باند وسیع (uwb)، ابزارهای ذخیره داده، گیرنده های مخابراتی ofdm-60ghz، رادار و اسیلوسکوپ های دیجیتالی مورد استفاده قرار می گیرند. بالا بردن سرعت و دقت به طور هم زمان در طراحی این مبدل ها دشوار است، و همواره باید مصالحه ای بین آن ها برقرار کرد. time-interleaved کردن مبدل های آنالوگ به دیجیتال امکان می دهد که بتوان به سرعت خیلی بالا همراه با دقت مناسب با مصرف توان کمتری دست یافت. اما با افزایش هر چه بیشتر نرخ نمونه برداری، این مبدل ها شدیدا تحت تاثیر عدم تطابق بین کانال ها و لحظات نمونه برداری قرار می گیرند. از بین خطاهای عدم تطابق موجود، خطای جا به جایی کلاک بین کانال ها مهم ترین و جدی ترین است؛ به طوری که اگر این خطا به درستی تصحیح نشود، در فرکانس های بالا نسبت سیگنال به نویز مبدل به شدت افت می کند، یعنی تعداد بیت موثر آن نیز بسیار از مقدار نامی کمتر خواهد شد. در این پایان نامه یک تکنیک جدید، ساده ، سریع و با مصرف توان بسیار کم برای کالیبراسیون این خطا پیشنهاد شده است. این روش مبتنی است بر یک مقایسه گر یک بیتی به عنوان مبدل مرجع که در لحظاتی با هر کانال همفاز می شود. با آشکارسازی گذر از صفرهای بین نمونه های زیرمبدل ها و مبدل مرجع، و استفاده از علامت مشتق ورودی در این نمونه ها می توان دنباله ای به دست آورد که مقدار متوسط آن متناسب با خطاست، بنابراین می توان توسط آن فیدبکی به ورودی اعمال نمود تا خطا را کمتر کرده و نهایتا به صفر برساند. روش به کار رفته در مقابل خطاهای آفست زیرمبدل ها و مقایسه گر مرجع، و نیز بهره ی کانال ها تا حد زیادی مقاوم بوده و نسبت به کارهای مشابه از سادگی بیشتر و عملیات محاسباتی بسیــار کمتری بهره مند است. همچنین با کالیبراسیون آفست زیرمبدل ها (با روش چرخاندن طیف و فیلترینگ) و کالیبراسیون مقایسه گر مرجع، ضمن دست یابی به عملکرد پویای بسیار بهتر در مبدل نهایی، می توان سرعت همگرایی و توان مصرفی سیستم کالیبراسیون را باز هم کاهش داد.