در این پایان نامه ضرب کننده فرکانسی بررسی شده و دو ضرب¬کننده فرکانسی تک انتهایی و تفاضلی مبتنی بر dll در تکنولوژی و ولتاژ طراحی شده است. به منظور کاهش توان در ضرب کننده فرکانسی تک انتهایی از ساده ترین ساختار در طراحی مدار پمپ بار و مدار خط تاخیر کنترل شونده با ولتاژ استفاده شده است. همچنین در واحد ترکیب کننده از مداری ساده و مبتنی بر ترانزیستور-بدون استفاده از سلف و خارن- استفاده شده است که توان کمی مصرف می کند. همچنین جریان اتصال کوتاه در هنگام standby کاهش یافته است که منجر به کاهش توان می شود. در ضرب کننده فرکانسی تفاضلی از مدار ترکیب کننده لبه مبتنی بر سلف و خازن استفاده شده است که جیتر کمتری تولید می کند.. نتایج شبیه سازی نشان می هد که dll تک انتهایی برای فرکانس ورودی 200mhz تا 833mhz و فرکانس خروجی 1.2ghz تا 5ghz عمل می کند. زمان قفل حدود 250ns است. جیتر سیکل-تا-سیکل وتوان ضرب کننده فرکانسی تک انتهایی به ترتیب و می باشد. در ضرب کننده فرکانسی تفاضلی جیتر سیکل-تا-سیکل و توان مصرفی به ترتیب 8.6ps و 4mw می باشد. همچنین محدوده فرکانس ورودی آن بین 800mhz تا 1.4mhz و محدوده فرکانس خروجی آن بین 4ghz تا 7ghz می باشد.

این رساله یک سیستم رادیوئی فراپهن باند جدید با توان کم ارائه می کند که با به کارگیری مشتق های متعامد زوج و فرد پالس های گوسی در سیمبول های مجاور عمل همزمان سازی را محقق می سازد. تحقق این سیستم که به دلیل تعامد میان پالس های مجاور در این otr-uwb نامیده می شود، تنها از یک کد شبه تصادفی استفاده می نماید و به همین دلیل زمان همزمان سازی آن در مقایسه با سیستم های مشابه نظیر ds-uwb و tr-uwb به مراتب کمتر است. به این ترتیب otr-uwb دارای پیچیدگی کمتر و بنابراین توان مصرفی کم می باشد، در حالیکه می تواند نرخ داده بالاتری را بدون استفاده از همسان ساز را حمایت می نماید. شبیه سازی نشان می دهد که این سیستم رادیوئی جدید نسبت به سیستم های مشابه از نظر ber به میزان 10%، کاهش متوسط زمان آشکارسازی60% و در پیچیدگی سخت افزار 50% بهبود دارد.همچنین در این رساله پیاده سازی otr-uwb با fpga و تکنولوژی cmos 18/0 میکرون با استفاده از روش های خط لوله ای، اشتراک منابع، تخصیص منابع و انتخاب ماژول بررسی شده است. تراشه های fpga نرخ داده mbps5 را بدست می دهند. آنالیز توان در این نرخ داده برای fpga های altera، xilinx و تکنولوژی cmos مصرفی برای این دو fpga به ترتیب مقادیر 156، 194 و 113 میلی وات را نشان می دهد. در پایان این رساله یک روش نوین از bcse ارائه می کند که برای پیاده سازی جمع کننده های استفاده شده و می تواند توان مصرفی را به مراتب کاهش دهد. گر چه این روش برای bcse های 3 بیتی و 4 بیتی آزمایش می گردد، ولی می توان آنرا برای حالت n بیتی نیز به کار گرفت. پیاده سازی ضرب کننده با روش جمع کننده bcse جدید برای باند پایه در سیستم otr-uwb با نرخ توسعه یافته mbps25، توان را به میزان 34% حالت قبل کاهش می دهد. در این شرایط میزان توان برای fpga های altera و xilinx برابر 106 و 141 میلی وات است و برای تکنولوژی cmos مقدار آن به 76 میلی وات کاهش می یابد.

در این رساله طراحی و تحلیل بخش آنالوگ گیرنده غیرهمدوس uwb مبتنی بر آشکارسازی انرژی در سطح سیستمی و مداری ارائه می شود. اثرات غیر ایده آل بلوکهای گیرنده به منظور دست یابی به مشخصات فنی طراحی، در شبیه سازی سیستمی با سیمولینک matlab مورد توجه قرار گرفته است. در ota مقادیر iip3 و توان مصرفی مورد نیاز برابر dbm15 و mw2 است. همچنین در مربع کننده iip3، توان مصرفی و بهره در ber 3-10 به ترتیب برابر dbm15، mw3 و db10 است. در طراحی ota از ساختار مبتنی بر سلول گیلبرت، به منظور بالا بردن ضریب رسانایی و خطی-سازی استفاده شده است. اعوجاج هارمونیکی این ota بصورت تحلیلی توسط بسط تیلور بررسی و با سایر otaها مقایسه شد. برای بهبود خطسانی مدار از تکنیک جمع آثار مشتقات استفاده شده که در این روش از ترانزیستور کمکی nmos به صورت ترانزیستورهای چند گیتی به منظور افزایش iip3 استفاده شده است. استفاده از این روش باعث بهبود iip3 به dbm5/20 گردید. همچنین روشی جدید برای کاهش حساسیت iip3 به ولتاژ گیت-سورس، توسط دو ترانزیستور کمکی ارائه گردیده است. در مربع کننده برای حذف همزمان اعوجاجهای هارمونیکی مرتبه دو و سه، از یک ترانزیستور کمکی pmos استفاده شده است. ترانزیستور اصلی در وارونگی قوی بایاس شده است، اگر ترانزیستور pmos در وارونگی ضعیف بایاس شود، gm آن قله ای منفی خواهد داشت. اگر اندازه ترانزیستور کمکی و بایاس آن به طور مناسب انتخاب شوند، به طور همزمان می توان اعوجاج هارمونیکی مرتبه دو و سه را حذف کرد. کارایی این تکنیک خطی سازی با آنالیز ولترا بررسی شده است. این تکنیک باعث بهبود db5 و db15 در iip3 و iip2 گردیده و مقدار نهایی آنها به dbm22 و dbm95 رسیده است. برای رفع حساسیت iip2 به ولتاژ گیت-سورس از دو ترانزیستور کمکی دیگر استفاده شده است؛ ترانزیستور کمکی nmos در وارونگی ضعیف و ترانزیستور کمکی pmos در وارونگی قوی بایاس شده است. این امر باعث شد که iip2 در ولتاژ گیت-سورس 0/745 تا 0/76 به مقدار dbm95 بهبود یابد. اثر شکل پالس ارسالی، iip3 و نوع کانال در عملکرد گیرنده به صورت سیستمی شبیه سازی شد. استفاده از ota و مربع کننده بهبود یافته، ber کلی گیرنده را از 2-10*3 به 4-10*6 بهبود داد.

در این پروژه سه تقویت کننده کم نویز موج میلیمتری برای گستره فرکانسی ghz 35-25 طراحی شده است. کلیه تقویت کننده های ارائه شده در این پایان نامه از یک طبقه ورودی سورس مشترک و یک طبقه شبه کسکود تشکیل شده اند تا دستیابی هم زمان به عدد نویز پایین و گین بالا ممکن شود. در این تحقیق، اثر چگالی جریان بر روی طبقات تقویت مختلف بررسی شده و با کاهش چگالی جریان طبقه سورس مشترک ورودی از مقدار بهینه ma/?m 15/0 به مقدار ma/?m 08/0، مصرف توان در ضمن حفظ عملکرد مطلوب، کاهش داده شده است. به علاوه، به منظور کاهش عدد نویز تقویت کننده از تکنیک های مختلفی از جمله فیدبک خازنی و تبهگنی سلفی برای تحقق تطبیق ورودی استفاده شده است. برای تامین گین هموار در گستره فرکانسی وسیع نیز، تطبیق میان طبقه ای، بار بالا برنده شنت و فیلتر میان نگذر فاق به طور هم زمان در ساختار کسکود به کار گرفته شده اند. همچنین، در این پایان نامه دو تکنیک خطی سازی برای بهبود عملکرد خطی تقویت کننده های کم نویز ارائه شده است. در یکی از این تکنیک ها، از یک طبقه خروجی تضعیف کننده با خطینگی بالا استفاده شده و در تکنیک دیگر با کمک گونه تغییر یافته تکنیک جمع آثار مشتقات اصلاح شده، ناخطینگی هدایت انتقالی ترانزیستور سورس مشترک در طبقه شبه کسکود، برای رسیدن به iip3 بالا، کاهش داده شده است. به منظور بررسی کارایی تکنیک های ارائه شده، از آنالیز ولترا استفاده شده است. با استفاده از این تکنیک های خطی سازی، خطینگی تقویت کننده های کم نویز طراحی شده نزدیک به db 10 افزایش داده شده، در حالی که مصرف توان این تقویت کننده ها تنها به مقدار ناچیزی افزایش پیدا کرده است.

این پایان نامه به تکنیک های مختلف طراحی اسیلاتورهای lc کم نویز می پردازد. تحلیل هایی برای ساختار کلی این اسیلاتورها صورت می گیرد که نتیجه ی آن فرمول هایی است که نویزفاز اسیلاتورهای lc را محاسبه می کند. بر مبنای فرمول های استخراج شده روش های طراحی در شرایط مختلف ذکر خواهد شد. برای مثال نشان داده خواهد شد که به ازای مصرف توان معلوم چگونه باید یک اسیلاتور طراحی کرد که کمترین نویزفاز را داشته باشد و یا نشان می دهیم که در حالتی که نگرانی اصلی نویزفاز باشد و توان مصرفی از درجه ی دوم اهمیت برخوردار باشد، چگونه باید اسیلاتور را طراحی کرد. یک ساختار اسیلاتور بسیار کم نویز معرفی خواهد شد که از نقطه نظر مینیمم نویزفاز قابل حصول عملکرد بهتری نسبت به ساختارهای پیشین اسیلاتورهای lc دارد. به صورت تحلیلی نشان خواهیم داد که چرا در این اسیلاتور پیشنهادی مینیمم نویز فاز قابل حصول کمتر از سایر ساختارها است. باز هم تحلیل های نویزفاز انجام می شود و فرمول های بسته ای بر حسب پارامترهای مدار اسیلاتور برای نویزفاز ناشی از منابع مختلف نویز استخراج می شود. این فرمول های بسته تطابق بسیار عالی با نتایج شبیه سازی ها دارند. در قسمت آخر این پایان نامه، اسیلاتور های تربیعی بررسی خواهند شد. باز هم تحلیل های جدیدی صورت خواهد گرفت و فرمول های بسته ای برای دامنه و فرکانس نوسانات، نویز فاز و خطای فاز در این دسته از اسیلاتور ها استخراج خواهد شد. فرمول های حاصل شده در حالات خاص به فرمول هایی که سابقاً درجاهای دیگر به دست آمده است ساده می شود. تحلیل انجام شده اهمیت استفاده از فاز تزویج نزدیک به 90 درجه به منظور تزویج بهینه دو اسیلاتور lc نشان می دهد. در نهایت بر مبنای تحلیل های انجام شده یک اسیلاتور تربیعی معرفی خواهد شد که نسبت به اسیلاتور های تربیعی موجود نویز فاز کمتر و دقت فاز بیشتری دارد.

این پایان نامه به طراحی یک تقویت کننده کم نویز فراپهن باند می پردازد که در آن از تکینک حذف نویز پهن-باند با حداقل تعداد عناصر پسیو استفاده شده است. تحلیل دقیق نویز مدار نشان می دهد که نویز القایی گیت در باند uwb از اهمیت بیشتری نسبت به نویز حرارتی برخوردار است که مقایسه نتایج شبیه سازی و تحلیل تئوری این موضوع را به خوبی نشان می دهد. افزایش عملکرد خطی مدار با استفاده از تکنیک جمع آثار مشتقات برای حذف اعوجاج مرتبه سوم به طور همزمان با تکنیک حذف نویز از جمله دستآوردهای این پایان نامه است. در بخش اول مدار پیشنهادی برای پوشش کل پهنای باند uwb (3 تا 10 گیگاهرتز) با مصرف توان کمتر از مدارهایی با بهره مشابه طراحی می شود. با اضافه کردن یک فیلتر تطبیق ورودی برای باند بالای uwb (6 تا10 گیگاهرتز) علاوه بر ایجاد تطبیق امپدانس ورودی برای انتقال ماکزیمم توان، مقدار نویز مدار نیز بهینه می شود. ساختار پیشنهادی توانسته است با استفاده از یک ترانزیستور گیت مشترک به عنوان طبقه اول که نسبت به ساختارهای دیگر خطی تر است، و حذف همزمان نویز و بهبود iip3 در طبقه دوم، امکان بکار گیری دو تکنیک حذف نویز و جمع آثار مشتقات را به شکل پهن باند فراهم کند.

با توجه به گسترش سریع تکنولوژی فرا پهن باند، نیاز به مدارهای فرستنده/گیرنده مجتمع با توان و نویز کم روز به روز در حال افزایش است. یکی از بلوک های اساسی در این مدار ها سینتی سایزر فرکانسی است که باید برای کاربردهای فرا پهن باند بهینه شود. هدف اصلی این پایان نامه آنالیز و طراحی سینتی سایزر فرکانسی فرا پهن باند بر پایه حلقه قفل فاز می باشد. قسمت های مختلف حلقه قفل فاز شامل مقسم فرکانسی، نوسان ساز کنترل شده با ولتاژ حلقه ای، آشکارساز فاز/فرکانس، پمپ بار و فیلتر حلقه در تکنولوژی 0.13µm cmos و با منبع تغذیه 1.2v طراحی شده اند. سینتی سایزر طراحی شده تقریبا تمام فرکانس های ds-uwb و mb-ofdm را پوشش می دهد و توان مصرفی آن حداکثر 15mw است. برای پوشش کل محدوده mb-ofdm نیز از دو vco به همراه .....

این رساله، به ارائه روشهای نوین برای تحقق تقویت کننده های توان سوئیچینگ می پردازد و با تمرکز برکاربرد های فرکانس پایین و متوسط تقویت کننده های توانclass-d راهکارهایی برای بهبود عملکردآنها پیشنهاد می نماید. هدف اصلی این تحقیق توسعه تکنیک های جدید تحلیل و طراحی تقویت کننده های با بازدهی و خطسانی بالا در سطح سیستمی و مداری با استفاده از تکنولوژی cmos مدرن می باشد. در این راستا برای نخستین بار یک نوع تقویت کننده سوئیچینگ class-d ارائه می گردد که در این ساختار با تکنیک استفاده از کنترل هیسترزیس دو گانه (dbhc) به هدف افزایش خطسانی و بهبود بازدهی دست یافته ایم. ساختار کنترل هیسترزیس دو گانه پیشنهادی مورد تحلیل قرار گرفته است و روابط کاملی برای برآورد کیفیت عملکرد آن از نقطه نظرهای مختلف (مانند فرکانس سوئیچینگ، مقدار متوسط و حداکثر فرکانس کار مدار، تلفات سوئیچینگ، بازدهی، و خطسانی) ارائه شده است. نتایج تحلیلها و شبیه سازیها بهبود بازدهی به اندازه حداقل 10 درصد و بهبود خطسانی به اندازه 3db را برای ساختار تقویت کننده پیشنهادی نسبت به تقویت کننده های سنتی سوئیچینگ نمایش می دهد. روش پیشنهادی با کاهش قابل توجه تلفات و اعوجاج هارمونیکی کل، در کاربرد های دقیق امکان استفاده از تقویت کننده های سوئیچینگ را به جای تقویت کننده های خطی که موجب تلفات، حجم زیاد، و هزینه بالا بودند، را فراهم می نماید. از طرفی با پیاده سازی در سطح cmos نشان داده ایم که نوآوری فوق برای استفاده در مدارهای مجتمع مناسب می باشند . لذا این روش را برای استفاده در سیستم های موبایل،صوتی و سیستم بر روی تراشه مناسب می کند. در ادامه ضمن ارائه تحلیل غیر خطی ساختارپیشنهادی به روش توازن هارمونیکی، تابع توصیفگری برای آن معرفی گردیده است که موجب ارائه یک فرمول بسته برای مقدار اعوجاج هارمونیکی کل شده است. بررسی عملکرد تقویت کننده فوق در سطح pcb ، کارآیی روش پیشنهادی را به نمایش می گذارد. در نهایت برای ساخت مدار مجتمع در تکنولوژی در دسترس 18/0 از کمپانی tsmc ، تمام پروژه مجددا در این تکنولوژی و در محیط cadence طراحی گردیدکه به جواب های مشابه دست یافتیم، همچنین جانمائی کل مدار با استفاده از virtuoso انجام شده است. واژگان کلیدی: ( تقویت کننده سویچینگ- تقویت کننده صوتی-کلاس d – راندمان-خطسانی-تابع توصیف-جانمائی )

در این رساله یک روش ساده و کارآمد الگوریتمی برای کاهش خطای فاز در حلقه های بازیابی فرکانس حامل که برای مدولاسیون مرتبه بالای qam (حداکثر 256-qam) استفاده می شوند ارائه شده است. روش پیشنهادی با بالاسری کم سخت افزاری و مستقل از مرتبه مدولاسیون، برای کاهش خطای فاز محدوده وسیعی از حلقه های بازیابی فرکانس حامل مناسب است. روش پیشنهادی برای کاهش فاز یک حلقه بازیابی فرکانس حامل که از روش توان چهارم برای تخمین فاز استفاده می کند به کار گرفته شده است. از آنجا که این حلقه، یکی از ساده ترین الگوریتمهای بازیابی فرکانس حامل محسوب می شود افزایش قابلیت آن برای پشتیبانی از مدولاسیونهای مرتبه بالای qam، کارآیی روش پیشنهادی را به نمایش می گذارد. در ادامه حلقه پیشنهادی مورد تحلیل قرار گرفته است و روابط کاملی برای برآورد کیفیت بازیابی فرکانس حامل از نقطه نظرهای مختلف (مانند خطای فاز، حداکثر خطای فرکانس قابل تحمل و حداکثر تغییرات فرکانسی قابل تحمل) ارائه شده است. نتایج تحلیلها و شبیه سازیها بهبود خطای فاز به اندازه حداقل 30db را برای حلقه پیشنهادی نسبت به حلقه سنتی نمایش می دهد. شبیه سازیهای بعدی نشان می دهند که این بهبود منجر به افزایش بهره پردازشی سیستم به میزان 3db و 6db برای مدولاسیونهای 64-qam و 256-qam می شود. شبیه سازیهای حوزه فرکانس نیز رسیدن به خطای فاز -110dbc/hz را در فاصله 10khz از فرکانس اصلی اثبات می کنند. روش پیشنهادی با کاهش قابل توجه خطای فاز حلقه بازیابی فرکانس حامل، امکان استفاده از مدولاسیونهای مرتبه بالاتر که باعث افزایش ظرفیت سیستم مخابراتی در پهنای باند ثابت می شوند را به طراح می دهد. از طرفی قابلیت پشتیبانی روش پیشنهادی از مرتبه های مختلف مدولاسیون qam به همراه استفاده از روشهای شبه نرم افزاری (الگوریتمی)، این روش را برای استفاده در رادیوی نرم افزاری در سطح sdr مناسب می کند.

در این پایان نامه نشان خواهیم داد که گین فعال اسیلاتور در فرکانس های موج میلی متری به ازای هر مقدار جریان، برحسب سایز ترانزیستورها و گین فیدبک اسیلاتور، بر خلاف فرکانس های پایین تر نقطه ی کمینه دارد. از طرف دیگر نشان می دهیم که ماهیت نویز ایجاد کننده نویز فاز اسیلاتور موج میلی متری، با ماهیت نویز در فرکانس های پایین تر متفاوت می باشد. این نویز بیشتر ناشی از تبدیل نویز am به pm و نویز گیت اسیلاتور است که در فرکانس های پایین معمولا در نظر گرفته نمی شود. بنابراین در این پایان نامه به طور کلی ادعای مقیاس کردن قطعات فعال، برای یک اسیلاتور با طراحی بهینه در موج میلی متری رد می-گردد و در عین حال روش ها و تکنیک هایی برای کاهش نویز فاز ارائه می گردد. یکی از مهمترین چالش ها در اسیلاتور موج میلی متری، وجود عناصر پارازیتی است. در این پایان نامه با استفاده از ترانسفورماتور، مدار رزونانسی ای با خازن های پارازیتی ایجاد می گردد که باعث حذف میزان زیادی از خازن ها پارازیتی بدون اضافه کردن مساحت و یا توان در فرکانس مطلوب می گردد. با استفاده از این تکنیک، نویز فاز در مقایسه با یک اسیلاتور عمومی، 5db در آفست 1mhz کاهش و پهنای باند قابل تنظیم 70% افزایش می یابد. بدلیل محدودیت گین قطعات فعال برای سیگنال های بزرگ، استفاده از ترانسفورماتور در طراحی موج میلی متری رایج است. در اینجا روشی موثر برای طراحی ترانسفورماتور با کوپلینگ، گین و ضریب کیفیت بالا ارائه شده است. کوپلینگ و گین ترانسفورماتور طراحی شده 0.75 و 2 است در حالی که ضریب کیفیت هر دو سلف این ترانسفورماتور بزرگ تر از 19 می باشد. در انتهای این پایان نامه نیز جانمایی مدار و شبیه سازی های نهایی مداری اسیلاتور آمده است که نشان دهنده عملکرد خوب نوسان ساز موج میلی متری طراحی شده در فرکانس 57ghz، حتی با تکنولوژی 0.18?m می باشد. نویز فاز این نوسان ساز با توان هسته مرکزی 8.5mw در آفست 1mhzی 89dbc/hz- می-باشد در حالی که دارای پهنای باند قابل تنظیم 1.9ghz است.

growing demands and requires of high data rate systems cause significant increase of high frequency systems for wideband communication applications. as mixers are one of the main blocks of each receivers and its performance has great impact on receiver’s performance; in this thesis, a new solution for ku-band (12-18 ghz) mixer design in tsmc 0.18 µm is presented. this mixer has high linearity and low power consumption and also has appropriate noise figure and conversion gain. in order to improve linearity, post distortion cancellation technique is used. in this technique, the third-order intermodulation of transconductance stage is reduced by adding an auxiliary pmos transistor biased in saturation region in each side of mixer. the effectiveness of the proposed technique is studied by the volterra series and simulation. moreover, to obtain suitable noise figure and conversion gain, an extra inductor is added between source nodes of switching transistors to decrease deteriorating effect of parasitic capacitances of source nodes. the effect of mentioned inductor on indirect flicker noise mechanism is studied. post distortion cancellation and inductor technique is used for conventional common-gate structure. its effectiveness is demonstrated by volterra series. at last, simulation result by ads simulator shows the conversion gain, noise figure and linearity enhancement compared with conventional case.

در این پایان نامه، یک تقویت کننده توان کلاس ab با توجه به الزامات نسل چهارم مخابرات بی سیم در فرکانس مرکزی ghz4/2 طراحی شده است. تقویت کننده از دو طبقه دیفرانسیلیِ آبشاری تشکیل شده است. مهمترین هدف ما در این تحقیق، طراحی یک تقویت کننده توان است که اثر غیرخطی عناصر آن، با روش های مداری، بدون نیاز به روش های خطی سازی متداول مانند پیش اعوجاج دیجیتالی و "حذف و بازیابی پوش "، حذف شوند. در این تحقیق دو تکنیک خطی سازی ارائه شده است. در یکی از تکنیک ها، از خازن های pmos برای خنثی کردن اثر خازن گیت-سورس طبقه توان، در هنگام تغییر وضعیت ترانزیستورها از خاموش به روشن، استفاده شده است. در تکنیک دیگر نیز، به وسیله دو خازن که به صورت ضربدری بسته می شوند اثر تغییرات خازن های گیت-درین در طبقه توان خنثی گردیده است. همچنین برای افزایش پایداری سیگنال بزرگ مدار و افزایش خطینگی و نیز کاهش استرس روی ترانزیستورهای طبقه آبشاری، یک شبکه فیدبک خازنی در طبقه توان به کار رفته است. مدار با تکنولوژی cmos mµ-18/0 طراحی شده است و دارای توان اشباع خروجی dbm 28 و بهره ی سیگنال کوچک dbm 32 است، بازدهی مدار در توان اشباع برابر %35 و در db 6 بازگشت از توان، برابر %10 است. برای بررسی خطینگی، تقویت کننده با سیگنال مدوله شده ی 64qam-ofdm تغذیه شد و به evm ای بهتر از db 31- در توان خروجی dbm 22 دست پیدا کرد. مدار الزامات ماسک استاندارد wimax را نیز رعایت می کند. توان خروجی و pae مدار در شبیه سازی پس از جانمایی به ترتیب، db 8/27 و %9/33 به دست آمد که همگرایی بسیار خوبی با نتایج شبیه سازی اولیه دارد. کلید واژه: تقویت کننده توان، کلاس ab، خطی سازی، wimax، نسل چهارم مخابرات بی سیم.

در این پایان نامه یک تقویت کننده کم نویز در باند فرکانسی 22–29 ghz برای کاربردهای رادار خودرو ارائه می گردد. برای رسیدن به بهره توان کافی به همراه پایداری و ایزولاسیون معکوس مناسب، از دو طبقه ساختار آبشاری استفاده شده است. برای ایجاد تطبیق امپدانس پهن باند، از یک فیلتر نردبانی میان گذر در ورودی و دو شبکه تطبیق l در خروجی استفاده می شود. تطبیق امپدانس بین دو طبقه با استفاده از ترکیب شبکه های peaking سری و موازی انجام شده است. با استفاده از این روش خازنهای پارازیت، جزئی از شبکه تطبیق شده و اثر کمتری بر روی بهره تقویت کننده می گذارند. برای بهبود خطسانی روش پیشنهادی به نام خطی ساز آبشاری که نوع اصلاح شده روش جمع آثار مشتقات بوده و تاثیر ناچیزی بر روی توان مصرفی تقویت کننده می گذارد، ارائه شده است. با در نظر گرفتن اعوجاج ناشی از هر دو ترانزیستور در ساختار آبشاری، این روش نسبت به روشهای معمول خطی سازی از جمله جمع آثار مشتقات بهبود بیشتری در iip3 به ویژه در فرکانسهای موج میلیمتری ایجاد می نماید. ساختار آبشاری این روش باعث کاهش اثر منفی بر روی بهره توان تقویت کننده شده و تاثیر ناچیزی بر روی ایزولاسیون معکوس و به تبع پایداری مدار می گذارد. همچنین، به دلیل استفاده از این روش در طبقه خروجی، نویز فیگر و تطبیق امپدانس ورودی تقویت کننده تغییر چندانی نمی یابد.

مدولاسیون ofdm به عنوان تکنیکی بسیار قوی برای مخابرات با نرخ بالا شناخته شده است که مزایای بسیاری از جمله مقاومت در کانال های چند مسیره دارد. به نحوی که در کانال های چند مسیره و تار شونده، در صورت از بین رفتن بخشی از طیف فرکانسی سیگنال، تنها اطلاعات همان حامل ها از بین رفته و می توان بقیه اطلاعات را از سیگنال دریافتی استخراج کرد. در این راستا برای بهره گیری از پهنای باند وسیعی که uwb در اختیار کاربران قرار می دهد، یکی از شاخه های مهم آن به این نوع مدولاسیون اختصاص داده شده که با نام mb-ofdm شناخته شده است. با توجه به پهنای باند وسیع سیگنال mb-ofdm، استفاده از adcهایی با نرخ بالا برای این سیستم ها ضروری به نظر می رسد. در این پایان نامه، ساختار جدیدی برای گیرنده سیستم های mb-ofdm ارائه شده است که بر مبنای خصوصیت امکان استخراج اطلاعات موجود در بخشی از طیف فرکانسی سیگنال ofdm بدون داشتن بخش های دیگر طیف کامل سیگنال است. بر مبنای این خصوصیت در گیرنده پیشنهادی، با تقسیم کردن طیف فرکانسی سیگنال ofdm به بخش های طیفی کوچک تر، می توان با استفاده از مبدل های آنالوگ به دیجیتال با نرخ کمتر (نسبت به سیگنال اصلی) این بخش ها را به صورت دیجیتال درآورده و اطلاعات استخراج شده از بخشهای فرکانسی را با یکدیگر تلفیق کرد. لازم به ذکر است که ساختار پیشنهادی اهمیت خود را در سیستم های ofdm با باند وسیع نشان می دهد. ابتدا ساختار ارائه شده در این پایان نامه با استفاده از مدل کامل فرستنده-گیرنده شبیه سازی شده و عملی بودن آن بررسی شده است. سپس با توجه به جدید بودن ساختار، نکات عملی خاص این ساختار از قبیل فیلترهای ورودی، اثر نویز فاز بر گیرنده جدید، همسان سازی زمانی و فرکانسی، جبران سازی کانال و دمدولاسیون ofdm مورد بررسی دقیق قرار گرفته و در نهایت دو بخش همسان سازی و جبران ساز کانال با توجه به تغییراتی که در آنها پدید آمده است بررسی شده و دو روش همسان سازی زمانی و یک روش همسان سازی فرکانسی به طور دقیق تر آنالیز و شبیه سازی شده است. با توجه به حساسیت مدولاسیون ofdm نسبت نویز فاز، اثر نویز فاز بر روی گیرنده ofdm معمول به صورت تحلیلی بررسی شده و سپس با ارائه روابط تحلیلی برای اثر نویز فاز بر روی گیرنده پیشنهادی، مقایسه ای بین اثر نویز فاز بر روی گیرنده ها انجام شده است. در نهایت نشان داده شده است که اثر نویز فاز بر روی گیرنده پیشنهادی این تحقیق نسبت به گیرنده معمول ofdm تفاوتی ندارد. همچنین برای به دست آوردن مدل های واقعی، کلیه مراحل شبیه سازی با در نظر گرفتن تعداد بیت های واقعی نیز انجام شده و اثر تعداد بیت ها در بلوک های مختلف ارزیابی شده است. با توجه به این که با استفاده از گیرنده ی پیشنهادی تغییراتی در بخش های ورودی سیگنال دیجیتال در گیرنده به وجود آمده است دو بلوک مهم در ورودی گیرنده یعنی همسان سازی زمانی و همسان سازی فرکانسی از لحاظ عملی مورد توجه قرار گرفته و نکات قابل توجه برای پیاده سازی آن ها از جمله پیچیدگی، ساده سازی طرح برای امکان پیاده سازی، تعداد ضرب کننده و منابع مورد نیاز، حداکثر فرکانس کاری و تعداد بیت های لازم مورد بررسی واقع شده است. همچنین پیاده سازی آن ها به صورت کد توصیف سخت افزار انجام شده و برای نمونه نتایج پیاده سازی بر روی یک fpga از شرکت xilinx بررسی شده است. واژه های کلیدی: گیرنده های پهن باند، مدولاسیون ofdm، fpga، پردازش زیرباند، نویز فاز، همسان سازی زمانی، همسان سازی فرکانسی.

طراحی میکسر در فرکانس های بالا، نظیر باند k، با چالش های فراوانی روبرو است زیرا میان پارامترهای آن مصالحه ی شدیدی برقرار می باشد. در این پایان نامه برای طراحی یک میکسر باند k در تکنولوژی µm cmos 18/0، دو تکنیک شبکه ی ? و pdc به طور همزمان در یک میکسر پیاده سازی شده اند که نتیجه ی آن بهبود بهره، پهنای باند، عدد نویز و خطینگی است. شبکه ی ? با ایجاد قطب های موهومی در پاسخ فرکانسی سیستم، بدون افزایش توان مصرفی باعث افزایش پهنای باند و بهره می-گردد. همچنین تکنیک pdc با حذف هارمونیک مرتبه ی سوم جریان، خطینگی را بهبود می بخشد. شبکه ی ? استفاده شده در این پایان نامه با یک راهکار جدید پیاده سازی شده است که علاوه بر بهبود پارامترها، طراحی میکسر را در فرکانس های بالا امکان پذیر می کند. در این روش تنها یک سلف بین طبقه ی ورودی و کلید زنی قرار گرفته و اندازه ی ترانزیستورهای اطراف این سلف طوری تنظیم می شود که خازن های پارازیتی این ترانزیستورها نقش خازن های شبکه ی ? را بازی کنند. در نتیجه دیگر نیازی به افزودن خازن های خارجی نبوده و از اثر مخرب خازن های پارازیتی نیز استفاده ی مفید و بهینه کرده-ایم. نکته ی مهم در ترکیب این دو تکنیک این است که تکنیک pdc با خازن های پارازیتی خود کمبود خازن شبکه ی ? را جبران کرده و در نتیجه این شبکه را بدون نیاز به خازن خارجی، تکمیل می گرداند. این مهم ترین عاملی است که امکان ترکیب دو تکنیک فوق را فراهم می سازد. محل قرار گرفتن قطب-های ایجاد شده توسط شبکه ی ? در کارایی ایده ی پیشنهادی بسیار مهم بوده که این موضوع با نرم افزار matlab شبیه سازی شده و محل بهینه ی این قطب ها معین گردیده است. در نهایت میکسر مورد نظر در تکنولوژی µm cmos 18/0 و توسط نرم افزارهایcadence و ads momentum شبیه سازی شده است. فرکانس ورودی میکسرghz 25-18 با توان سیگنال dbm 50- بوده و توان سیگنال طبقه ی کلید زنیdbm 1- می باشد. نتایج شبیه سازی نشان می دهد که میکسر پیشنهادی به ترتیب دارای db 36/3، db 2 و db 6 بهبود در بهره، عدد نویز و خطینگی نسبت به حالت متداول با توان مصرفی یکسان است. همچنین توان مصرفی میکسر مورد نظر به همراه مدار بایاس طراحی شده برای آن، برابر mw 68/9 می باشد.

تا کنون روش های متعددی برای کاهش نویز فاز اسیلاتورها ارائه شده است. معمولاً اکثر این روش ها منحصر به نوع خاصی از اسیلاتورها بوده و همه جا قابل استفاده نیستند. در این پایان نامه برای اولین بار با استفاده از تقویت کننده های پارامتری حساس به فاز، روشی کاملاً جامع برای کاهش نویز فاز اسیلاتورها ارائه نموده ایم. در این روش اسیلاتور به عنوان یک بلوک در نظر گرفته شده و سیگنال خروجی آن پس از عبور از یک تقویت کننده حساس به فاز پارامتری، در شرایطی خاص، نویز فاز آن به طور قابل توجهی کاهش می یابد. تقویت کننده های پارامتری نوع خاصی از تقویت کننده ها هستند که به جای تأمین توان لازم جهت تقویت از منابع dc، این توان را از منابع سیگنال متناوب با فرکانس خاصی که منبع pump نامیده می شوند، تأمین می نمایند. در این پایان نامه پس از معرفی و بررسی انواع ساختارهای تقویت کننده های پارامتری، بر روی ساختارهای حساس به فاز پارامتری متمرکز شده و ایده کاهش نویز فاز را توسط آنان شرح نموده ایم. بدین منظور چهار ساختار مختلف حساس به فاز را از نظر تأثیر بر روی نویز فاز سیگنال، مورد بررسی قرار داده و برای هر یک مدل تحلیلی مناسبی استخراج نموده-ایم. سپس مدل های تحلیلی ارائه شده برای هر ساختار را با نتایج شبیه سازی نرم افزاری مقایسه و صحت آن ها را تایید نموده ایم. یکی از ساختارهای جدیدی که مورد بررسی قرار داده ایم ساختارهای پارامتری upconverter حساس به فاز می باشند. خاصیت جالب توجه این ساختارهای جدید این است که سیگنال upconvert شده خروجی آن ها می تواند نویز فازی بهتر از نویز فاز سیگنال ورودی داشته باشد. با بیان این خاصیت، این تقویت کننده ها قابلیت تولید سیگنال های با نویز فاز کم، در فرکانس های بالا را به وسیله اسیلاتورهای فرکانس پایین تر ایجاد می کنند به طوری که می توان انتظار داشت که در محدوده فرکانسی موج میلی متری و تراهرتز کاربردهای وسیعی پیدا کنند. روش مطرح شده همچنین در تکنولوژی های مدار مجتمع که ساخت مدار به طور یکپارچه بسیار حائز اهمیت است کاربردی بوده و توسط آن می توان اسیلاتورهای با نویز فاز مناسب و کاملاً یکپارچه طراحی نمود. پس از تشریح روش پیشنهادی و یافتن مدل های تحلیلی، برای نشان دادن کاربرد روش پیشنهادی دو ساختار از این تقویت کننده های پارامتری را با استفاده از عناصر موجود در پروسه 0.18µm cmos و به عنوان نمونه طراحی نموده ایم. تقویت کننده های طراحی شده از نوع تقویت کننده های پارامتری توزیع شده هستند. مدار اول، تقویت کننده تبهگنی همدوس موج رونده با فرکانس 2.5ghz و مدار دوم از نوع موج ایستان با فرکانس 10ghz می باشد. در ساختار اول، نویز فاز خروجی 8db و در ساختار دوم 10db نسبت به نویز فاز سیگنال ورودی بهبود یافته است.

یک مبدل زمان به دیجیتال سیستمی است که ورودی آن یک بازه زمانی بوده و خروجی آن برابر با کد دیجیتال متناسب با طول بازه زمانی می باشد. با توجه به پیشرفت های شگرف تکنولوژی ساخت مدارات مجتمع، ایده ها و روش های گوناگونی جهت پیاده سازی اینگونه مدارات ارائه شده است. در این پایان نامه ساختاری نوین برای یک مبدل زمان به دیجیتال با رزولوشن بالا و با قابلیت شکل دهی نویز کوانتیزیشن پیشنهاد شده است. در این ساختار، برای اولین بار، ایده ترکیب تقویت کننده بازه زمانی با نوسان کننده روشن و خاموش شونده استفاده گردیده است. با استفاده از ایده مذکور، طراحی بقیه قسمتهای مبدل زمان به دیجیتال بسیار ساده می شود. همچنین، برای کاهش زمان پاسخ دهی مدار تقویت کننده زمان، روشی جدید تحت عنوان مقایسه با آفست پیشنهاد گردیده که زمان پاسخ دهی مدار تقویت کننده زمان را به اندازه 5.6 برابر بهبود می بخشد. در ساختار مبدل زمان به دیجیتال پیشنهادی، از یک عدد تقویت کننده زمان، یک عدد حلقه نوسان کننده روشن و خاموش شونده، دو عدد مقایسه کننده آفست دار، سه عدد شمارنده و دو عدد جمع کننده به همراه بافرهای مورد نیاز برای قسمتهای مختلف مدار، بهره برده شده است. ساختار پیشنهادی در تکنولوژی 0.18 میکرومتر cmos طراحی شده و با استفاده از نرم افزار ads شبیه سازی گردیده است. رزولوشن زمانی بدست آمده برای ساختار مذکور در حالتی که به صورت مبدل زمان به دیجیتال تک اندازه گیر بکار رود، برابر با 5 پیکوثانیه و در حالتی که به صورت مبدل زمان به دیجیتال با قابلیت شکل دهی نویز کوانتیزیشن بکار رود، برابر با 1.25 پیکو ثانیه بدست آمده است. این مبدل زمان به دیجیتال با محدوده دینامیکی بدون علائم غیرخطسانی 525 پیکوثانیه ای و فرکانس اندازه گیری متوالی ms/s 5، مصرف توانی برابر با 3.4 میلی وات دارد. کلید واژه: تقویت کننده بازه زمانی، شکل دهی نویز کوانتیزیشن،مبدل زمان به دیجیتال، مقایسه با آفست، نوسان کننده روشن و خاموش شونده.

کاهش سریع اندازه عناصر ‏cmos‏ نگرانی های جدیدی در رابطه با قابلیت اطمینان ‏ مدارها ایجاد کرده ‏است که از مهمترین اینها می توان پدیده ناپایداری ناشی از بایاس منفی و دما ‏‎(nbti)‎ ‏ را نام برد. این ‏پدیده ترانزیستورهای ‏pmos‏ را تحت تأثیر قرار می دهد و سبب افول عملکرد ‏ مدار می شود. بعد از ‏nbti، پدیده‎ ‎های تزریق حاملهای داغ‎(hci) ‎ ‏ و شکست دی الکتریک وابسته به زمان ‏‎(tddb)‎ ‏ نیز تأثیر ‏بسزایی در کاهش قابلیت اطمینان مدارهای ‏vlsi‏ دارند. از این رو ضروری است که روشهایی ارائه شود ‏که این پدیده را بصورت دقیق مدل سازی و شبیه سازی کند و برای جبران افول عملکرد مدار در پی این ‏پدیده تکنیکهایی ارائه گردد تا بتوان مدارهایی با قابلیت اطمینان بالا برای طول عمر مورد نظر طراحی ‏کرد.‏ یکی از این روشها تعیین اندازه ترانزیستورها با درنظر گرفتن حاشیه اضافی برای مقابله با افت قدرت ‏ ‏ناشی از ‏nbti‏ است. در این رساله تکنیک جدیدی برای تعیین اندازه ترانزیستورهای یک مدار معرفی ‏می شود که علاوه بر ‏nbti‏ اثر ‏hci‏ را به طور همزمان در نظر می گیرد و هر ترانزیستور بسته به میزانی ‏که تحت تنش ‏ قرار می گیرد و متناسب با میزان افزایش مقاومتش، اندازه اش زیاد می شود. این روش ‏علاوه بر پیچیدگی کمتر در محاسبات، مساحت اضافی مدار را نیز کاهش می دهد. ‏ روش دیگر برای افزایش قابلیت اطمینان در مدارها بکارگیری سنسورهایی بر روی تراشه است که بدون ‏ایجاد اختلال و تغییر در مدار اصلی وضعیت پدیده های اثر گذار روی قابلیت اطمینان مدار را پایش می-‏کنند. در این راستا سنسور جدیدی بر اساس اندازه گیری تغییرات زمان گذر خروجی یک اینورتر برای ‏اندازه گیری ‏nbti‏ ارائه می شود. طراحی تفاضلی این سنسور اثر تغییرات مشترک محیطی را بر روی ‏خروجی کم می کند. زمان اندازه گیری در این سنسور بسیار کم است و در عین داشتن حساسیت لازم، در ‏برابر تغییرات فرآیند ‏ ساخت، دما و ولتاژ هم بطور قابل قبولی کار می کند. از دیگر مزایای این سنسور این ‏است که تغییرات خروجی تنها متأثر از پدیده ‏nbti‏ است و پدیده های دیگر نظیر ‏hci‏ در خروجی آن ‏تأثیری ندارد.‏ با استفاده از ایده اندازه گیری تغییرات زمان گذر خروجی که در این سنسور به کار گرفته شده است، ‏سنسورهایی برای ‏hci‏ و ‏tddb‏ ارائه می گردد. در هر مورد از این سنسورها روابط تحلیلی به همراه ‏شبیه سازی های مداری ارائه می شود که نشان دهنده ی نحوه طراحی و عملکرد مطلوب سنسورها می باشد. ‏ در ادامه در این رساله نشان می دهیم که ایده استفاده از تغییر زمان گذر برای کاربردهای دیگری مانند ‏سنسور تشخیص عدم تطابق بین ترانزیستورهای ‏pmos‏ و ‏nmos‏ و همچنین شناسایی تراشه ها نیز ‏قابل استفاده است. برای این منظور مدارهای جدیدی نشأت گرفته از سنسورهای پایش که در بالا معرفی ‏شد ارائه می گردد. شبیه سازیها عملکرد مطلوب هر یک از کاربردهای فوق را تأیید می نماید. ‏

این پایان نامه به بررسی و طراحی اسیلاتورهای مبتنی بر موج می پردازد. اسیلاتورهای مبتنی بر موج، اسیلاتورهایی هستند که از تکنیک های مایکروویوی بهره می برند تا امکان استفاده از بیشینه ظرفیت یک تکنولوژی در فرکانس های بالا را فراهم نمایند. هدف اصلی این پایان نامه افزایش گستره ی فرکانس خروجی اسیلاتور در این نوع اسیلاتورها با ساختار خروجی چندفازه می باشد. ابتدا به کمک آنالیز اسیلاتور موج رونده ، تلفات وابسته به خط انتقال در این نوع اسیلاتور کاهش داده می شود، سپس به بررسی فرکانس خروجی اسیلاتور و ارائه تکنیکی برای افزایش گستره ی فرکانس خروجی می پردازیم. در نهایت با استفاده از این تکنیک، اسیلاتوری با خروجی 8 فازه، گستره ی فرکانس خروجی 3.1 گیگاهرتز و نویزفاز -101dbc/hz در آفست 1 مگاهرتز، نزدیکی فرکانس مرکزی 31.5 گیگاهرتز طراحی شده است. این اسیلاتور، توان 27.4 میلی وات از یک منبع ولتاژ 1.8 ولتی مصرف می نماید. برای طراحی از نرم افزار شبیه سازی 0.18 µm tsmc برای تکنولوژی cmos استفاده کردیم.

این رساله به طراحی تقویت کننده توان با راندمان بالا برای نسل چهارم سیستم های مخابراتی می پردازد. بدین منظور از ساختار قطبی که متشکل از یک تقویت کننده فرکانس رادیویی جهت تقویت سیگنال فاز و یک تقویت کننده پوش جهت تقویت سیگنال دامنه می باشد استفاده شده است. تقویت کننده فاز پیشنهادی بر مبنای یک تقویت کننده کلاس e است که در آن با توجه به تلفات موجود در سوئیچ و سلف ها روابط جدیدی جهت به دست آوردن راندمان حداکثر ارائه شده است. در این تقویت کننده پیشنهادی که شبه کلاس e نام دارد، نشان داده شده است که با در نظر گرفتن سوئیچ غیر ایده آل، شرایط اولیه جهت رسیدن به ماکزیمم راندمان بهینه نیست. در نتیجه، برای اولین بار تمامی پارامترهای ورودی شامل ولتاژ سوئیچ و شیب آن در لحظه روشن شدن، چرخه کار، نسبت فرکانس مدار lc موازی به فرکانس کاری مدار، مقاومت سوئیچ، توان خروجی و ولتاژ شکست سوئیچ در طراحی در نظر گرفته شده اند. مقادیر بهینه المان های مدار جهت رسیدن به حداکثر راندمان با حل معادلات به دست آمده توسط روش های عددی حاصل می شوند. به علاوه، با گسترش فضای طراحی، دستیابی به طراحی بهینه از نظر راندمان، پیاده سازی و قابلیت مجتمع سازی به صورت تحلیلی امکان پذیر شده است. در قسمت دوم این رساله به طراحی تقویت کننده قطبی با راندمان و خطینگی بالا با استفاده از ساختار تقویت کننده فاز پیشنهادی می پردازیم. جهت افزایش راندمان متوسط برای سیستم های نسل چهارم، طراحی تقویت کننده در سطحی از منبع تغذیه که بیشترین تاثیر را در توان خروجی دارد، انجام شده است. با توجه به اینکه اثر حافظه در سیگنال های نسل چهارم قابل چشم پوشی نیست، به بررسی منابع تولیدکننده حافظه در سیستم قطبی با کمک شبیه سازی همزمان قسمت های آنالوگ، rf و دیجیتال سیسستم قطبی، پرداخته شد. در نهایت جهت برآورده کردن شرایط ماسک و اندازه بردار خطا از روش خطی سازی پیش اعوجاج دهنده چندجمله ای حافظه دار استفاده شد. روش چندجمله ای حافظه دار با حذف همزمان اعوجاج های am/am و am/pm و کاهش اثرات حافظه به خوبی شرایط ماسک و اندازه بردار خطا را برآورده می کند. تقویت کننده rf پیشنهادی در مقایسه با طراحی قدیمی 7% افزایش در راندمان و db 5/0 افزایش در توان خروجی را نشان می دهد. در ادامه به طراحی دو تقویت کننده پوش مناسب (خطی و هایبرید) جهت استفاده در ساختار قطبی که دارای ویژگی مقاومت خروجی پایین و پهنای باند و نرخ تغییر خروجی بالا بوده و در طراحی آن ها، تاثیر متقابل تقویت کننده پوش و تقویت کننده rf در نظر گرفته شده است، پرداخته شد. جهت افزایش راندمان کلی سیستم قطبی، از روش های پیشرفته شکل دهی دامنه و برش دامنه جهت کاهش papr استفاده شد. با استفاده از روش برش دامنه راندمان کل سیستم 4% بهبود می یابد. همچنین اثر تاخیر دامنه و فاز مورد بررسی قرار گرفت و راه حلی برای کاهش آن با استفاده از خطی سازی کل سیستم پیشنهاد شد. در نهایت تقویت کننده در تکنولوژی 0.18 m cmos پیاده سازی شد. با توجه به نتایج شبیه سازی ها در صورت استفاده از سلف های خارج از تراشه و همچنین استفاده از سلف bondwire راندمان مدار افت ناچیزی نسبت به شبیه سازی نشان می دهد.

در این پایان¬نامه یک فیلتر میان¬گذر با ضریب کیفیت بالا، با استفاده از سا¬ختار فیلترهای چند مسیره¬ای طراحی شد¬ه است. ا¬¬گرچه فیلترهای چند مسیره¬ای به دلیل ویژگی¬هایی همچون ضریب کیفیت بالا، قابلیت مجتمع پذیری، قابلیت تنظیم¬پذیری و .... بسیار مورد توجه طراحان مدارهای مجتمع قرار گرفته¬اند، اما اغلب فیلترهای چند مسیره¬ای، برا¬ی فرکانس¬های زیر سه گیگا¬هرتز طراحی شد¬ه¬اند. بررسی¬های انجام شده در این پایان¬نامه، نشان می¬دهد که ا¬لمان¬های پارازیتیک سوئیچ و تولید کلاک¬ با فازهای مختلف مهمترین چالش¬ها¬ی موجود به منظور پیا¬د¬ه¬سازی این گروه از فیلترها در فرکانس¬های بالا می¬باشد. روشی ارائه شد¬ه است که به کمک آن بتوان یک فیلتر چند مسیره¬ای در فرکانس مرکزی ده گیگا¬هرتز پیاده¬سازی نمود. در این روش به منظور کاهش اثر خازن¬های پارازیتیک سوئیچ از سلف¬های سری در شماتیک موازی فیلترهای چند مسیره¬ای استفاده شد¬ه است. این تکنیک علا¬وه بر آن¬که تغییر چندانی در ساختار فیلترهای چند مسیره¬ای ایجاد نمی-کند، به طور قابل توجهی موجب بهبود پا¬سخ فرکانسی فیلتر در فرکانس بالا می¬شود. به منظور حل مشکل دوم یعنی تولید کلاک¬های ورودی با فازهای مختلف، از خط تاخیر پسیو استفاده شده است. خط تاخیر پسیو از یک مجموعه سلف و خازن به منظور تولید تاخیر مورد نیاز تشکیل شده است. این روش کمک می¬کند که تولید کلاک¬های ورودی عملی¬تر و راحت¬تر باشد. در نهایت با استفاده از اید¬ه¬های مطرح شده، موفق به پیاده-سازی یک فیلتر چهار مسیر¬ه¬ای در فرکانس مورد نظر شده¬ایم به گونه¬ایی که پاسخ فرکانسی فیلتر نسبت به ساختار متد¬اول در حدود ده دسیبل بهبود داشته است. کلید واژه: فیلترهای میان¬گذر، فیلترهای چند مسیره¬ای، ضریب کیفیت، کلاک¬های چند فازه، خط تاخیر پسیو.

امروزه مشکل تولید سیگنال های تربیعی، به واسطه ی نقش کلیدی آن ها در گیرنده های تبدیل مستقیم، نظر بسیاری از طراحان مدار را به خود جلب نموده است. کارآمدترین روش برای تولید سیگنال های تربیعی، استفاده از نوسان ساز تربیعی کنترل شونده با ولتاژ (qvco) است. به دلیل شرایط سختی که در استانداردهای مخابراتی برای حداکثر نویزفاز قابل قبول وجود دارد، چالش بزرگ در طراحی این بلوک، طراحی با نویزفاز بسیار کم و دقت فاز بالا است. در این پایان نامه پس از بررسی عوامل موثر بر نویزفاز نوسان ساز تربیعی، به بررسی بهترین نویزفاز قابل دسترسی در آن پرداخته شد. سپس بر مبنای این عوامل، نوسان ساز تربیعی کلاس-c با تزویج فراهارمونیک ارائه شد که در مقایسه با ساختارهای ارائه شده قبلی نویزفاز کمتری دارد. با توجه به اهمیت مشخصه خطای فاز در نوسان سازهای تربیعی با تزویج فراهارمونیک و نظر به آنکه تا کنون فرمول بسته ای برای خطای فاز این ساختارها ارائه نشده بود، ابتدا روابط مربوط به خطای فاز در یک نوسان ساز تربیعی فراهارمونیک به دست آمد. سپس این روابط به ساختار پیشنهادی تعمیم داده شد و صحت روابط در هر دو حالت بررسی شد. به دلیل زیاد بودن خطای فاز این نوسان ساز، با استفاده از یک روش تزویج دیگر، ضریب تزویج به طریقی افزایش داده شد که بدون تغییر نویزفاز مدار، خطای فاز تا میزان نصف کاهش یافت. به این ترتیب ایراد ساختار اولیه تا حد زیادی برطرف گردید. بر مبنای ساختار پیشنهادی یک نوسان ساز تربیعی ghz 5 در فناوری tsmc-rfcmos mµ0.18 طراحی و شبیه سازی شد. با تغییر ولتاژ کنترلی از 0 تا 1.8 ولت، فرکانس نوسان qvco از ghz 4.58 تا ghz 5.42 قابل تغییر است. همچنین نتایج شبیه سازی نهایی نشان داد که تغییرات نویزفاز در آفست فرکانسی mhz 3 نسبت به فرکانس نوسان در محدوده فرکانسی مورد نظر ازdbc/hz -135.2 تا dbc/hz -138 و تغییرات fom از 187.4- تا 188.9- است. توان مصرفی هسته اصلی مدار ارائه شده از منبع تغذیه 1.8 ولت mw 19.8 است.

در این رساله، ابتدا مهمترین چالش¬های طراحی مدولاتورهای سیگما- دلتای زمان گسسته در کاربردهای باند وسیع مورد مطالعه قرار گرفته و برخی از راهکارهای اخیر ارائه شده در این خصوص بطور اجمالی بررسی شده¬اند. با توجه به اینکه تقویت¬کننده¬های عملیاتی با توان مصرفی بالا، به عنوان یکی از مهمترین عوامل محدود کننده عملکرد این مدولاتورها در کاربردهای باند وسیع می¬باشند، هدف اصلی این رساله ارائه¬ی راهکاری جدید برای کاهش تعداد این تقویت کننده ها و تاثیر نامطلوب آن¬ها بر توان مصرفی مدولاتورها بوده است. لذا در این راستا برای اولین بار مفهوم جدیدی بنام انتگرال¬گیری پارامتریک mos در مدولاتورهای زمان گسسته معرفی می-شود که بدون استفاده از تقویت کنندههای عملیاتی و افت عملکرد مدولاتور، قادر به انتگرالگیری در داخل فیلتر حلقه می¬باشد. در این رساله، دو مدار انتگرالگیر جدید با استفاده از این مفهوم ارائه شده و از نظر تابع تبدیل، خطینگی و نویز حرارتی مورد تحلیل قرار می¬گیرند. سپس هر دو مدار در تکنولوژی 0.18 µm cmos طراحی و پس از جانمائی توسط نرم افزار شبیهساز spectre/cadence، با مدار متعارف انتگرالگیر سوئیچ شونده فعال مقایسه می¬شوند. در پایان به منظور اثبات کارائی این برخی از انتگرالگیرهای فعال در سه ساختار مختلف مدولاتورهای σδ، شامل یک مدولاتور مرتبه دو و دو مدولاتور مرتبه چهار توسط مدارهای جدید پیشنهادی جایگزین شده¬اند. با توجه به نتایج حاصل از شبیه¬سازی¬های بعد از جانمائی بلوک¬های انتگرالگیری در این مدولاتورها، می¬توان نتیجه گرفت که مدارهای پیشنهادی با جایگزینی برخی از انتگرالگیرهای فعال پر مصرف تاثیر بسزایی در افزایش کارائی و عملکرد مدولاتورهای زمان گسسته در کاربردهای سرعت بالا دارند. این شبیهسازی¬ها ضمن تائید کارائی مدارهای پیشنهادی در جایگزینی انتگرالگیرهای تاخیردار مدولاتورهای باند وسیع (به عنوان مثال سه ساختار با پهنای باند ورودی به ترتیب 6/25، 6/25و 12/5مگاهرتز و دقتهای به ترتیب 9، 10 و 13 بیت)، کاهش توان مصرفی این ساختارها را (در حدود 30 درصد) در مقایسه با مدارهای متعارف تائید می¬کنند.

در این پایان نامه یک مبدل آنالوگ به دیجیتال نرخ نایکوئیست تقریب متوالی 7 بیت با سرعت نمونه برداری 3 گیگا نمونه برثانیه در تکنولوژی 0.18 um cmos ارائه می شود. این مبدل با استفاده از موازی کردن ۱۵مبدل تقریب متوالی طراحی شده است. در مبدل های هر یک از کانال ها از اطلاعات زمانی مقایسه گر ولتاژ برای افزایش سرعت استفاده شده که باعث افزایش 1.6 برابری سرعت آنها گردیده است. همچنین ساختار شبه c-2c بهبود یافته ای در مبدل دیجیتال به آنالوگ داخلی آنها استفاده شده که مصرف توان را تا میزان 65 درصد کاهش داده است. همچنین روشی برای کالیبراسیون مقایسه گر زمان پیشنهاد داده شده است. از این مبدل می توان در گیرنده هایی که سیگنال ورودی با پهنای باند بالایی دارند، استفاده کرد. برای مثال در گیرنده های ارتباط بیسیم در مسافت های کوتاه که با سرعت بالا و مبتنی بر ofdm کار می کنند. هر یک از مبدل های تقریب متوالی شامل یک مبدل دیجیتال به آنالوگ، یک مقایسه گر ولتاژ، دو مقایسه گر زمان، قسمت های دیجیتال که سیگنال های کنترلی مورد نیاز را تولید می کنند و همچنین یک نمونه گیر ولتاژ می باشند. برای هر یک از مبدل های دیجیتال به آنالوگ قسمت هایی برای کالیبره کردن و حذف اثر تخریبی خازن¬های پارازیتی موجود در گره های میانی وجود دارد. آفست مقایسه گر ولتاژ هر یک از مبدل ها نیز با استفاده از مدارهای دیجیتال و یک مبدل دیجیتال به آنالوگ کالیبره می-گردد. کالیبراسیون عدم تطابق ناشی از موازی کردن مبدل ها که شامل آفست، بهره و اختلافات زمانی بین کلاک کانال های مختلف می باشد، در نظر گرفته شده است. برای کالیبراسیون آفست و بهره از سه مبدل اضافی که فقط در زمان های کالیبراسیون فعال می گردند، استفاده می شود. همچنین کالیبراسیون زمانی با اعمال سیگنال سینوسی معین و تنظیم میزان تاخیر بلوک های تاخیر که در مسیر کلاک هر یک از کانال ها قرار گرفته اند، صورت می پذیرد. از شبیه سازی مبدل طراحی شده در نرم افزار ads برای ورودی های با فرکانس محدوده نرخ نایکوئیست نتایج زیر بدست آمد. تعداد بیت موثر برای هر یک از مبدل¬های تقریب متوالی بیش از ۶.۵ بیت و sfdr=-52.8dbc ، همچنین برای ساختار موازی نیز تعداد بیت موثر بیش از ۶.15 بیت و مقدار sfdr=-45dbc حاصل شد. مبدل دارای مصرف توان 150mw با ولتاژ تغذیه ۱.۸ ولتی می باشد که ضریب شایستگی آن برابر با 700 fj/conv-step خواهد بود.

این رساله به طراحی دو میکسر توان با استفاده از تکنولوژی cmos180 نانومتر می پردازد. میکسر توان پیشنهادی اول با ساختار تاشده برای کاربردهای برد-کوتاه مانند بلوتوث کاربرد دارد. در حالی که میکسرتوان پیشنهادی دوم در باند k عمل می نماید و قابل پیاده سازی به صورت آرایه ای، برای تولید سیگنال خروجی با توان بزرگ (حدودا یک وات) است. میکسرتوان پیشنهادی اول با اعمال تکنیک تاشدگی در ساختار میکسر گیلبرت، طراحی شده است. با استفاده از روش سورس تبهگنی در طبقه ترارسانایی، خطینگی مدار بهبود یافته است. همچنین با استفاده از یک طبقه کسکد در خروجی، بیشینه مجاز سوئینگ ولتاژ در گره خروجی افزایش داده شده است. به علاوه؛ برای کاهش اثرات نامطلوب خازن های پارازیتی در گره خروجی، از تکنیک شبکه ? برای گسترش پهنای باند و افزایش بهره تبدیل استفاده شده است. متوسط بهره تبدیل مدار در بازه فرکانسی 6-1 گیگاهرتز، معادل6.7 دسی بل می باشد. نقاط فشردگی بهره یک دسی بل خروجی، op1db، و تقاطع مرتبه سوم خروجی، oip3، نیز به ترتیب برابر dbm8.1 و dbm17.1 بدست آمده است. در این مدار متوسط توان سیگنال خروجی dbm7.2 می باشد. در مدار میکسر توان پیشنهادی دوم، با به کارگیری تکنیک سورس تبهگنی خطینگی مدار افزایش یافته است. همچنین با استفاده از یک طبقه کسکد شامل ترانزیستورهای با عرض گیت ضخیم، بیشینه مجاز سوئینگ ولتاژ در گره خروجی افزایش داده شده است. در نهایت با پیاده سازی شبکه ? و حذف اثرات نامطلوب خازن های پارازیتی، بهره و پهنای باند مدار بهبود یافته است. پیاده سازی این شبکه با اضافه کردن یک سلف و به کمک خازن های پارازیتی گره خروجی صورت گرفته است. بدین ترتیب نیاز به افزودن خازن های اضافی نخواهد بود. تطابق امپدانس خروجی در بازه فرکانسی 23-18 گیگاهرتز، بهتر از 10- دسی بل می باشد. متوسط بهره تبدیل مدار در پهنای باند 5 گیگاهرتز، معادل 4.2 دسی بل است. نقاط فشردگی بهره یک دسی بل خروجی، op1db، و تقاطع مرتبه سوم خروجی، oip3، به ترتیب برابر dbm6.2 و dbm16.2 بدست آمده است. توان متوسط سیگنال خروجی در پهنای باند 5 گیگاهرتز برابر dbm5.8 بدست آمده است. کلید واژه : میکسرتوان– سلول گیلبرت - تکنیک شبکه ?–فرستنده قطبی- ساختار آرایه ای.

چکیده ندارد.

چکیده ندارد.

در این پایان نامه روشی نوین جهت رفع تداخل با سیستم های باند باریک موجود در محدوده فراپهن باند پیشنهاد شده است. این روش بر مبنای ترکیب دو مشتق پالس گوسی است. در این میان با یک انتخاب مناسب ترکیبات دو مشتق چهارم و پنجم، دو مشتق چهارم، و دو مشتق پنجم جهت حذف فرکانس باند باریک مورد بررسی قرار گرفت. با اینکه مشتق چهارم به تنهایی شرایط ماسک فراپهن باند را برآورده نمی سازد، ترکیبات ذکر شده در بالا توانایی برآورده کردن محدودیت های ماسک را دارا هستند. در این طراحی سعی بر آن شده است تا ارتباط رفتار دو پالس در حوزه زمان و فرکانس به صورت تحلیلی مورد بررسی قرار گیرد. حاصل تلاش ها پیداکردن فرمول هایی جهت تعیین نقطه و یا نقاط حذف تداخل باند باریک با تغییر تأخیر زمانی بین دو سیگنال ترکیب شده می باشد. با این روش، طراحی پالس به صورت وفقی امکان پذیر خواهد بود. به عبارت دیگر نیازی به انجام شبیه سازی جهت تعیین نقطه و یا نقاط حذف تداخل نمی باشد و رفتار فرکانسی پالس طراحی شده قابل پیش بینی است. در نهایت با شبیه سازی تئوری ارائه شده در نرم افزار matlab، صحت روابط به دست آمده مورد تایید قرار گرفت. در بخش دوم این پایان نامه پالس های طراحی شده جهت تولید در ساختار مبدل دیجیتال به آنالوگ که اخیراً ارائه شده است و دارای قابلیت بسیار بالایی در تولید پالس های دلخواه می باشد به صورت مداری و با شبیه سازی در نرم افزار hspice پیاده سازی شد. با طراحی دوباره مدار و با استفاده از تکنولوژی mµ 13/0 cmos و همچنین بهبود سوییچ های مدار جهت بالاتر بردن سرعت سوییچینگ، پالس های طراحی شده به خوبی شبیه سازی گردید و عملکرد مدار مورد تایید قرار گرفت. به علت وجود نویز و همچنین تقریب های استفاده شده جهت ساده سازی مدار مولد پالس، مولفه های فرکانس پایین در طیف پالس که شرایط ماسک فراپهن باند را برآورده نمی کنند، ایجاد می شوند. با بررسی کلیه فیلترهای کلاسیک پسیو، در نهایت فیلتر باترورث مرتبه سوم جهت حذف این مولفه های فرکانس پایین ، طراحی شد.

در این پایان نامه، طراحی و ساخت یک اینورتر منبع ولتاژ سه فاز (115v, 1500w, 400 hz) pwm ، با کنترل جریان ارائه می شود. برای اینکار، ابتدا، پارامترهای یک اینورتر معرفی می شود، سپس انواع ساختارهای مدار قدرت با توجه به پارامترهای بیان شده، مورد بررسی قرار می گیرند و نقاط ضعف و قوت هر کدام بیان می شود و ضمنا با بررس فیلتر خروجی (lc)، تاثیر هر کدام از المانهای فیلتر بر روی پارامترهای اینورتر تجزیه و تحلیل می شود. با شبیه سازی اینورتر نشان داده می شود که تابع تبدیل اینورتر توسط فیلتر خروجی آن تعیین می شود، که با تغییرات بار، تغییرات وسیعی در مشخصه های تابع تبدیل آن به وجود می آید و این مسئله موجب مشکل شدن کنترل آن می گردد. در این پایان نامه، با ایده گرفتن از فیدبک حالت ، یک کنترلر که براساس رگوله کردن جریان خازن عمل می کند معرفی می گردد. در این کنترلر فیدبک داخلی جریان خازن موجب پایداری سیستم و محدود شدن تغییرات مشخصات تابع تبدیل شده و فیدبک ولتاژ موجب رگولاسیون ولتاژ خروجی می گردد. در ادامه بحث یک کنترلر هیسترزیس معرفی می گردد که دارای بهترین پاسخ خروجی می باشد. در انتهای پایان نامه، اجزای یک اینورتر عملی معرفی می شود و نتایج عملی ارائه می گردد که این نتایج، صحت بحثهای تئوری را نشان می دهد.

در این پایان نامه سعی شده است که مبدلهای تشدیدی به کمک کامپیوتر، شبیه سازی شوند.این شبیه سازی سه ویژگی دارد: (1) گونه های بسیاری از مبدلهای تشدیدی (بدون ترانسفومر) به روشی یگانه قابل تحلیل هستند، (2) انواع مدارهای مورد نظر در مرحله آزمایش، در زمانی کوتاه تحلیل و مقایسه می شوند، (3) می توان مدارها را با در نظر گرفتن عناصر پارازیتی آنها تحلیل کرد. چنین شبیه سازهایی در الکترونیک قدرت بسیار مورد نیاز هستند، همانگونه که برای طراحی مدارهای مجتمع الکترونیک به شبیه ساز اسپایس نیاز داریم. پیش از این ادعا شده است که نرم افزار مناسبی برای شبیه سازی مبدلهای تشدید به بازار خواهد آمد. با فرض در اختیار داشتن چنین نرم افزاری، عدم دسترسی به متن برنامه، مانعی بر سر راه گسترش و تطبیق آن با نیازهای آینده خواهد بود. در این شبیه سازی، مشخصه کنترلی یعنی نمودار بهره-فرکانس برای تحلیل حالت پایدار، بوسیله معادله های حالت در زمانی کوتاه بدست می آید. حالت گذرا را نیز می توان به روش ((بسط متوسط گیری فضای حالت)) تحلیل کرد ولی به علت عدم نیل به نتایج قطعی از آوردن تحلیل پاسخ گذرا در این پایان نامه خودداری می شود.

در این پایان نامه، یک مبدل زمان به دیجیتال با دقت 23 پیکوثانیه بر اساس ساختار مبدل های آنالوگ به دیجیتال ‏‎dual-slope‎‏ با تکنولوژی ‏‎0/5 mcmos‎‏ دیجیتال طراحی شده است. در این طرح جهت رسیدن به دقت بالا از بلوک های جمع کننده جریان با ضریب بسط زیاد استفاده شده است. این بلوک ها طوری طراحی شده اند که وضعیت آنها کاملا نسبت به یکدیگر متقارن باشند تا اثر منابع خطا کمینه گردد. همچنین در طراحی هر یک از بخشهای سیستم سازگار بودن آن با تکنولوژی دیجیتال کاملا در نظر گرفته شده است.مدار مدل با نرم افزار ‏‎hspice‎‏ و با استفاده از مدل شبیه سازی ‏‎bsim3v3 (level 49)‎‏ برای ترانزیستورهای ‏‎mos‎‏ شبیه سازی شده است. گستره اندازه گیری مبدل 5 نانو ثانیه بوده و برای شمارش پالس خروجی از یک پالس ساعت با فرکانس 200 مگاهرتز استفاده شده است. توان مصرفی مبدل در این شرایط با ولتاژ تغذیه 3/3 ولت، 4 میلی وات اندازه گیری شده است.

در این پژوهش، طراحی یک ضرب کننده 33 بیتی توان کم و سرعت بالا با حداقل اندازه تراشه براساس آلگوریتم بوز بهینه شده رادیکس هشت مورد توجه قرار گرفته است. در این پژوهش با بهینه سازی روش پیاده سازی الگوریتم بوز رادیکس هشت و همچنین استفاده از لاجیک ‏‎cpl-like‎‏ در پیاده سازی مداری انکودر بوز و جمع کننده ها، توان مصرفی و سطح مورد نیاز تا حد زیادی کاهش پیدا کرده است. بطوریکه در فرکانس 100 مگاه هرتز و تکنولوژی ‏‎cmos‎‏ نیم میکرومتر با منبع تغذیه 3/3 میلی وات و حداکثر میزان تاخیر در مسیر بحرانی 48/12 نانو ثانیه بدست آمده است.

در فرایند انتقال اطلاعات بین فرستنده و گیرنده، آشکارسازی صحیح داده ها از وظایف مهم گیرنده است و به همین دلیل، سیستم گیرنده باید بتواند خود را با داده های ورودی سنکرون کند. در سیستم های ارتباطی دیجیتال ، فیلترهای تاخیر کسری این وظیفه را به عهده دارند. طراحی فیلتر تاخیر کسری به معنای درونیابی و یافتن نمونه های جدید بین نمونه های موجود است که ماحصل آن بوجود آمدن تاخیر کسری در سیستم است. این فیلترها علاوه بر سنکرون سازی در گیرنده ها در کاربردهای مختلف پردازش سیگنال دیجیتال که زمان های تاخیر دقیق لازم دارند استفاده می شود از جمله کدینگ صحبت ، تخمین تاخیر زمانی، تنظیم زمانبندی مودم های دیجیتال.