در این پایان نامه، ساختار ضرب کننده ماستروویتو بصورت سلولی پیشنهاد می شود. شخص ماستروویتو، ضرب کننده ای را معرفی کرد که عملیات محاسبه ضرب را، در میدان محدود انجام می-دهد. ساختاری که در این پایان نامه برای این نوع ضرب کننده پیشنهاد می شود، یک ساختار سلولی است. در ابتدا ساختار ضرب کننده سلولی متداول ارائه می شود. این ساختار، ورودی های با هر تعداد بیت را پوشش می دهد و برای آنکه سرعت مناسبی داشته باشد، از چندجمله ای های ساده نشدنی سه جمله-ای و پنج جمله ای برای عمل کاهش در آن استفاده می شود. در این ساختار تأخیر و توان عملیاتی باهم برابر می باشد این ساختار برای محاسبه ضرب یک جفت داده که به سیستم اعمال می شود، مناسب است ولی اگر چندین جفت داده در ورودی داشته باشیم که به صورت سریالی به سیستم اعمال می شود و بخواهیم نتایج ضرب هر جفت داده را داشته باشیم، ساختار پیشنهادی مناسب نمی-باشد. چون در این ساختار، ورودی بعدی زمانی می تواند به ساختار اعمال شود که خروجی جفت داده ورودی قبلی، از مدار حاصل شده باشد. برای حل این مشکل، ساختار دیگری پیشنهاد می شود که بصورت سلولی با توان عملیاتی بالا است. در این ساختار پیشنهادی، جفت ورودی ها، بصورت سریالی و متناسب با کلاک، به ساختار اعمال می شوند و خروجی ها نیز متناسب با کلاک، از ساختار خارج می-شوند. در واقع دیگر لازم نیست که منتظر بمانیم تا خروجی داده های ورودی قبلی، از سیستم حاصل شود و بعد ورودی بعدی به سیستم اعمال شود. بلکه ورودی ها، متناسب با کلاک، به سیستم اعمال می شوند و خروجی ها نیز به همین صورت از سیستم بدست می آیند. با این کار، سرعت سیستم در محاسبه ضرب جفت داده های ورودی که بصورت سریالی به سیستم اعمال می شوند، افزایش می یابد. در این ساختار ثابت می شود که حداکثر توان عملیاتی برای پنج جمله ای ها، برابر 10 کلاک و برای سه-جمله ای ها، حداکثر 3 کلاک است. باتوجه به اهمیت مصرف توان، ساختار ضرب کننده سلولی مرسوم پیشنهادی را به گونه ای تغییر می دهیم که مصرف توان آن تا حد مناسبی کاهش یابد. برای نمونه، این کار را برای ساختار سلولی پیشنهادی پنج بیتی انجام دادیم که حدود 25درصد در مصرف توان صرفه جویی داشتیم. الگوریتم ضرب کننده ماستروویتو، در نرم افزار matlab شبیه سازی شد. سپس کد verilog ساختارهای پیشنهادی در نرم افزارmodelsim مورد ارزیابی قرار گرفت و در سطح ترانزیستوری به کمک نرم افزار hspice پیاده سازی شد. در انتها نیز، طرح لی اوت ساختار های سلولی پیشنهادی پنج بیتی، توسط نرم افزار soc encounter حاصل شد.

در این تحقیق، روش های پیاده سازی فیلتر با پاسخ ضربه محدود (فیلتر fir) مورد بررسی قرار می گیرد. برای پیاده سازی فیلتر fir از دو واحد(mac) multiply accumulate و distributed arithmetic (da) استفاده می شود. پیاده سازی فیلتر fir با da از 50 تا 80 درصد مساحت اشغالی را بهبود می دهد؛ همچنین توان مصرفی را نیز کاهش می دهد. روش هایی برای بهبود ساختار اولیه ی da نیز ارائه می شود که باعث افزایش کارایی فیلتر می شود. همچنین در این تحقیق روش جدیدی برای پیاده سازی واحد da معرفی می شود. مدار پیشنهادی بر اساس تغییر ساختار در معماری واحد حافظه می باشد که با جابجایی واحد پرمصرف جمع کننده به کار رفته در واحد حافظه، توان مصرفی را را تا 60 درصد در سطح ترانزیستوری و تا 30 درصد در سطح rtl بهبود می دهد. پیاده سازی در سطح ترانزیستوری با تکنولوژی 0.18 ماکرون انجام شده است. در سنتز asic تکنولوژی استفاده شده 0.18 ماکرون cmos می باشد. بیشترین فرکانس کلاک برای فیلترهای پیاده سازی شده 165 مگاهرتز می باشد.

حلقه های قفل شده فاز تمام دیجیتال یکی از مباحث مهم در دنیای امروز الکترونیک هستند. حلقه قفل فازهای (pll ) که به وسیله روشهای آنالوگ طراحی می شدند نسبت به تغییرات دما و ولتاژ و پروسس حساس بودند. این امر موجب سختی طراحی و نیازمندی به طراحی مجدد در تکنولوژی های جدید می شود. این در حالی است که با استفاده از حلقه های قفل فاز تمام دیجیتال این مشکلات برطرف میشوند. حلقه های قفل فاز تمام دیجیتال (adpll ) در مدارهای منطقی و شامل پردازشگر برای تولید پالس ساعت و بازیابی داده ها به کار میروند. همچنین به سرعت در حال جایگیری در فرستنده و گیرنده ها به جای حلقه قفل فاز آنالوگ هستند. این مدارات مانند مدارهای الکترونیکی دارای چالش های خاصی هستند مانند مصرف توان، رزولوشن، خطسانی و پایداری نسبت به تغییرات ولتاژ، دما، پروسس نوسان ساز کنترل شده با سیگنال دیجیتالی، مساحت سیلیکن مصرفی، زمان قفل. اخیرا طراحی گیرنده های چند استاندارده بسیار مورد توجه قرار گرفته اند. نوسان سازهای آنالوگی که در این گیرنده ها به کار رفته است به شکل دو بانده می باشد. از آنجایی که نوسان ساز کنترل شده با سیگنال دیجیتالی دارای برتری های زیادی است ما در این پایان نامه نوسان-سازهایی ارائه خواهیم داد که آنها را نوسان ساز کنترل شده با سیگنال دیجیتالی دوبانده ( dual band dco) و نوسان ساز کنترل شده با سیگنال دیجیتالی عریض تر(wide band dco ) نامیده ایم. در مد dual band نوسان ساز پیشنهادی در دو باند مجزا کار می کند و در مد wide band نوسان ساز در باند پیوسته بزرگتری کار می کند به بیان دیگر دراین مد شکاف (gap) بین باندهای فرکانسی که در مد dual band وجود دارد، برابر با صفر می گردد. طراحی های انجام شده به کاربر اجازه می دهد که نوسان ساز به طور مستقیم یا به کمک مضاربی از فرکانس دو باند متفاوت فرکانسی استاندارد را پوشش دهد. در این حالت برای کار در فرکانس بالا مصرف توان بیشتری استفاده می شود و در مدی که فرکانس پایین لازم باشد، مصرف توان کمتری در مدار داشته باشیم.

مبدل های تقریب متوالی یا به عبارتی دیگر sar adc یکی از متداول ترین انتخاب ها برای کاربردهای با سرعت نمونه برداری میانی و قدرت تفکیک بالا و توان مصرفی کم هستند. این مبدل ها در ساختار خود تنها از یک مقایسه گر آنالوگ استفاده می کنند؛ بنابراین علاوه بر مصرف توان بسیار کمتر از سایر مبدل ها، برای رزولوشن های بالاتر، ابعاد مداری بسیار کوچک تری خواهند داشت. در این کار سعی شده است در طراحی مبدل sar از المان هایی با پیچیدگی مداری و مصرف توان کم استفاده شود. مبدل داده sar طراحی شده شامل یک dac خازنی با توزیع مجدد بار و مقایسه گر دینامیکی دوطبقه و لاجیک کنترلی sar دارای sequencer و ring counter می باشد. طراحی مدار مقایسه گر از قسمت های اصلی طراحی مبدل های داده می باشد در این کار پس از مطالعه انواع مقایسه گرها از قبیل حلقه باز، مقایسه گر دارای لچ و طبقه پیش تقویت کننده و مقایسه گر دینامیکی دارای لچ، مشخص شد که مقایسه گر های دینامیکی مصرف توان کم تری را نسبت به سایر مقایسه گر ها مصرف می کنند. سرانجام بر اساس این مطالعات، یک مبدل داده 10 بیتی با مصرف توان بسیار کم در تکنولوژی nm۱۸۰ طراحی شده است. بهبود زمان آرامش مدار dac در بهبود توان و عملکرد مبدل dac و به طور متعاقب عملکرد مبدل adc مؤثر می باشد. عمده فعالیت های بهبود کارایی زمانی در بهبود زمان نشست خلاصه می شود که این کار از طریق اصلاح داخلی مدار dac انجام می شود. در این کار با تمرکز بر مبدل های dac یک روش نو ارائه می گردد که در آن برای dac بدون جبران سازی یا تغییر داخلی و فقط با تغییر مدل داده در باس ورودی و فرمان های آن، بهبود کارایی حاصل می شود برای این منظور از ایده posicast استفاده می شود. dac موردمطالعه یک radix dac -۴ می باشد. مدار پیش پردازش باس ورودی، پالس پوزیکست را تولید کرده و به dac اعمال می کند. بر اساس نتایج شبیه سازی شده می توان بدون هیچ تغییر داخلی، سرعت کلاک زنی را افزایش داد.

جمع کننده های پیشوندی موازی(ppa) به عنوان روشی کلی برای افزایش سرعت جمع دودویی شناخته شده اند. در این تحقیق با تأکیدبرنظریه ی گراف وارتباط مستقیم بین مصرف توان مداراتppa وانرژی ریاضی گراف نظیرآن ها، دو جمع کننده ی پیشوندی موازی جدید ارائه شده است، جمع کننده ی پیشنهادی اول با تغییر ساختار گرافی جمع کننده ی brent-kung وتلفیق افقی و انتخابی سطرها در دو جمع کننده ی brent-kung و sklansky به دست آمده است به گونه ای که تعداد طبقات مسیربحرانی و در نتیجه تأخیر انتشار کاهش یافته است. این بهبودی با اندکی افزایش در توان مصرفی همراه بوده ولی در نهایت حاصل ضرب توان مصرفی در تأخیر انتشار(pdp) کاهش داشته است. میزان کارایی این جمع کننده با افزایش طول بیت ورودی افزایش می یابد. نتایج شبیه سازی ها نشان داده اند که مقدار کاهش pdp به اندازه ی % 8 /8 در 32 بیت، % 6/15 در 64 بیت و %5/19 در 128بیت بوده است. در جمع کننده ی پیشنهادی دوم با تلفیق عمودی نیمه ی اول جمع کننده ی kogge-stone ونیمه ی دوم جمع کننده ی sklansky تعداد گره ها و اتصالات در نیمه ی دوم و در نتیجه انرژی ریاضی و مصرف توان مدار کاهش یافته است. مقدار ظرفیت خروجی(فن- اوت) نیز در نیمه ی اول نسبت به جمع کننده ی sklansky کاهش یافته است. به علاوه در این تحقیق سیستمی برای تولید اعداد تصادفی واقعی مبتنی بررفتار آشوبی مدار چوآ ارائه شده است که قابل پیاده سازی مداری و مجتمع سازی بامدارات ppa می باشد و از رشته ی تولیدی آن برای اندازه گیری توان مصرفی مداراتppa استفاده شده است. هم چنین مدلی برای اندازه گیری تأخیر انتشار مدارات ppa با استفاده از نرم افزارhspice ارائه شده است. تمام شبیه سازی ها با استفاده ازhspice و درتکنولوژی90 نانومترcmos انجام شده اند.

چکیده ندارد.

چکیده ندارد.

در طراحی مدارات الکترونیکی از فیدبک منفی بصورت وسیعی استفاده می شود که مزایای بسیاری را بدنبال دارد. یکی از مباحث مهم در طراحی مدارات الکترونیکی و خصوصا تقویت کننده ها مسئله پایداری است چرا که سیستمهای الکترونیکی فیدبکی تحت شرایط خاصی ممکن است ناپایدار شوند. این ناپایداری منجر به بروز نوسانات ناخواسته در خروجی آنها شده و کارایی آنها را بشدت کاهش می دهد. بنابرین مشخصه های استانداردی برای سنجش کیفیت پاسخ فرکانسی و پاسخ پله مدارات الکترونیکی تعریف شده است که مهمترین آنها در حوزه زمان بصورت فراجهش و زمان نشست پاسخ سیستم و در حوزه فرکانس بصورت حاشیه فاز و حاشیه بهره تعریف می شوند. با داشتن مشخصات مذکور می توان میزان پایداری یک سیستم را معین کرد. روش های مختلفی برای بهبود پاسخ فرکانسی سیستم های ارائه شده است که به روشهای جبران سازی فرکانسی معروف هستند. در این پایان نامه، در قسمت اول مباحث مربوط به پاسخ فرکانسی سیستمهای الکترونیکی و روشهای جبران سازی فرکانس و مروری بر روشهای پیشین انجام شده و سپس یک روش جدید برای پایدارسازی و کاهش نوسان سیستمهای الکترونیکی بر مبنای سیستم کنترل posicast پیشنهاد شده است. کنترل posicast از روشهای بسیار متداول و پرکاربرد در پایدارسازی سیستمهای مکانیکی بوده و بر اساس تغییرشکل فرمان تحریک سیستم عمل می کند. به این صورت که فرمان ورودی را به دو قسمت تقسیم می کند. قسمت اول با دامنه ای کمتر از دامنه ورودی مرجع به سیستم اعمال می شود. قسمت دوم با دامنه ای به اندازه دامنه ورودی مرجع و با تاخیری به اندازه اولین پیک نوسان پاسخ سیستم به سیستم وارد می شود. تئوری و مفاهیم سیستم کنترل posicast در ادامه بصورت کامل بررسی شده است. در پایان نامه حاضر، از ایده posicast برای پایدارسازی سیستمهای الکترونیکی تحریک شونده با پالسهای پله استفاده شده است که تا جایی که مطلع هستیم اولین ورود سیستم کنترل posicast به حوزه الکترونیک می باشد. برای بررسی تحقق posicast در حوزه الکترونیک، روش پیشنهادی بر روی سه سیستم مختلف ارزیابی شده است. ابتدا کنترل posicast بر روی یک سیستم درجه دو بعنوان مدلی از یک سیستم الکترونیکی، توسط نرم افزار matlab پیاده سازی و شبیه سازی شده است. سپس یک مدار rlc مورد بررسی قرار گرفته که این ارزیابی هم توسط نرم افزار matlab و هم با استفاده از نرم افزار hspice شبیه سازی شده است. سیستم سوم نیز یک تقویت کننده عملیاتی است که اثر سیستم کنترل posicast بر روی آن توسط نرم افزار hspice شبیه سازی شده است. نتایج شبیه سازی ها تاثیر چشمگیر استفاده از سیستم کنترل posicast در پایدارسازی مدارات الکترونیکی و حذف نوسانهای ناخواسته را نشان می دهند. میانگین نتایج حاصل از پیاده سازی posicast سه سیستم مذکور نشان می دهد که فراجهش سیستمها بصورت میانگین دارای 97 درصد بهبود بوده است. همچنین میانگین 5/79 درصد کاهش در زمان نشست رخ داده است. در تولید پالس posicast از روی پالس پله ورودی، عواملی وجود دارند که شکل پالس posicast را از حالت ایده آل خارج کرده و کیفیت پاسخ سیستم به ورودی posicast را تحت تاثیر قرار می دهند. این عوامل با عنوان عوامل غیرایده آل معرفی شده و اثر هرکدام از آنها بر روی پاسخ سیستم به ورودی posicast مورد ارزیابی قرار گرفته است. نتایج حاصل از این قسمت در ساخت پالس posicast از روی پالس پله بسیار مفید هستند. با توجه به اینکه دراین پایان نامه سیستمهای هدف ما تقویت کننده های عملیاتی تحریک شونده با پالس پله هستند، روش کنترل posicast بر روی پنج تقویت کننده عملیاتی مختلف پیاده سازی و شبیه سازی شده است که نتایج بدست آمده تاثیر محسوس روش posicast را در پایداری تقویت کننده های عملیاتی نشان می دهد. دیگر مسئله مهم بررسی شده، بحث طراحی مدارات سازنده پالس posicast از روی پالس پله است. برای اینکه بتوان از سیستم کنترل posicast در حوزه الکترونیک استفاده کرد لازم است مداراتی واقعی برای تولید پالس posicast از روی پالس پله داشته باشیم. در این پایان نامه سه طرح برای این امر پیشنهاد شده است که پس از مطالعه دقیق و مقایسه طرح های پیشنهادی، یک طرح بعنوان طرح برتر انتخاب شده که مداری با طراحی کاملا cmos است. نتایج اعمال پالس های posicast تولید شده توسط این مدار بر روی تقویت کننده های عملیاتی نتایج بسیار خوبی در پی داشته است که به نحوی باز هم بر کارایی چشمگیر روش کنترل posicast در حوزه الکترونیک صحه می گذارد