با توجه به پیشرفت روز افزون سیستم های دیجیتال در همه زمینه های فناوری از جمله مخابرات مدرن و از طرف دیگر ماهیت آنالوگ سیگنالهای موجود در طبیعت نیاز بسیار وسیعی به مبدلهای آنالوگ به دیجیتال و دیجیتال به آنالوگ با مشخصات دینامیک و استاتیک مختلف وجود دارد. از آنجا که مبدلهای آنالوگ به دیجیتال مهمترین گلوگاه در مدارات دیجیتال با ورودی آنالوگ محسوب می شوند از این رو تلاشهای فراوانی برای افزایش سرعت نمونه برداری مبدلها با دقتی در حدود 10 تا 11 بیت انجام گردیده است . یکی از راههای افزایش سرعت مبدلها استفاده از روش time interleave می باشد . این مبدلهای multi-channel در کنار افزایش سرعت نمونه برداری نسبت به مبدلهای single-channel دارای توان مصرفی زیاد و یا مشخصات دینامیکی پائین (از جمله sndr) می باشند. بنابراین برای کاربردهای کم مصرف مناسب نمی باشند. لذا نیاز به طراحی مبدل single-channel با دقت و resolution بالا وجود دارد. از این رو در این پایان نامه برای طراحی مبدل single-channel 10بیتی با سرعت نمونه برداری 5/62 میلیون نمونه در ثانیه در پروسس 0.35?m cmos روش جدیدی پیشنهاد و ارائه شده است. این روش که ترکیبی از دو ساختار pipeline متداول و ساختار sub ranging می باشد باعث افزایش سرعت نمونه برادری و همچنین کاهش توان مصرفی نسبت به ساختارهای متداول گردیده است. مبدل طراحی شده برای ورودی سینوسی با فرکانس 8/8 مگا هرتز در رنج دمائی بین c°40- تا c°125 برای تمام گوشه ها و همچنین برای دمای ثابت c°25 نسبت به تغییرات فرکانس سیگنال ورودی برای تمام گوشه ها مورد تست قرار گرفته است . توان مصرفی مبدل آنالوگ-دیجیتال پیشنهادی از منبع تغذیه 3/3 ولتی برابر 122 میلی وات می باشد. شایان ذکر است در این پایان نامه به منظور کاهش زمان طراحی مبدل از روشهائی همچون scale down کردن طبقات گین برای بهینه کردن توان مصرفی استفاده نشده است.