رئالیسم جادویی به عنوان سبک و شیوه ای نوین در داستان نویسی در نیمه ی قرن بیستم، زمانی که سخن از مرگ رمان بود، پدید آمد. اگرچه این سبک داستان نویسی با ویژگی های که اکنون از آن می شناسیم با نام آمریکای لاتین پیوندی ناگسستنی یافته است؛ اما به زعم منتقدان این شیوه تنها مختص به این منطقه از جهان نیست. رئالیسم جادویی دارای قواعد و مولفه هایی است که در دو سطح فرم و محتوا قابل تحلیل و بررسی هستند. در سطح محتوایی مولفه هایی همچون تخیل تقلیل ناپذیر، دوگانگی (تقابل) و رمز و نمادپردازی و در سطح فرم و ساختار فنی داستان مولفه هایی مانند توصیفات سوررئالیستی و اکسپرسیونیستی، شخصیت پردازی، لحن، توصیف جزئیات و ساختار روایت و زاویه دید قرار دارد. این شیوه در ادبیات داستانی ایران نیز نمود پیدا کرده است. در ادبیات روایی کلاسیک فارسی، رگه ها نخستین این سبک داستان نویسی را می توان در متونی همچون تذکره های عرفانی، هفت پیکر و شاهنامه به دلیل پیوندشان با اسطوره ها، افسانه ها و باورهای خرافی و شامل بودنشان بر داستان های شگفت انگیز و خارق عادت پیدا کرد. غلامحسین ساعدی در دهه ی 1340بدون هیچ آشنایی با این سبک داستان نویسی، نمونه های نخستین این گونه آثار را خلق می کند. در دهه ی 1360 داستان نویسان ایرانی با آشنایی که از طریق ترجمه با اصول و قواعد رئالیسم جادویی پیدا کردند، آثاری در خور تأمل آفریدند. این آثار اگرچه تحت تأثیر آثار خارجی بودند؛ اما مهم ترین ویژگی آن ها علاوه بر متأثر بودن از فضای اجتماعی و سیاسی ایران، بهره بردن از عناصر و مضامین بومی و محلی است. این پژوهش در پنج فصل تدوین شده است. در فصل اول که کلّیات طرح تحقیق را در بردارد، به طور اجمالی به طرح مسأله اصلی، پیشینه، اهداف، فرضیه ها و در نهایت شیوه ی تحقیق پرداخته شده است. فصل دوم با نگاهی کوتاه به سیر داستان نویسی در اروپا آغاز شده و با ارائه تعاریفی از داستان و مهم ترین عناصر تشکیل دهنده ی آن ادامه یافته است و در نهایت با بررسی و تحلیل مکتب ها و جریان های ادبی از ابتدای قرن هجدهم تا اواخر قرن بیستم به پایان می رسد. در فصل سوم، رئالیسم جادویی به عنوان سبک و شیوه ای نوین در داستان نویسی به طور کامل، کالبد شکافی و تشریح شده است. این تشریح تعاریف، تاریخچه ی پیدایش، خاستگاه، عوامل و زمینه های اجتماعی و فرهنگی و سیاسی موثر در پیدایش، بررسی و تحلیل مولفه ها و اصول بنیادین، تبیین تفاوت ها و شباهت ها با دیگر سبک ها و مکتب های ادبی و معرفی نویسندگان نام آور رئالیسم جادویی در جهان را شامل می شود. فصل چهارم با ارائه پیشینه ی داستان نویسی در ایران و بررسی مفصلِ رویکرد به رئالیسم در ادبیات داستانی معاصر آغاز می شود. در این فصل، ضمن نشان دادن رگه ها و پیشینه ی نخستین این شیوه در ادبیات روایی کلاسیک ایران، با توجه به مولفه ها، اصول و ویژگیهای شیوه رئالیسم جادویی که در فصل سوم بدان پرداخته شده، مهم ترین آثاری که در ایران به این شیوه نوشته شده است؛ نقد و بررسی شده است. در این نقد، نخست با تحلیل ساختار کلّی داستان ها، تک تک مولفه های رئالیسم جادویی به گونه ای مجزا و جداگانه در هر اثر بررسی شده و با نگاهی تطبیقی، شکل و صورت نمود این شیوه در داستان ها و تفاوت ها و شباهت های آن با نمونه های جهانی بیان شده است.

در طول دهه های اخیر، پیشرفت سریع ارتباطات و نیاز به انتقال اطلاعات با سرعت بالا باعث ایجاد تقاضا برای ایجاد تکنولوژی های جدید شده است. از میان تکنولوژی های با پهنای باند وسیع، تکنولوژی فرا پهن باند کاندیدای بسیار مناسبی برای ارسال داده با نرخ بالا می باشد. پهنای باند وسیع تکنولوژی فرا پهن باند، طراحی و پیاده سازی مدارات رادیویی متناسب با این تکنولوژی را با چالش های زیادی مواجه می کند. در میان بلوک های گیرنده های رادیویی فرا پهن باند، میکسر یکی از مهم ترین بلوک ها به شمار میرود که نقشی اساسی در میزان خطی بودن کل گیرنده ایفا می کند. در یک سیستم مخابراتی، میکسرها عمل تبدیل فرکانس را انجام می دهند. میکسر باید به اندازه کافی خطی باشد تا بتواند سیگنال های تداخلی را زیر سطح نویز قرار دهد. داشتن بهره تبدیل مناسب برای کاربردهای فرا پهن باند، بسیار حیاتی است. بهره تبدیل بالا باعث می شود که توزیع نویز در کل باند کاهش یابد. به طور کلی، خطی بودن میکسر با بهره تبدیل آن، در تضاد می باشند. و همین امر، طراحی میکسر خطی، با بهره تبدیل مناسب و کم نویز را با چالش های زیادی مواجه می کند. این پایان نامه به طراحی یک میکسر فرا پهن باند می پردازد که در آن از تکنیک های تزریق جریان به طبقه سوئیچ اسیلاتور و جمع آثار مشتقات بهبودیافته استفاده شده است. میکسر طراحی شده بر مبنای این روش ها، با مصرف توان پایین، مقادیر تداخل مرتبه سوم در ورودی و تداخل مرتبه دوم در ورودی را به ترتیب به میزان dbm 10+ و dbm 43+ بدون کاهش بهره تبدیل آن، نسبت به یک میکسر معمولی بهبود بخشیده است. ساختار پیشنهادی، در تکنولوژی 0.18µm cmos با منبع تغذیه 8/1 ولت و توان مصرفی 8 میلی وات، iip3 برابر با dbm 12، بهره تبدیل db 5/10-3/9 و عدد نویز db13-12 برای کار در گروه اول استاندارد mb-ofdm یعنی ghz 8/4-1/3 طراحی شده است. تأثیر تغییرات محیطی از جمله تغییرات دمایی بر عملکرد مدار بررسی شده است. تحلیل دقیق بهره تبدیل میکسر فرا پهن باند از دیگر دستاوردهای این پایان نامه می باشد. همچنین، مدار آزمایش پارامترهای یک میکسر با تشریح چگونگی اندازه گیری پارامترهای آن، طراحی و پیاده سازی شده است.

مبدل های آنالوگ به دیجیتال با سرعت بالا و دقت پایین (چهار بیت) در ارتباطات پهن باند ، لینک های سریال ، گیرنده مبتنی بر مدولاسیون ofdm و گیرنده چند باندی مبتنی بر مدولاسیون ofdm مورد استفاده قرار می گیرد. در این پایان نامه سعی شده است که یک مبدل آنالوگ به دیجیتال از نوع تقریب متوالی با دقت 4 بیت و سرعت 715 مگاهرتز طراحی و شبیه سازی شود. پیکربندی استفاده شده برای این مبدل از نوع 2-bit/step می باشد. دراین مدار با توجه به پیکربندی 2-bit/step و استفاده از روش جای دادن در زمان سعی بر افزایش سرعت مبدل آنالوگ به دیجیتال است. در طراحی این مدار قسمت لاجیک sar و سوئیچ های مبدل دیجیتال به آنالوگ با هم مخلوط شده اند. به عبارت دیگر، سوئیچ های دیجیتال بخش sar جایگزین سوئیچ های آنالوگ مبدل دیجیتال به آنالوگ شده اند. این روش، یعنی حذف سوئیچ های آنالوگ باعث کاهش پیچیدگی های مبدل آنالوگ به دیجیتال sar با تعداد بیت های کم می شود. ولتاژ تغذیه ی این مبدل 8/1ولت و تفکیک پذیری در نظر گرفته شده برای آن چهار بیت می باشد. فرکانس نمونه برداری 715 مگا هرتز و توان مصرفی 13 میلی وات می باشد. در ضمن با توجه به تفکیک پذیری چهار بیت، نسبت سیگنال به نویز 22 دسی بل حاصل شده است. تکنولوژی مورد استفاده برای شبیه سازی 18/0 میکرومتر می باشد و در نهایت اینکه از نرم افزار hspice برای شبیه سازی مدارها استفاده شده است. لغات کلیدی: مبدل آنالوگ به دیجیتال، مبدل دیجیتال به آنالوگ،2-bit/step ، 18/0 میکرومتر، cmos، hspice.

اخیرا تقویت کننده های کلاس-d به علت دارا بودن بازده بالا بسیار مورد توجه قرار گرفته اند. در این میان مدولاتورهای سیگما-دلتای زمان-گسسته بسیار بیشتر از مدولاتورهای زمان-پیوسته مورد بررسی قرار گرفته اند. منابع ولتاژ تکنولوژی های سی ماس جدید به طور پیوسته در حال کاهش می باشند و این امر سبب به وجود آمدن محدودیت های مهمی در عملکرد مدولاتورهای سیگما-دلتای زمان-گسسته شده است. مشخصه های پارازیتی سوئیچ ها مانند مقاومت بالای سوئیچ ها، خطاهای زمان نشست و تزریق بار، دقت و فرکانس سوئیچینگ را محدود می کند. اما مدولاتورهای زمان-پیوسته از این محدودیت ها آزار نمی بینند و بنابراین قادر به کسب عملکرد بهتری در تکنولوژی های سی ماس جدید می باشند. در این پایان نامه طراحی و شبیه سازی یک تقویت کننده ی کلاس-d آورده شده است که از مدولاتور سیگما-دلتای مرتبه-سه زمان-پیوسته استفاده می کند. این طراحی در تکنولوژی 0.18?m/1.8v cmos انجام شده است. مدولاتور سیگما-دلتا برای تولید سیگنال مدولاسیون عرض پالس (pwm) از سیگنال صوتی ورودی استفاده شده است. سپس این سیگنال pwm تولید شده، به راه انداز گیت وارد می شود تا بتواند طبقه ی خروجی را راه اندازی کند و سیگنال خروجی طبقه ی خروجی با استفاده از یک فیلتر پایین-گذر فیلتر می شود تا شکل موج ورودی را دوباره بازسازی کند. مقدار سیگنال به نویز محاسبه شده برای یک بار خروجی 8? حدودا برابر با 80db، مقدار اعوجاج هارمونیکی کل برابر با 0.0013%، توان خروجی برابر با 75mw و بازده خروجی نزدیک به 90% می باشد.

امروزه تقاضا برای تقویت کننده های با پهنای باند بالا و پاسخ زمانی سریع تحقیقات برای دست یابی به روش های مبتنی به پارامتر های زمانی را گسترش داده است. روش های سنتی جبران سازی پاسخ فرکانسی تقویت کننده های سه طبقه برای کاربردهای با پاسخ زمانی سریع مناسب نمی باشند. از این رو روش کمینه کردن زمان نشست (mst) برای جبران سازی تقویت کننده ها ارائه شده است. در این پایان نامه از روش کمینه کردن زمان نشست برای جبران سازی پیکربندی هایی استفاده شده است که پیش از آن با روش سنتی جبران سازی می شدند. عناصر جبران سازی برای تمام تقویت کننده های مد نظر بر اساس پارامترهای زمانی ارائه می شوند. در اغلب مقالات، طراحی با خازن بار بزرگ انجام شده است ولی در این پروژه تقویت کننده ها هم برای بار خازنی کوچک و هم برای بار خازنی بزرگ طراحی شده اند. برای پیاده سازی این تقویت کننده ها در سطح ترانزیستوری از تکنولوژی سی ماس 90 نانومتر استفاده شده است. هدف طراحی تقویت کننده ای است با بار خازنی 2 پیکو فاراد و منبع تغذیه 1 ولت که پاسخ زمانی آن به ورودی پله واحد در حالت فیدبک واحد برای سطح خطای 1% دارای زمان نشستی کم تر از 4 نانو ثانیه باشد. در نهایت، نشان داده خواهد شد که روش سنتی برای طراحی تقویت کننده ها با زمان نشست خیلی کم مناسب نیست.

در این پایان نامه، یک تقویت کننده ی توان doherty در فرکانس ghz4/2 با بازده ی توان بالا طراحی و شبیه سازی شده است. برای این منظور از تکنولوژی سی ماس µm18/0 و یک منبع ولتاژ v8/1 استفاده شده است. هم چنین در بیرون تراشه یک ترانس سه سر ایده آل برای جداسازی توان بین دو طبقه ی این تقویت کننده به کار برده شده اند. برای دست یابی به مشخصات مناسب، ترانزیستورهای به کار برده شده به صورت کسکد بهم متصل شده اند. برای مجتمع سازی بهتر مدار، خط انتقال هر دو طبقه ی تقویت کننده توسط اجزای سلفی و خازنی پیاده سازی شده اند. در ابتدا شبیه سازی ها با به کارگیری سلف مقاومت سری با آن صورت گرفت. سپس در مرحله ی بعد سلف های مارپیچی استفاده شدند. شبیه سازی ها در سه حالت دمایی مختلف صورت گرفتند و در نتیجه در دماهای مختلف نحوه ی عملکرد مدار مشخص شد. این تقویت کننده در دمای اتاق می تواند حداکثر توان خروجی dbm9/20 را با بازدهی 53% به بار 50 اهم تحویل دهد و بهره توان آن در فرکانس ghz4/2 برابر با db3/17 است. به علاوه در این پایان نامه یک تقویت کننده ی توان به صورت عملی مورد آزمایش قرار گرفت و نتایج آن به تصویر کشیده شدند.

در این پایان نامه مدولاتور سیگما-دلتای زمان پیوسته آسنکرون هم از نظر سیستمی و هم از نظر مداری به طور کامل بررسی شده است. در سطح سیستم، ابتدا ساختاری برای مدولاتور سیگما-دلتای زمان پیوسته آسنکرون مرتبه 3 پیشنهاد شده است. سپس این مدولاتور با مدولاتور سیگما-دلتای آسنکرون مرتبه 1 و 2 مقایسه می شود. در سطح مداری ابتدا مدولاتور سیگما-دلتا آسنکرون مرتبه 3 با اجزای ایده ال مداری با نرم افزار hspice شبیه سازی شده است. سپس هر یک از عناصر ایده ال با مدارهای واقعی جایگزین می شود. با توجه به پایین بودن ولتاژ منبع تغذیه، که باعث پیچیده تر شدن طراحی مدارهای آنالوگ می شود، از ساختارهای مداری ساده در طراحی بلوک های مختلف مدولاتور استفاده شده است. به عنوان مثال، فیلتر حلقه را با انتگرال گیر های ساده و تقویت کننده موجود در مدولاتور را با یک تقویت کننده تفاضلی مرتبه یک پیاده سازی کردیم. همچنین ساختار جدیدی برای مبدل های ولتاژ به جریان که در مسیر فیدبک قرار می گیرند، پیشنهاد شده است. در نهایت یک مدولاتور سیگما-دلتای آسنکرون مرتبه 3 با پهنای باند mhz 8 در تکنولوژی 90 نانومتر سی ماس و ولتاژ تغذیه یک ولت در نرم افزار hspice شبیه سازی شد. برای سیگنال سینوسی ورودی با فرکانس mhz 7/0 مقدار sndr برابر با db 5/64 و توان مصرفی برابر با 420 میکرو وات به دست آمد.

به منظور بررسی تأثیر افزودن ویتامین c و پروبیوتیک lactobacillusrhamnosus بر شاخص های رشد و برخی از شاخص های پاسخ ایمنی ماهی قزل آلای رنگین کمان، تعداد 480 قطعه ماهی با وزن متوسط 5±68 گرم پس از گذراندن دو هفته دوره سازش با شرایط محیط آزمایش در قالب چهار تیمار (هر تیمار دارای سه تکرار) به مدت چهار هفته و به ترتیب با جیره های آزمایشی شامل تیمار یک؛ غذای کنسانتره عادی، تیمار دو؛غذای کنسانتره حاوی 1000 میلی گرم در کیلوگرم ویتامین c، تیمار سه؛ غذای کنسانتره حاوی 1000 میلی گرم در کیلوگرم ویتامین cو پروبیوتیک به میزان cfu/g107×5 و تیمار چهار؛ غذای کنسانتره حاوی پروبیوتیک به میزان cfu/g107×5، مورد تغذیه قرار گرفتند و پس از آن تمام تیمارها به مدت دو هفته دیگر (تا هفته ششم) با جیره کنترل عادی تغذیه شدند. در طول دوره تحقیق هر دو هفته یکبار و نیز در پایان هفته ششم، زیست سنجی و خونگیری ماهیان انجام شد و شاخص های رشد و تغذیه نظیر وزن تر، طول کل، ضریب تبدیل غذایی، کارایی غذایی، ضریب رشد ویژه، درصد افزایش وزن، افزایش وزن روزانه و فاکتور وضعیت (ضریب چاقی) محاسبه و همچنین فاکتورهای ایمنی شامل مقدار ایمونوگلبولین تام، فعالیت لیزوزیم، فعالیت راه میانبر کمپلمان سرم اندازه گیری شدند. در پایان هفته چهارم، نمونه های انتخاب شده از همه تیمارها تحت تنش های محیطی هیپوکسی و دمای بالا (25 و 30 درجه سانتی گراد) قرار گرفتند. داده ها با نرم افزار آماری spss (05/0p<) آنالیز شدند. نتایج نشان داد که با وجود آنکه از نظر اغلب شاخص-های رشد و تغذیه در طول دوره آزمایش اختلاف معنی دار بین تیمارهای آزمایشی مشاهده نگردید اما تیمار سه از لحاظ تمامی این شاخص ها بهتر از سایر تیمارها بود. البته از لحاظ وزن تر و طول کل در برخی روزها بین تیمارهای مختلف اختلاف معنی دار مشاهد گردید (05/0p<). در استرس دمایی 30 درجه سانتی گراد تمام ماهیان در آغاز استرس تلف شدند. در استرس دمایی 25 درجه سانتی گراد درصد تلفات در تیمارهای دو و سه در پایان 24 ساعت کمتر از سایر تیمارها بود و تیمار یک ( با 100 درصد تلفات) دارای بیشترین تلفات بوده و با تیمارهای دو و سه اختلاف معنی داری نشان داد(05/0p<). در استرس کمبود اکسیژن درصد تلفات در پایان 24 ساعت در تیمار دو کمترین و در تیمارهای یک و چهار بیشترین(100 درصد) بوده ولی هیچ اختلاف معنی داری بین تیمار های مختلف مشاهده نشد. نتایج حاصل از آنالیز داده های لیزوزیم نشان داد که تیمار سه در تمامی روزهای نمونه گیری دارای بیشترین میزان فعالیت لیزوزیم بود (05/0p<) و در پایان هفته چهارم با تیمار چهار اختلاف معنی دار نشان داد (05/0p<). از لحاظ ایمونوگلبولین کل در روز صفر، 15 و 45 اختلاف معنی دار بین تیمارها مشاهده نشد(05/0p<) ولی تیمار سه نسبت به سایر تیمارها دارای بیشترین ایمونوگلوبولین کل بود. در روز 30 تیمار سه و یک به ترتیب دارای بیشترین و کمترین میانگین ایمونوگلوبولین کل بودند و این دو تیمار با یکدیگر اختلاف معنی دار نشان دادند (05/0p<). همچنین از لحاظ فعالیت راه جایگزین کمپلمان نیز تیمار سه در تمامی روزهای نمونه گیری دارای بیشترین فعالیت کمپلمان بوده و از لحاظ آماری با همه تیمارها دارای اختلاف معنی دار بود (05/0p<). تیمار یک در تمامی روزهای نمونه گیری دارای کمترین فعالیت راه میانبر کمپلمان سرم بود. نتایج حاصل بیانگر تاثیر مثبت و سینرژیستی ویتامینc و پروبیوتیک lactobacillusrhamnosus در بهبود شاخص های رشد و تغذیه-ای و ارتقاء سطح پاسخ ایمنی ماهی قزل آلای رنگین کمان بوده و مقاومت این ماهی را در مقابل استرس های محیطی افزایش می-دهد.

هدف کلی در این پایان نامه، طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین برای کاربردهای سرعت بالا است. بر این اساس، پس از بررسی دقیق عملکرد این مبدل ها، به مطالعه-ی روش های افزایش سرعت در این مبدل ها پرداخته شده و ساختاری برای افزایش سرعت مبدل های آنالوگ به دیجیتال پایپ لاین ارائه شده است. در مبدل های آنالوگ به دیجیتال پایپ لاین مرسوم، از آپ-امپ ها برای عمل تقویت سیگنال باقیمانده در هر طبقه استفاده می شود. مشکل عمده ی این ساختارها این است که از آپ-امپ در حلقه ی فیدبک منفی استفاده می شود و برای این که ضریب تقویت با دقت بالا داشته باشیم بهره ی حلقه باز آپ-امپ باید بالا باشد. از این رو، با توجه به این که حاصل ضرب بهره در پهنای باند آپ-امپ ثابت است، پهنای باند کاهش می یابد. در این ساختارها سرعت مبدل توسط آپ-امپ محدود می شود. در سال های اخیر ساختارهایی ارائه شده اند که از تقویت کننده های حلقه باز برای افزایش سرعت این مبدل ها استفاده می کنند. با این که سرعت در این ساختارها افزایش یافته اما این ساختارها از دقت یا قدرت تفکیک پذیری کم رنج می برند. در این پایان نامه، یک مدار mdac حلقه باز دقت بالا برای مبدل های آنالوگ به دیجیتال پایپ لاین بیان می شود. دست یابی به سرعت های بالا در این مبدل با استفاده از تقویت کننده-ی حلقه باز سرعت بالا به دست می آید. همچنین کاهش توان مصرفی مبدل با استفاده از روش مقیاس بندی توان برای مدار mdac پیشنهادی تشریح می شود. ضمنا یک مبدل پایپ لاین با استفاده از مدار mdac پیشنهادی در تکنولوژی 90 نانومتر سی ماس ارائه می شود. این مبدل دارای نرخ نمونه برداری 6/1 گیگا هرتز است. نتایج شبیه سازی نشان می دهد که مقدار sndr به ازای ورودی با فرکانس 5/787 مگاهرتز برابر با db31 است. توان مصرفی این مبدل داده برابر 223 میلی وات است. هم چنین fom این مبدل برابر pj/conv-step4.36 است.

در این پایان نامه تحت عنوان " طراحی و ساخت فیلتر پایین گذر مایکرواستریپ برای بخش باند پایه گیرنده های موج میلی متری"، ابتدا مدل جدید رزوناتور سنجاقی بهبود یافته، با نام انتخابی رزوناتور سنجاقی پیچ خورده نامتقارن، به منظور طراحی فیلترهای پایین گذر پیشنهاد و ارائه می شود. در ادامه مدار معادل رزوناتور پیشنهادی مورد بررسی قرار می گیرد. حالت اولیه این رزوناتور به صورت خطوط انتقال کوپل شده با عرض یکسان می باشد، اما به منظور داشتن درجه آزادی بیشتر در کنترل کردن صفر و قطب های این رزوناتور، خطوط انتقال کوپل شده نامتقارن، پیشنهاد شده است. سپس به منظور بهبود پاسخ در باند توقف و همچنین کاهش باند گذار، دو شکاف عرضی به یکی از خطوط کوپل شده اعمال می شود. رزوناتور به دست آمده دو ضعف اساسی رزوناتور سنجاقی که شامل: 1- تدریجی بودن پاسخ در باند گذار 2- وجود هارمونیک در باند توقف، می باشد را به خوبی برطرف کرده است. با استفاده از رزوناتور طراحی شده دو فیلتر با ویژگی های مورد نظر با فرکانس های قطع 1.69 و3 گیگا هرتز طراحی شده است. این فیلترها دارای پهنای باند نسبی باند توقف وسیع، فاکتور تضعیف بالا، اندازه نرمالیزه شده کم و همچنین شیب پاسخ بسیار تیز در باند گذار می باشند. فیلتر طراحی شده با فرکانس قطع1.69 گیگا هرتز بر روی زیرلایه از نوع 5880 rt/duroid که دارای ضخامت 0.254 میلی متر و ثابت دی الکتریک نسبی 2.2 می باشد، به صورت عملی ساخته شده و پارامترهای آن جهت مقایسه با مقادیر تئوری اندازه گیری شده است. نتایج ساخت و اندازه گیری این فیلتر، انطباق خوبی با نتایج شیبه سازی از خود نشان می دهد.

در این پایان نامه، یک مدولاتوردلتا-سیگمای مرتبه ی چهار طراحی و شبیه سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی ساز را پیشنهاد می کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتا پایدار می باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه ی دوی تک بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیت به عنوان کوانتایزر خارجی در طبقه ی سوم استفاده می کند. همچنین، امکان پیاده سازی روش کاهش فرکانس نمونه برداری کوانتایزر خارجی، بر روی این ساختار مطرح شده است. نحوه ی پیاده سازی کاهش نرخ نمونه برداری برای adc ارائه شده به گونه ای انجام شده است که منجر به حذف تعدای از فیلترهای دیجیتال شده و صرفه جویی در مقدار توان مصرفی بخش دیجیتال را رقم می زند. به منظور اثبات ایده ی مطرح شده، مدولاتور مرتبه ی 2-2-0 و همچنین ساختار با نرخ نمونه برداری کاهش داده شده ی آن، با استفاده از نرم افزار matlab/simulink به صورت رفتاری شبیه سازی شده است. در نهایت، یک مبدل آنالوگ به دیجیتال 12 بیتی با پهنای باند سیگنال ورودی برابر با 10 مگاهرتز و فرکانس نمونه برداری 160 مگا نمونه بر ثانیه در تکنولوژی سی ماس 90 نانومتر و ولتاژ تغذیه یک ولت به کمک نرم افزار h-spice طراحی و شبیه سازی شده است. مقدار سیگنال به نویز به دست آمده، با دامنه ی ورودی پیک تا پیک 66/0 ولت و فرکانس 100 کیلوهرتز، برابر با 67 دسی بل می باشد. توان مصرفی این مبدل در حدود 25 میلی وات می باشد.

در این پایان نامه یک مبدل آنالوگ به دیجیتال الگوریتمی با فرکانس نمونه برداری 20 مگا نمونه بر ثانیه و دقت 12 بیت ارائه شده است. پهنای باند سیگنال ورودی مبدل الگوریتمی طراحی شده برابر 10 مگا نمونه بر ثانیه می باشد. به منظور رفع خطاهای ناشی از تقویت کننده ولتاژ، ساختار جدیدی از تقویت کننده های ولتاژ ارائه شده است که عملکرد بهتری نسبت به موارد مشابه دارد. همچنین به منظور کاهش مقدار خطای ناشی از فرآیند ساخت که منجر به تولید خازن هایی با عدم تطبیق کامل می شود، روشی ارائه شده که خطای عدم تطبیق کامل در خازن را تا حدی جبران کرده است، بدون اینکه در عملکرد عادی مبدل خللی وارد سازد. مبدل الگوریتمی بیان شده با توجه به منبع تغذیه 1/2 ولتی، توان مصرفی 12 میلی وات دارد. مقدار نسبت سیگنال به نویز مبدل الگوریتمی طراحی شده در فرکانس ورودی 1 مگا نمونه بر ثانیه برابر 74 دسی بل می باشد، همچنین با توجه به مقدار نسبت سیگنال به نویز مقدار تعداد بیت موثر در این مبدل برابر 12 بیت می باشد. مقدار خطای خطینگی تفاضلی برابر 0/05 بوده و مقدار خطای خطینگی تجمعی برابر 0/45 می باشد ضریب شایستگی در مبدل الگوریتمی طراحی شده برابر fj/conv 149 می باشد که در مقایسه با دیگر مبدل های الگوریتمی بیان شده مقدار بهتری دارد.

با رشد روز افزون سیگنالهای صوتی دیجیتال، انگیزه برای یافتن تقویت کننده های دیجیتال برای تقویت توان، بیشتر میگردد. معمولاً اطلاعات صوتی دیجیتال در ورودی تقویت کننده ی توان به صورت یک سیگنال مدولاسیون کد-پالس می باشد. استفاده کردن از مدولاسیون دلتا-سیگما برای تولید یک رشته بیت که در آن پالس ها دارای یک عرض ثابت وسیگنال خروجی به وسیله متوسط چگالی پالس تعیین می شود، راه حلی مناسب برای این منظور می باشد. این مدولاسیون دارای مزایای زیادی نسبت به pwm متعارف می باشد که از جمله آن می توان به شکل دهی نویز کوانتیزاسیون و راندن آن به بیرون از باند صوتی، اشاره نمود که به موجب آن به یک اجرا با بهبود دراعوجاج هارمونیکی کل، دست می یابیم. در این پایان نامه، طراحی و شبیه سازی یک تقویت کننده صوتی دیجیتال کلاسd آورده شده است که از مدولاتور دلتا-سیگمای مرتبه سه استفاده می کند. این طراحی در تکنولوژی سی ماس 0.18?m/1.8v انجام شده است. مقدار سیگنال به نویز محاسبه شده برای یک بار خروجی 4?، حدوداً برابر با 106.6 db، مقدار اعوجاج هارمونیکی کل برابر با 0.0013%، توان خروجی برابر با 127.5 mw و بازده خروجی نزدیک به 91% می باشد.

چکیده در این پایان نامه یک تقویت کننده کم نویز در گستره ی فرکانسی 12 تا 18 گیگاهرتز با استفاده از تکنولوژی سی ماسmµ 18/0طراحی و در نرم افزار ads شده است. تقویت کننده ی ارائه شده از ساختار استفاده مجدد از جریان پیروی می کند، تا مصرف توان حداقل شود. هم چنین اثر چگالی جریان بر روی نویز و فرکانس قطع ترانزیستور بررسی شده است و سعی شده تا چگالی جریان بهینه برای طراحی تقویت کننده کم نویز انتخاب شود. چند روش خطی سازی نیز در ادامه معرفی شده و دو روش برگزیده شده است. در این روش ها سعی شده تا با کاهش عوامل غیرخطی یعنیg_m^ و g_m^، پارامترiip3 تقویت کننده افزایش داده شود. پس از شبیه سازی و تحلیل این دو روش سعی شده که از آن ها در تقویت کننده ی کم نویز طراحی شده استفاده شود. همچنین با توجه به تأثیر مستقیم مصرف توان بر افزایش خطینگی مدار، ابتدا توان مصرفی مدار به نصف کاهش داده شده و پس از آن روش های خطینگی روی آن اعمال شده است. برای رسیدن به پارامترiip3 بسیار بالا در تقویت کننده ی نهایی، دو روش خطی سازی با هم به کار گرفته شده که توانسته iip3 را تا مقدارdb5/9 افزایش دهد، از آنجایی که روش های خطی سازی پیشنهاد شده توان چندانی به تقویت کننده اضافه نمی کنند، توان مصرفی در حدود 4/6 میلی وات است. همچنین تقویت کننده ی نهایی دارای عدد نویزdb 1/3، بهره ی db12 و ضرایب بازگشت ورودی و خروجی کم تر از db10 -است.

در این پایان نامه، یک مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. با پیشرفت تکنولوژی طراحی آپ-امپ با بهره و پهنای باند بالا برای افزایش دقت ولتاژ خروجی طبقات پایپ لاین بسیار دشوار است. حذف آپ-امپ و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تاثیر زیادی در کاهش توان مصرفی داشته است. در طراحی مبتنی بر آپ-امپ با کاهش طول کانال ترانزیستور مشکلات زیادی برای به دست آوردن بهره و پایداری وجود دارد، که این روش به دلیل استفاده از مقایسه گر سبب کاهش پیچیدگی طراحی می شود. در طبقه اول از یک دو برابر کننده بهره خازنی به عنوان mdac(multiplying dac) برای ایجاد بهره 2 استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. یک ضریب منفی به بهره ولتاژ خروجی طبقه اول اضافه شده است که این ضریب منفی در طبقه بعدی اصلاح می شود. به دلیل اثر بار گذاری طبقه دوم بر روی طبقه اول از یک mdac با امپدانس ورودی بالا در طبقات دوم، سوم و... استفاده شده است. استفاده از منبع جریان کسکد اصلاح شده در mdac طبقات بعدی باعث شده تا به هنگام تغییر سیگنال ورودی، بالازدگی ناشی از تاخیر مقایسه گرها در کل محدوده سیگنال ورودی ثابت مانده و به حداقل مقدار خود رسیده و از این رو تاثیر زیادی در افزایش دقت ولتاژ باقی مانده در طبقات بعدی مبدل ایجاد نماید. تحلیل توان مصرفی نشان می دهد که خازن های طبقه دوم تقریباً توانی به اندازه توان پویا در مدارهای دیجیتال مصرف می کنند. برخلاف مقایسه گرهای دارای کلاک که در بازه های زمانی خاص عمل مقایسه را انجام می دهند، استفاده از آشکار ساز عبور از صفر در mdac طبقات مبتنی بر مقایسه گر باعث شده تا عمل مقایسه به طور پیوسته انجام شود و از این رو در کاهش توان مصرفی موثر واقع شود. این مبدل با استفاده از نرم افزار hspice در تکنولوژی nm 90 سی ماس شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که مقدار sndr و sfdr به ترتیب برابر 1/56 دسی بل و 5/64 دسی بل در فرکانس نمونه برداری 25 مگاهرتز است. توان مصرفی این مبدل پایپ لاین 2 میلی وات با منبع تغذیه 1 ولت است.

مسیر تحولی و جایگزینی قطعات آنالوگ با دیجیتال، گیرنده های مخابراتی را نیز در برگرفته است. با توجه به پیشرفت سریع تکنولوژی و ظهور بیشتر استانداردهای مخابرات سیار و همزیستی آن ها در سراسر جهان، یک گیرنده رادیویی چندحالته قطعا یک مزیت قابل توجه به حساب می آید. به همین دلیل در چندسال اخیر تحقیقات گسترده ای در زمینه طراحی و ساخت رادیوهای نرم افزاری صورت گرفته است. در این سیستم ها سعی شده است حتی المقدور از یک مبدل آنالوگ به دیجیتالی استفاده شود که سیگنال دریافتی را در زمانی که فرکانس سیگنال هنوز در باند rf قرار دارد یا به باند if پایین آورده شده است، به دیجیتال تبدیل کند. هدف از این پایان نامه طراحی سیستمی بخش آنالوگ و رادیویی یک گیرنده خودرویی در باند فرکانسی ghz 2mhz~2 است. این گیرنده شامل پهنای کانال های 2.5khz/12.5khz/25khz/100khz/150khz/2mhz/8mhz و مدولاسیون های ssb/fm/am/fsk/qpsk در محدوده ی فرکانس عملکردی خود است. برای بخش جلویی این گیرنده ساختار سوپرهترودین با دو فرکانس میانی به کار گرفته شده است. برای این که فرکانس تصویر به اندازه کافی خارج باند باشد، در if اول عمل بالابردن انجام می شود که مقدار فرکانس میانی اول برابر mhz2560 است. در if دوم عمل پایین آوردن انجام می شود که مقدار فرکانس آن برابر mhz45 می باشد، که سیگنال if دوم به یک مبدل آنالوگ به دیجیتال با دقت 16 بیت و فرکانس نمونه برداری msps250 داده شده است. بخش جلویی این گیرنده شامل فیلتر پایین گذر ورودی، یک تقویت کننده کم نویز در طبقه rf ورودی، دو میکسر برای تولید فرکانس های if مورد نیاز، تقویت کننده های میانی و فیلترهای طبقات میانی است. علاوه بر این از یک vga با بهره ی متغییری به میزان db45/29- الی db30 قبل از مبدل آنالوگ به دیجیتال برای کنترل بهر ه ی مسیر دریافت استفاده شده است. با شبیه سازی گیرنده و تحلیل سیستمی آن در محیط نرم افزار ads، مقدار عدد نویز گیرنده db5/6 به دست آمده است و از این رو حساسیت آن برای پهنای کانال موثر khz15 در مدولاسیون fm، برابر dbm5/118- در db12sinad= است. همچنین مقدار iip3 گیرنده برابر dbm3/1 شده است.

در این پایان نامه یک تقویت کننده توان دوهرتی در فرکانس مرکزی 2/4ghz با بازدهی بالا طراحی و شبیه سازی شده است. تقویت کننده توان دوهرتی یک روش افزایش بازدهی در تقویت کننده های توان می باشد. در این شبیه سازی از تکنولوژی ommic ed02ah و ترانزیستور های phemt از جنس گالیوم آرسناید استفاده شده است. ویژگی منحصر به فرد تقویت کننده توان دوهرتی ساختار ساده آن می باشد که از دو تقویت کننده ی توان موازی و خطوط انتقال تشکیل شده است. برای مجتمع سازی بهتر مدار، خطوط انتقال تقویت کننده توان دوهرتی توسط اجزای سلفی و خازنی پیاده سازی شد. همچنین در ورودی تراشه از یک تقسیم کننده توان ویلکینسون استفاده شده است. برای بهبود بازدهی ابعاد تقویت کننده کمکی را بزرگتر و توان ورودی بیشتری توسط تقسیم کننده توان به آن اختصاص داده شد. یک مدار r-c موازی در ورودی ترانزیستور ها برای بهبود پایداری آن ها به کار رفته است. تقویت کننده توان دوهرتی طراحی شده دارای بهره توان 17db، بیشینه ی توان خروجی 23dbm و در نقطه فشردگی db–1 توان خروجی dbm 22/6=p1db همچنین بیشینه بازدهی آن برابر %55/5 می باشد.

دراین پایان نامه تحت عنوان "طراحی و ساخت فیلتر میان گذر مایکرواستریپ با قابلیت تنظیم فرکانس مرکزی "، یک فیلتر مایکرواستریپ میان گذر قابل تنظیم با تلفات عبوری کمتر از 2db به همراه دو گذار از صفر در لبه های باند عبور ارائه می شود. ساختار پیشنهادی برای این فیلتر متفاوت از ساختار متداول فیلترهای شانه ای است. با توجه به تعاریف پهنای باند نسبی که برای این گونه فیلترها تعریف می شود طراحی و شبیه سازی فیلتر برای سه نوع پهنای باند نسبی ثابت، افزایشی و کاهشی انجام می شود و در نهایت فیلتر با پهنای باند نسبی ثابت بر روی برد ro4003 با ضریب گذردهی الکتریکی 3/38 و ضخامت 32 میلی اینچ ساخته می شود. برای تنظیم این فیلتر از دو دیود ورکتور استفاده شده است. محدوده ی تغییر فرکانس مرکزی از 770 تا 1300 مگاهرتز می باشد. عرض باند نسبی فیلتر در محدوده تغییرات فرکانس مرکزی برابر %11 می باشد و با تغییر فرکانس مرکزی تغییر نمی کند. افت عبوری فیلتر در کل بازه ی تنظیم کمتر از 2db و تلفات بازگشتی برای همین بازه کمتر از 10db می باشد. نتایج به دست آمده از شبیه سازی واندازه گیری برهم منطبق می باشند.

هدف از این پایان نامه، طراحی و شبیه سازی یک رگولاتور ولتاژ خطی ldo، با افت ولتاژ کم و جریان حالت سکون پایین است. در ساختار پیشنهادی از یک ترانزیستور nmos به همراه pmos به عنوان ترانزیستور عبور دهنده استفاده شده است. در این شرایط به ازای ولتاژهای ورودی بالا، نیازی به استفاده از مدارهای جبران ساز و در نتیجه مصرف جریان بیشتر برای ایجاد پایداری نخواهیم داشت. محدوده ولتاژ ورودی این رگولاتور بین 1.2 تا 3.3 ولت، ولتاژ خروجی 1 ولت و جریان خروجی آن بین صفر تا 50 میلی آمپر است. نتایج به دست آمده از شبیه سازی ساختار پیشنهادی در تکنولوژی سی ماس 0.18 میکرومتر نشان می دهد که جریان حالت سکون به ازای تقریبا نیمی از محدوده ولتاژ ورودی، کمتر از 14 میکروآمپر است. همچنین حداقل میزان افت ولتاژ این رگولاتور می تواند به 170 میلی ولت برسد. علاوه بر این، بررسی پایداری فرکانسی سیستم نشان می دهد که در بدترین شرایط میزان حد فاز از 50 درجه کمتر نمی شود. ضریب حذف اثرات ناشی از تغییرات منبع تغذیه نیز در شرایط tt، بین 43- تا 18- دسی بل می باشد. حداقل و حداکثر زمان پاسخ گذرای رگولاتور در شرایط tt و زمانی که ولتاژ ورودی یا جریان بار به صورت ناگهانی تغییر می کنند، به ترتیب 6 و 120 میکروثانیه به دست آمده است.

در این پایان نامه، سنتز کننده فرکانسی از نوع حلقه قفل فاز کسری-n با فرکانس خروجی ghz 4/2 تا ghz 5/2 در نرم افزارهای متلب و ads طراحی و شبیه سازی شده است. فرکانس مرجع برابر با mhz20 انتخاب شده و برای ایجاد عدد کسری از مدولاتور دلتا-سیگما دیجیتال hk-mash 1-1-1 با تعداد 19 بیت استفاده شده است که در این صورت دقت فرکانسی برابر با hz 38 برای pll حاصل می شود. برای پوشش باند فرکانسی مطلوب با در نظر گیری فرکانس مرجع مورد استفاده برای طراحی، تقسیم کننده فرکانسی بایستی بتواند از عدد 122 تا 125 را تقسیم نماید ولی از طرفی به دلیل استفاده از مدولاتور دلتا-سیگما دیجیتال و با در نظر گرفتن اینکه خروجی مدولاتور دلتا سیگما از 3- تا 4 تغییر می کند می توان نتیجه گرفت که تقسیم کننده بایستی بتواند از عدد 119 تا 129 را تقسیم نماید. در این پایان نامه از تقسیم کننده فرکانسی چند ضریبی استفاده شد که می تواند از 112 تا 143 را تقسیم کند. در پیاده سازی مداری بلوک تقسیم کننده از آنجا که فرکانس ورودی دو طبقه اول آن از ماکزیمم فرکانس قابل طراحی در منطق سی ماس بیشتر می باشد لذا دو بلوک اول تقسیم کننده در منطق cml طراحی شد که با طراحی بهینه آن مقدار توان مصرفی برای دو بلوک اول تقسیم کننده برابر mw 729/3 به دست آمد. در این پایان نامه بهره vco برابر mhz/v236 و جریان پمپ بار برابر با ?a 6/0 و پهنای باند pll برابر khz60 انتخاب شد. شبیه سازی سیمیولینک نشان داد که اولاً pll قفل می کند و ثانیاً زمان راه اندازی اولیه آن برابر با ?s160 می باشد که به ازای پله فرکانسی برابر mhz100 زمان قفل برابر ?s 34 به دست می آید. مقدار نویز فاز خروجی pll در آفست های فرکانسی mhz1 و mhz 2 به ترتیب برابر با dbc/hz 46/104- و dbc/hz 87/112- می باشد که فقط ناشی از نویز کوانتیزاسیون مدولاتور دلتا-سیگما می باشد. در نهایت برای بررسی صحت عملکرد مدولاتور دلتا-سیگما دیجیتال hk-mash 1-1-1 این مدولاتور روی تراشه fpga به نام xilinx spartan iii xc3s400 پیاده سازی شد و برای مشاهده طیف خروجی آن در spectrum analyzer از مبدل دیجیتال به آنالوگ به شماره آی سی ad7305 استفاده شد.

در این پایان¬نامه یک فیلتر انتخاب¬کننده¬ی کانال gm-c با ولتاژ تغذیه¬ی 1 ولت در تکنولوژی tsmc018rf انجام طراحی شده است. در این فیلتر به دلیل ولتاژ تغذیه¬ی پایین سعی شده که از طریق تحریک پایه¬ی بالک ترانزیستورها ولتاژ آستانه¬ی (v_th) آن¬ها را کاهش داد. این فیلتر یک فیلتر انتخاب¬کننده¬ی کانال با فرکانس¬های قطع قابل تنظیم 5/2، 5، 10 و 20 مگاهرتز می¬باشد که قابلیت پشتیبانی از استاندارد wimax را در یک گیرنده¬ دارد.این فیلتر با توجه به این که پایین¬گذر است، قابل استفاده برای گیرنده¬های از نوع هموداین می¬باشد. فیلتر مورد نظر باترورث مرتبه¬ی 7 می¬باشد و در باند عبوری تقریباً ریپلی ندارد و در چهار برابر فرکانس قطع دارای تضعیف بیش از 80 دسی¬بل است. برای پیاده¬سازی این فیلتر از سه طبقه¬ی متوالی فیلتر مرتبه¬¬ی 2 و یک طبقه فیلتر مرتبه¬ی 1 استفاده شده است. مقدار موثر نویز برگشت داده شده به ورودی برای فرکانس قطع 20 مگاهرتز برابر 274 میکروولت، مقدار اعوجاج هارمومیک کل (thd) به ازای پیک دامنه¬ی ورودی 31 میلی¬ولت برابر 40- دسی¬بل و مقدار توان مصرفی این فیلتر 239 میکرووات می¬باشد. تمامی شبیه¬سازی¬های این پایان¬نامه با استفاده از نرم¬افزار cadence انجام شده و پس از اتمام مراحل شبیه¬سازی در سطح سیستمی و مداری، شبیه¬سازی در سطح پس از جانمایی نیز انجام شده است.

در این پایان نامه تقویت کننده لگاریتمی کم مصرف با مقدار نویز ورودی بسیار پایین به منظور استفاده در میکروسیستم های ثبت سیگنال عصبی ارائه شده است. تقویت کننده لگاریتمی تکه ای-خطی بر اساس توپولوژی جمع موازی پیاده سازی شده است و شامل 5 طبقه است.ساختار تمام تفاضلی استفاده شده موجب حذف ولتاژ حالت مشترک می شود.

در این پایان نامه طراحی و پیاده سازی مبدل آنالوگ به دیجیتال بسیار کم مصرف برای ضربان ساز قابل کاشت در بدن با توان مصرفی 16/2 نانو وات مطرح می گردد.

چکیده ندارد.

دراین پایان نامه چگونگی پیاده سازی یک مدولاتور دلتا - سیگمای میانگذر مرتبه 6 از نوع چند بیتی با ساختار دو مسیره و روش ‏‎diuble sampling‎‏ در تکنولوژی ‏‎cmos‎‏ ‏‎0.35u 3.3v‎‏ بیان گردیده است.فرکانس میانی این مدولاتور‏‎40mhz‎‏ و نرخ نمونه برداری ‏‎160ms/sec‎‏ می باشد. عرض باند سیگنال در حدود ‏‎1.25mhz‎‏‏‎ می باشد توان مصرفی سیستم در حدود ‏‎130mw‎‏ است و محدوده پویایی این مبدل دیتادر حدود ‏‎78db‎‏ می باشد.در این مدولاتور از یک کوانتایزر تک بیتی و همچنین از یک کوانتایزر 5 بیتی با دقت 8 بیت جهت بهبود پایداری سیستم و افزایش‏‎snr‎‏ استفاده شده است . این مدولاتور در سیستم های مخابراتی که از استاندارد ‏‎cdma‎‏باعرض باند‏‎1/25mhz‎‏ استفاده می کنند، کاربرد دارد.