در این پایان نامه طراحی و شبیه سازی یک مدولاتور دلتا-سیگما برای کاربرد سمعک دیجیتال با توان مصرفی بسیار کم انجام می شود. دو راهکار برای رسیدن به این هدف ارائه می شود. نخست یک ساختار جدید مبتنی بر انتگرال گیری محدود و برای کاهش توان مصرفی پیشنهاد شده و مسائل مربوط به پیاده سازی آن مورد بررسی قرار می گیرد. مهم ترین ویژگی ساختار جدید پیشنهادی، حذف تقویت-کننده عملیاتی و انجام عمل انتگرال گیری با استفاده از خازن ها و سوئیچ ها می باشد. در ادامه راهکار دیگری مبنی بر استفاده از تقویت کننده یک طبقه در جهت کاهش توان مصرفی نسبت به تقویت-کننده های دو طبقه و همچنین برطرف کردن مشکلات استفاده از معکوس کننده ارائه می شود. با استفاده از تقویت کننده های یک طبقه، می توان مصرف توان را نسبت به تقویت کننده های دو طبقه کاهش داد. همچنین بر خلاف ساختار مبتنی بر معکوس کننده نیاز به استفاده از ساختار ضد آفست و شبه تفاضلی نمی باشد. مدولاتور طراحی شده دارای پهنای باند 8 کیلوهرتز و دقت 10 بیت است. در شبیه سازی این مدولاتور از تکنولوژی 0.18?m cmos استفاده شده است. منبع تغذیه آن 1.4 ولت و توان مصرفی آن 21.13 میکرو وات است. سادگی در پیاده سازی را می توان از مزایای هر دو ساختار پیشنهادی دانست و همچنین در مورد راهکار دوم می توان گفت که در میزان توان مصرفی و سطح سیلیکون اشغالی نسبت به کارهای پیشین با کاهش مواجه ایم که این دست آورد با اندکی کاهش در مقدار sndr همراه بوده است.

این پایان نامه یک تقویت کننده کم نویز در تکنولوژی tsmc 0.18µm cmos را برای کاربردهای باند فرکانسی 10-12ghz ارایه میکند. تقویت کننده کم نویز پیشنهاد شده بر پایه ساختار دو مسیره میباشد. مسیر اول شامل دو طبقه اینورتر cmos است که به صورت آبشاری به هم متصل شدهاند. نقش این مسیر فراهم آوردن بهره صاف و مناسب در باند فرکانسی مطلوب است. علاوه بر این، بخشی از تطبیق امپدانس ورودی نیز توسط طبقه ورودی این مسیر فراهم میشود. مسیر دوم نیز شامل یک طبقه اینورتر cmos است که به صورت آبشاری به یک ترانزیستور سورس مشترک متصل شده است. وظیفه اصلی مسیر دوم تضمین تطبیق امپدانس ورودی پهنباند مدار است. اضافه بر این، این مسیر میتواند به صورت جزیی بخشی از نویز کلی تقویت کننده را نیز حذف کند. ساختار دو مسیره، پایداری تقویت کننده کم نویز را بهبود میدهد. چندین تکنیک برای بهبود عملکرد تقویت کننده کم نویز به ساختار ارایه شده پیاده سازی شده است. در گیت nmos تمام اینورترها از یک القاگر اوج دهنده استفاده شده تا ظرفیت خازنی پارازیتی ترانزیستورها در فرکانسهای بالا جبرانسازی شود. همچنین، از تکنیک فیدبک موازی مقاومتی در سلولهای اینورتر استفاده شده تا پهنایباند تقویت کننده افزایش یابد. همچنین، این مقاومت فیدبک باعث میشود تا ساختار به صورت خود به خود بایاس شود و به هیچ مدار بایاسی نیاز نباشد. در نتیجه ابعاد تراشه کوچک شده، هزینه ساخت کاهش مییابد و دیگر هیچ منبع نویزی ناشی از مدار بایاس موجود نمیباشد. به علت استفاده از پاسخ فرکانسی باترورث ساختار ارایه شده، بهره مورد نیاز را همراه با صافی قابل قبول، فراهم میآورد. در پایان، تقویت کننده کم نویز برای عملکرد نویزی خوب، بهینه سازی شده است. تقویت کننده کم نویز ارایه شده، بیشینه بهرهای برابر با s21=12.8db همراه با صافی بهره 0.55db در باند فرکانسی مطلوب ارایه میدهد. مدار عملکرد نویزی خوبی نشان میدهد و عدد نویز آن 2.1db است. تطبیق امپدانس ورودی مطلوب بدست آمده است و s11 کمتر از -10db میباشد. مدار ارایه شده از منبع ولتاژ 1.8v به میزان 10.3mw توان مصرف میکند در حالی که iip3 برابر با -11dbm فراهم میآورد