مبدل های آنالوگ به دیجیتال پردازش برای تبدیل سیگنال های آنالوگ دنیای واقعی به حوزه دیجیتال که در آن پردازش سیگنال با سهولت بیشتری امکان پذیر است، به کار می روند. در این میان با افزایش استفاده از سنسورها در دستگاه ها و پردازش های صنعتی وهمچنین پیشرفت در زمینه مهندسی پزشکی، به کار گیری مبدل های آنالوگ به دیجیتال با توان مصرفی بسیار پایین و سرعت پایین در این زمینه ها نیازی ضروری به شمار می رود. در کاربردهای بیومدیکال معمولا به مبدل هایی با دقت بین 8 تا 12 بیت یا بالاتر نیاز می باشد که توان مصرفی بسیار کمی داشته باشند. از آنجا که سیگنال های پزشکی معمولا فرکانس های بسیار کمی دارند، مبدل های integrating نیاز ما را برای پاره ای از این نوع کاربرد ها برطرف می کنند. این پایان نامه به بررسی روشهای کاهش توان مصرفی موجود در مبدل های integrating پرداخته و با ارائه ایده و ساختاری جدید برای این نوع از مبدل ها، باعث کاهش قابل توجه توان مصرفی آن شده است. به دلیل اینکه در اغلب سیگنالهای پزشکی و یا کاربردهایی مانند سنسور های تصویر، فرکانس و تغییرات دامنه سیگنال در بیشتر زمانها بسیار کم می باشد، یک راه موثر برای کاهش توان مصرفی در مبدل آنالوگ به دیجیتال، تبدیل اختلاف هر نمونه سیگنال ورودی آنالوگ با نمونه قبل به دیجیتال است. با این کار در سیگنال هایی که تغییرات کمی در طول زمان دارند، در مدت زمان زیادی با کاهش زمان انتگرالگیری، می توان عناصری مانند مقایسه گر و شمارنده را خاموش نگاه داشت تا توان مصرفی مبدل را کاهش داد. در این پایان نامه یک مبدل آنالوگ به دیجیتال integrating 8 بیتی با فرکانس نمونه برداری ks/s4 در ولتاژ تغذیه v8/1 در تکنولوژی cmos ?m18/0 با استفاده از ایده پیشنهادی طراحی و با ساختار سنتی مقایسه شده است. نتایج شبیه سازی hspice موید این هستند که توان مصرفی مبدل integrating پیاده سازی شده با ساختار پیشنهادی برای یک سیگنال ورودی سینوسی با دامنه 2/0 ولتاژ تمام مقیاس، حدود 80% کمتر از پیاده سازی سنتی آن می باشد.

بلوک تغذیه از جمله بخش های مهم و اساسی هر تراشه مجتمع امروزی می باشد. این رساله روش های نوینی را به منظور تحلیل، سنتز، طراحی و بهینه سازی رگولاتورهای ولتاژ با افت کم و مراجع ولتاژ ارائه می کند. بر اساس یک راهکار جدید در ارتباط دهی متغیرها بر مبنای زمان نشست، روابط میان بهره، پهنای باند و خطای نشست حلقه رگولاسیون آشکار می- گردد. در ادامه برای اولین بار، استفاده از خازنهای ماسفت به منظور پایدار سازی رگولاتور های با افت کم توصیه شده و مزایای بکارگیری این خط مشی در مقابل خط مشی استفاده از خازنهای خطی، در طراحی یک رگولاتور 1.2v و 100ma آشکار می گردد. با مروری بر راهکارهای موجود در کاهش اثر نویز منبع تغذیه در خروجی رگولاتورهای با افت کم، آرایش جدیدی معرفی می شود که علاوه بر نویز خروجی پایین، از مزیت پایداری و پاسخ حالت گذرای مناسب تا خازن های بار کوچک برخوردار است. همچنین برای پیاده سازی مراجع ولتاژ با وابستگی کاهش یافته به تغییرات فرآیند، ولتاژ و دما که از بلوک های پایه ای در طراحی رگولاتورهای ولتاژ، مبدل های داده و تراشه های حافظه هستند نیز، آرایش مرجع ولتاژی معرفی شده است که علاوه بر قابلیت تامین جریان بالا، دارای خروجی قابل تنظیم است.

چکیده: در میان انواع متفاوتی از مبدل های آنالوگ به دیجیتال که تا کنون معرفی شده اند، مبدل های آنالوگ به دیجیتال تقاریب متوالی(sar ) به علت سادگی ساختار و همچنین توان مصرفی کم، همواره یکی از پرکاربرد ترین مبدل های آنالوگ به دیحیتال در کاربرد های بایومدیکال بوده اند. به همین دلیل تاکنون روش های متعددی برای کاهش هرچه بیشتر توان مصرفی در این مبدل ها ارائه شده است که در اکثر آنها توجهی به مشخصات سیگنال ورودی نشده است . این پایان نامه به معرفی روشی جدید برای کاهش توان در مبدل های sar به منظور کاربرد در تجهیزات بایو مدیکال و شبکه های سنسور بیسیم می-پردازد که در آن از مشخصات آماری سیگنال ورودی برای کاهش توان مصرفی مبدل استفاده می شود. با توجه به ذات سیگنال های بایو مدیکال، که اکثراً دارای تغییراتی کند در حوزه ی زمان هستند، در بسیاری از موارد نمونه های متوالی برداشته شده از این سیگنال ها، دارای تفاوتی کمتر از چند بیت هستند. با استفاده از این ویژگی سیگنال های بایو مدیکال، در ساختار پیشنهادی چنانچه تفاوت نمونه های جدید از نمونه های قبلی کم باشد، به جای آنکه به عنوان مثال در یک مبدل n بیتی، تمام بیت ها برای نمونه ی جدید استخراج شوند، تنها چند بیت کم ارزش(مثلاٌ 4بیت در یک مبدل 8 بیتی) که نشانگر اختلاف دونمونه هستند، استخراج خواهند شد. با این کار هم توان مصرفی ناشی از سوئیچینگ خازن ها کاهش می یابد و هم در مدت زمان باقی مانده با خاموش شدن مقایسه گر، توان مصرفی مقایسه گر نیز کاهش خواهد یافت. در این پایان نامه یک مبدلsar 8بیتی با فرکانس نمونه برداری 1ks/s در ولتاژ تغذیه ی 1.8 ولت در تکنولوژی cmos tsmc 0.18?m با استفاده از ایده ی پیشنهادی و همچنین با استفاده از ساختار رایج برای مبدل های sar شبیه سازی شده است. نتایج شبیه سازی نشان می-دهد که برای یک سیگنال ecg ساختار پیشنهادی باعث کاهش بیش از 70% در توان مصرفی سوئیچینگ خازن ها و 38% در توان مصرفی مقایسه گر شده است و این در حالی است که 61% به توان بخش دیجیتال افزوده شده است که با توجه به تکنیک های موجود برای کاهش توان در بخش دیجیتال، این افزایش توان قابل جبران است. برای این منظور بخش دیجیتال مبدل ها برای کار در ولتاژ0.5 ولت طراحی شده است.

در این پایان نامه یک روش موثر برای تبدیل آنالوگ به دیجیتال سیگنال عصبی در ریزسیستم های زیست پزشکی قابل کاشت در بدن ارائه شده است. به عنوان نخستین برتری روش پیشنهادی در قیاس با روش های معمول، نشان داده شده است که انتخاب تابع کوانتش غیرخطی مناسب نرخ داده خروجی حامل سیگنال عصبی را به مقدار قابل توجهی کاهش می دهد. دومین برتری عمده تبدیل سیگنال عصبی به دیجیتال با استفاده از یک مبدل آنالوگ به دیجیتال غیرخطی مناسب، بهبود نسبت سیگنال به نویز سیگنال عصبی است. در این پایان نامه دو مبدل a/d غیرخطی ارائه شده است. اولین مبدل یک مبدل نمایی 8 بیتی با اعمال تابع غیرخطی به صورت جداگانه (با استفاده از lut ) است که پتانسیل های فعالیت را با توان تفکیک 10 بیت به داده دیجیتال تبدیل می کند. این درحالی است که نویز پس زمینه که دامنه کوچکی دارد با توان تفکیک 3 بیت کوانتیده می گردد. به این ترتیب 20% صرفه جویی پهنای باند حاصل می شود. برطبق یافته های عملی از روی نمونه ی اولیه ، snr سیگنال عصبی از 5.11 قبل از کوانتش به 22 بعد از کوانتش افزایش می یابد. به منظور افزایش کارایی مبدل ارائه شده از جهت سطح سیلیکن مصرفی و مصرف توان، مبدل دومی با اعمال تابع غیرخطی به صورت ادغام شده در فرایند تبدیل با منحنی مشخصه تقریب تکه خطی از مشخصه عکس لگاریتمی یاد شده طراحی، شبیه سازی و جانمایی گردید. برای این مدار مقدار بیشینه ی dnl برابر با (0.17lsb+ و 0.24lsb-)، مقدار بیشینه ی inl معادل (1.15lsb+ و 0.42lsb-) و متوسط توان مصرفی 40?w از شبیه سازی مونت کارلو حاصل شد. سطح تراشه به همراه مدار مرجع ولتاژ برابر با 230?m×220?m و توان مصرفی حاصل از شبیه سازی پس از جانمایی برابر با 164.8?w است. همگی مدارها در یک فرایند cmos 0.18um با ولتاژ تغذیه 1.8 ولت طراحی و شبیه سازی شده اند.

قطعات الکترونیکی قابل کاشت در بدن از اهمیت روز افزونی برخوردار شده اند. یکی از مدارهای مهم در این قطعات، مدار واسطه ی حسگر بیومدیکال است. در این رساله برای پیاده سازی مدار واسطه ی حسگر بیومدیکال از مداری استفاده شده است که در هر دو مود ولتاژ و جریان سیگنال را پردازش می کند. برای این منظور در ابتدا تقویت کننده و فیلتری با قابلیت برنامه ریزی و تنظیم فرکانس های قطع پائین و بالا سیگنال ورودی را در مود ولتاژ تقویت می کند. به دنبال این فیلتر ولتاژ تقویت شده توسط یک مدار ترارسانا به جریان تبدیل می شود. پس از ترارسانا یک مبدل آنالوگ به دیجیتال مود جریانی قرار دارد که معادل دیجیتال سیگنال ورودی را تولید می کند. در سطح سیستم، کاهش بهره ی تقویت کننده باعث افزایش خطینگی آن می شود. در سطح مداری، مدار ترارسانای پیشنهادی قادر است به خوبی در ولتاژ مود مشترک ورودی میان دو سطح تغذیه عمل کند. همچنین در مقایسه گر جریانی، توان مصرفی با افزودن دو ترانزیستوری که به صورت دیودی بسته شده اند، کاهش قابل ملاحظه ای یافته است. نتایج حاصل از شبیه سازی که در تکنولوژی cmos tsmc 0.18µm در نرم افزار cadance صورت گرفته است، نشان می دهند که توان مصرفی کل سیستم برابر 2.6µw و thd برابر با -45.2db بدست آمد. نتایج حاصله از این طراحی با سایر گزارشهای موجود قابل مقایسه است.

مبدلهای آنالوگ به دیجیتال فلش عمدتا در کاربردهایی با سرعت نمونه برداری بسیار زیاد اما تعداد بیت کم از قبیل رادیوهای با پهنای باند وسیع مورد استفاده قرار می گیرند. یکی از مهمترین محدودیتها در افزایش تعداد بیت در این مبدلها، افزایش سرسام آور توان مصرفی است که به صورت نمایی با افزایش تعداد بیت مبدل افزایش می یابد. در این پایان نامه تلاش شده است با اصلاح ساختار مقایسه کننده توان مصرفی آن کاهش یابد. در گام نخست ساختاری پیشنهاد شده است که مقدار نویز برگشتی مقایسه کننده را کاهش می دهد بدون آنکه توان مصرفی را افزایش دهد. اما نوآوری اصلی این پایان نامه به این ایده مربوط می شود که می توان در هر مقایسه کننده مدار پیش تقویت کننده را بلافاصله بعد از تعیین خروجیها با استفاده از دریچه های منطقی مناسب خاموش کرد. از آنجا که اختلاف یک سیگنال ورودی دلخواه با اغلب سطوح مرجع مقایسه شونده زیاد است، بیشتر خروجی های مقایسه کننده ها خیلی زودتر از پایان دوره ی تناوب سیگنال ساعت آماده هستند و این ایده می تواند منجر به ذخیره توان مصرفی در حدود 40% در کل مبدل نسبت به یک مبدل آنالوگ به دیجیتال فلش متداول بشود. برای آنکه موثر بودن این ایده ها نشان داده شود یک مبدل آنالوگ به دیجیتال فلش با مشخصات 6 بیت gs/s 1 در تکنولوژی cmos tsms 0.18 um و ولتاژ تغذیه 1.8 ولت طراحی و شبیه سازی شده است. توان مصرفی مبدل برابر با 20.2 میلی وات و مقدار thd در فرکانس ورودی mhz 200 برابر با db 32- می باشد.

حسگرهای تصویر نقش مهمی را در گستره ی بسیار وسیعی از سیستم ها و مدارات الکترونیکی ایفا می کنند. کاربرد گسترده ی حسگرهای تصویر در شاخه های مختلف مانند مخابرات، بیو مدیکال، دوربین های فیلم برداری و عکس برداری دیجیتال، بینایی ماشین و رباتیک و بسیاری شاخه های دیگر، اهمیت بالای مطالعه و تحقیق بر روی این حسگرها را اثبات می کند. از سال 1967 که اولین حسگر تصویر ساخته شد تا به امروز پیشرفت زیادی در این زمینه حاصل گردیده است. حسگرهای تصویر عمدتاً توسط دو تکنولوژی ccd (charged coupled device) و cmos (complementary metal oxide semiconductor) ساخته می شوند. هر کدام از این تکنولوژی ها مزیت ها و عیب هایی دارند؛ اما در سال های اخیر، به دلیل برتری های فراوان حسگر هایی که توسط تکنولوژی cmos ساخته می شوند، استفاده از این نوع حسگر ها بسیار مرسوم و همگانی شده، و بیشتر تحقیقات آکادمیک و صنعتی بر روی حسگرهای cmos متمرکز می باشد. تحقیقات و نوآوری ها بر روی حسگرهای تصویر cmos، غالبا در جهت بالا بردن کیفیت تصاویر دریافتی، کاهش نویز و ناهمگونی ها و افزایش کارایی می باشد. تاکنون تحقیقات اندکی در زمینه ی کاهش توان مصرفی در حسگرهای تصویر cmos انجام گرفته است. این پایان نامه با استفاده از روشی مداری، توان مصرفی حسگرهای تصویر را به مقدار قابل ملاحظه ای کاهش می دهد. در واقع با استفاده از مبدل های آنالوگ به دیجیتال اختلاف-سنج، این مهم میسر می گردد به گونه ای که به جای تبدیل هر نمونه ی آنالوگ به معادل دیجیتال آن بدون توجه به نمونه ی قبلی، تنها اختلاف دو نمونه به دیجیتال تبدیل می شود. در نتیجه با توجه به اختلاف نه چندان زیاد شدت نور در پیکسلهای مجاور برای اغلب پیکسلها، و با استفاده از مبدل آنالوگ به دیجیتال انتگرالگیر، در مدت زمان کوتاهی مدار فعال است و در بخش بزرگتری از زمان مدار خاموش می شود. برای اثبات کارآمدی این روش، یک حسگر تصویر از نوع پیکسل-فعال با ساختار بازخوانی سطح-ستونی و نرخ تصویر برداری 450 فریم در ثانیه و با مبدل های آنالوگ به دیجیتال single-slope integrating با منبع تغذیه 1.8 ولتی و در تکنولوژی 0.18 میکرومتر با ایده ی پیشنهادی طراحی و با نمونه ی سنتی مقایسه شده است. نتایج شبیه سازی hspice موید این هستند که توان مصرفی حسگر تصویر پیشنهادی حدود 30 درصد کمتر از حسگر تصویر سنتی می باشد. همچنین روشی کارامد جهت کاهش نویز الگوی ثابت ستونی ارائه گردیده است. این روش نیز توسط نرم افزار matlab پیاده سازی گردید و کارامدی آن اثبات شد.

یکی از مسائل مهمی که پروژه ها با آن درگیر هستند و شاید بتوان به جرات گفت که مهمترین تصمیم در طول مدیریت پروژه ، مسئله سفارش گذاری مواد اولیه در پروژه ها است. در این پژوهش سعی شده است زمانبندی پروژه ها با تعیین سیاست سفارش گذاری برای مواد اولیه بصورت چند دوره ای بکمک توسعه مدل کنترل موجودی روزنامه فروش چند دوره ای انجام دهد.به این منظور یک مساله دو دوره ای با تقاضای نرمال دو متغیره برای دوره ها در نظر گرفته شده است. فرض می شود که بخشی از کالای مازاد هر دوره به دوره بعد منتقل شود و بخشی از کمبود هر دوره ، از موجودی دوره بعد تامین شود. در نهایت زمانبندی و سطح بهینه موجودی اول هر دوره بر اساس تقاضای پروژه ها به کمک الگوریتم ژنتیک چنان صورت می پذیرد تا سود کل سازمان پروژه محور مورد بررسی ، بیشینه شود. در انتهای گزارش روی پارامترهای مساله تحلیل حساسیت صورت می گیرد.

زخم های بستر آسیب های بافتی در نواحی خاصی از بدن می باشند که در نتیجه ی اعمال فشار طولانی مدت بر بافت به وجود می آیند. فشار اعمال شده در طولانی مدت سیستم جریان خون را مختل کرده و سبب از کار افتادگی بافت می-شود. زخم های بستر بسیار دردناک بوده و در بیماران بستری، افراد ویلچری و افراد مسن شایع هستند. از آن جا که یکی از مهم ترین عوامل در ایجاد زخم بستر شدید بودن مقدار فشار و یا طولانی بودن زمان استمرار آن بر روی بافت است، مفیدترین راهکار اندازه گیری فشار واسطه و مانیتورینگ پیوسته ی آن به نظر می رسد. به کار گیری پارامتر دما نیز در تشخیص موقعیت خطر ابتلا به زخم بستر اقدام مفیدی است، زیرا بیشتر بودن دمای پوست در نواحی خاص می-تواند نشانه ی التهاب و زخم در آن نواحی و کمتر بودن دما می تواند علامتی از انسداد جریان خون باشد. در این رساله سیستمی برای مانیتورینگ پیوسته ی فشار و دما با هدف جلوگیری از زخم بستر ارائه شده است. این سیستم از 64 حسگر فشار و 64 حسگر دما تشکیل شده است که بر روی یک صفحه با ابعاد 40×50 سانتی متر مربع قرار گرفته اند. به عنوان حسگر فشار از مقاومت های متغیر با نیرو (fsr) استفاده شده است که پیش از استفاده از مجموعه کالیبره می-شوند. با استفاده از این سیستم، مقادیر فشار و دما به صورت پیوسته اندازه گیری شده و نگاشت های متناظر به صورت همزمان بر روی صفحه ی نمایشگر قابل مشاهده هستند. از طریق اندازه گیری، مانیتورینگ و ثبت مقادیر مطلق فشار و دما و همین طور تغییرات این دو پارامتر در طول زمان، می توان به ارزیابی خطر ابتلا به زخم بستر پرداخت.

امروزه با افزایش کارایی پردازنده های سیگنال دیجیتال در پردازش پرسرعت اطلاعات، تقاضا برای مبدل های آنالوگ به دیجیتال با سرعت های بالا و دقت های بالاتر افزایش یافته است. از میان ساختارهای مختلف مبدل های آنالوگ به دیجیتال، مبدل تقریب متوالی (sa-adc) با استفاده از حداقل عناصر فعال به طور گسترده در کاربردهایی با توان مصرفی پایین مورد استفاده قرار می گیرد. در این رساله روش های نوینی در جهت افزایش سرعت عملکرد مبدل تقریب متوالی با دقت بالا و با هدف کاهش توان مصرفی ارائه شده است. پس از بررسی عوامل اصلی محدود کننده سرعت عملکرد مبدل و مطالعه روش های ارائه شده در سال های اخیر، در ابتدا برای اولین بار آنالیز جامعی بر روی زمان تأخیر مقایسه گر های دینامیکی ارائه شد و پارامترهای موثر در زمان تأخیر مقایسه گر مورد بررسی قرار گرفت. سپس بر اساس نتایج حاصله یک ساختار جدید با سرعت عملکرد بالاتر و توان مصرفی کمتر ارائه شد. همچنین جهت بهینه سازی طراحی مقایسه گرهای دینامیکی (با توجه به ماهیت غیرخطی و متغیر با زمان بودن مقایسه گر) بر اساس مدل پیوسته و متغیر بازمان ترانزیستور رابطه بسته ای برای توان مصرفی دینامیکی مقایسه گر استخراج شد که به طراحان این امکان را می دهد که با در اختیار داشتن روابط حاصله از آنالیز فوق و آنالیز زمان تآخیر طراحی بهینه ای را ارائه دهند. در ادامه با توجه به نقش موثر مقایسه گر در دقت مبدل، ضمن بررسی کلیه روش های موجود در حذف آفست مقایسه گر و مزایا و معایب هر یک، روش نوینی بر پایه کالیبراسیون آنالوگ و با استفاده از تنظیم پیوسته ولتاژ بدنه ترانزیستورهای ورودی، جهت حذف ولتاژ آفست مقایسه گر ارائه گردید. این روش نسبت به همتای کالیبراسیون دیجیتالی خود از دقت بیشتری برخوردار می باشد. نتایج شبیه سازی موثر بودن این روش حذف آفست را تأیید می نمایند. همچنین با توجه به نقش قابل ملاحظه زیرمبدل دیجیتال به آنالوگ (dac) در زمان تبدیل و البته توان مصرفی مبدل، روش سوئیچ زنی جدیدی ارائه شد که منجر به صرفه جویی 96 درصدی در مصرف انرژی سوئیچ زنی و همچنین کاهش 75 درصدی سایز آرایه خازنی و لذا بهبود زمان نشست می گردد. در نهایت با بهره گیری از دستاوردهای این رساله یک مبدل تقریب متوالی 10 بیتی با فرکانس نمونه برداری ms/s 68 در تکنولوژی cmos µm 18/0 (v8/1vdd=) طراحی شده و تا مرحله شبیه سازی پس از جانمایی پیش رفته است. نتایج شبیه سازی نشان می دهد که مقدار توان مصرفی و میزان کل اعوجاج هارمونیکی (thd) مبدل در فرکانس نمونه برداری mhz 68 و فرکانس سینوسی ورودی mhz14 به ترتیب mw 27/1 و db 1/56- می باشند. لذا معیار شایستگی میزان انرژی مصرفی در هر تبدیل مبدل fj/conv.-step 36 خواهد بود. از این مبدل می توان در بسیاری از کاربردها نظیر گیرنده های تلویزیون های دیجیتال به عنوان رقیب جدی برای مبدل پایپ لاین بهره برد.

هزاران سال است که تلاش های زیادی به منظور بهبود و یا افزایش کیفیت زندگی افراد بیمار انجام شده است. امروزه، گستره این تلاش ها به جایی رسیده است که دیگر بدون دخالت علم الکترونیک رسیدن به اهداف پیش رو غیر ممکن شده است. حوزه این فعالیت ها شامل کنترل اعضای مصنوعی توسط افراد معلول، تشخیص و درمان بیماری های عصبی (مانند حمله صرع و پارکینسون) و بیماری های قلبی، بازگرداندن بینایی به افراد نابینا و شنوایی به افراد کم شنوا و یا ناشنوا و ... می باشد. برای رسیدن به این قابلیت ها، به سیستم های واسط حسگر بیومدیکال نیاز است که از طریق حسگرها، سیگنال های بیومدیکال را دریافت کرده و پس از تقویت و فیلتر کردن، سیگنال ها را به کدهای دیجیتال تبدیل کنند تا آماده پردازش شوند. در این رساله سعی شده که به طور هم زمان، ملاحظات طراحی مورد نیاز شامل سطح سیلیکون اشغالی، توان مصرفی و خطینگی تقویت کننده، که نقش فیلتر را نیز دارد، برآورده گردد و در عین حال فرکانس های قطع و بهره تقویت کننده قابل تنظیم باشند. علاوه بر این شبه مقاومتی پیشنهاد شده که برای دو محدوده فرکانسی مختلف قابل تنظیم بوده و در عین حال تا جای ممکن خطی شده است. همچنین تاثیر ساختار مبدل آنالوگ به دیجیتال بر کاهش توان مصرفی سیستم واسط حسگر بیومدیکال نیز به طور جامع بررسی شده است. ساختاری برای زمان بندی مبدل آنالوگ به دیجیتال پیشنهاد شده که موجب کاهش توان مصرفی سیستم می گردد. علاوه بر این، به منظور کاهش سطح اشغالی و توان مصرفی در سیستم های واسط حسگر بیومدیکال چند کاناله، سیستمی پیشنهاد شده که علاوه بر کاهش سطح اشغالی تراشه، توان مصرفی نیز در آن کاهش یافته است. تقویت کننده تک کاناله طراحی شده در تکنولوژی 0.18 ?m و تغذیه 1.8 v پیاده سازی و ساخته شده است. نتایج تست تراشه نشان می دهد که تقویت کننده دارای بهره باند میانی قابل تنظیم از 52.5 db تا 57.5 db می باشد. همچنین فرکانس قطع پایین مدار (fl) در دو محدوده 4 hz و 300 hz قابل شکل دهی بوده که در فرکانس 300 hz قابل تنظیم نیز می باشد. فرکانس قطع بالای تقویت کننده 10 khz و قابل تنظیم است. نویز ارجاع داده شده به ورودی تقویت کننده و ضریب کارایی نویز (nef) آن به ترتیب برای fl = 300 hz برابر با 2.38 ?vrms و 3.07 و برای fl = 4 hz برابر با 2.6 ?vrms و 3.38 می باشد. همچنین اعوجاج (thd) کل تقویت کننده برای ورودی های با دامنه کوچک تر از 3.9 mvp-p کمتر از 1% باقی می ماند. توان مصرفی تقویت کننده به همراه مدارهای بایاس برابر با 20.8 ?w می باشد. سطح اشغال شده توسط تقویت کننده بر روی تراشه برابر با 0.065 mm2 است. علاوه بر این، مبدل آنالوگ به دیجیتال sar آسنکرون پیشنهاد شده برای مدارات واسط حسگر بیومدیکال قادر است که تنها با استفاده از یک مولد کلاک خارجی 200 khz، از 8 کانال با نرخ 25 ks/s نمونه برداری کند. استفاده از این مبدل باعث کاهش 40% توان مصرفی مدار پیشران مبدل نسبت به ساختارهای متداول سنکرون شده است. ضمناً تقویت کننده 8 کاناله پیشنهاد شده تنها 6.12 µw در ازای هر کانال از تغذیه 1.8 v مصرف می کند. نویز ارجاع داده شده به ورودی هر کانال در این ساختار برابر با 3.69 µvrms و nef آن برابر با 2.57 می باشد.

با توجه به تقاضای رو به رشد برای طراحی سیستم های کامل بر روی یک تراشه (soc)، لزوم ساخت مدارات مجتمع با توان مصرفی بسیار پایین بیش از پیش مورد توجه طراحان قرار گرفته است. مبدل های آنالوگ به دیجیتال (adc) یکی از اجزاء ضروری در این سیستم ها هستند که وظیفه انتقال اطلاعات از حوزه آنالوگ، به یک پردازش گر دیجیتال توان- پایین را بر عهده دارند و بسته به کاربرد می توانند سهم زیادی از توان مصرفی سیستم را به خود اختصاص دهند. انتخاب نوع مناسب نمونه برداری و ساختار مناسب برای مبدل های آنالوگ به دیجیتال می توانند نقش مهمی را در کارآیی کل سیستم ایفا کنند. تاکنون روش های متعددی به منظور پیاده سازی مبدل های آنالوگ به دیجیتال ارائه شده است که با انتخاب روش مناسب و با توجه به کاربرد مبدل و مشخصات مورد نیاز طراحی، می توان به یک طراحی مناسب از نظر توان مصرفی، سطح اشغالی و پیچیدگی دست یافت. این روش ها اغلب بر پایه نمونه برداری سنکرون از سیگنال ورودی استوار شده اند که در آن صرفنظر از میزان فعالیت سیگنال ورودی، نمونه برداری و تبدیل اطلاعات با یک سرعت ثابت صورت می پذیرد. هدف از این رساله، طراحی و بهینه سازی نوع جدیدی از مبدل ها، با نام مبدل آنالوگ به دیجیتال عبور از سطح است که با توجه به ویژگی های منحصر به فرد آن، بخصوص در چند سال اخیر مورد توجه طراحان قرار گرفته است. در این نوع مبدل، نرخ نمونه برداری از سیگنال ورودی وابسته به میزان فعالیت سیگنال ورودی است. این ویژگی سبب بهبود قابل توجه کارآیی در سیستم های اکتساب داده ای می شود که بر روی سیگنال های تُنُک و قطاری-شکل عمل می کنند. با این وجود، با توجه به این که مدت کوتاهی از توجه طراحان مدار به این نوع خاص مبدل می گذرد، چنین به نظر می رسد که می باید هنوز مسیری طولانی در یافتن کاربردهای مناسب برای به خدمت گرفتن این مبدل و اثبات کارآیی این مبدل در آنها و همچنین دستیابی به یک مدل دقیق، طراحی بهینه و پیاده سازی مطابق با خصوصیات تکنولوژی های مدرن برای این مبدل، طی شود. در این رساله پس از ارائه توضیحاتی در مورد نحوه عملکرد و نکات مورد توجه در پیاده سازی مبدل های آنالوگ به دیجیتال عبور از سطح، به ارائه یک مدل کامل تر و دقیق تر از تاثیر عوامل مختلف خطا بر عملکرد این مبدل پرداخته شده است. همچنین با بررسی عوامل موثر در تعیین مشخصه های این مبدل، به تشریح یک پروسه پیشنهادی برای طراحی این مبدل ها برای کاربردهای خاص پرداخته شده است. همچنین برای نشان دادن کارآیی این نوع نمونه برداری و تبدیل در یک سیستم کامل، یک سیستم تبدیل سیگنال آنالوگ به اطلاعات دیجیتال برای آشکارسازی qrs از سیگنال ecg طراحی و پیاده سازی شده است. با استفاده از الگوریتم آشکارسازی ارائه شده در این سیستم، به دقت آشکارسازی 98.3 %، حساسیت 98.89 % و پیش بینی مثبت 99.4 % دست یافته ایم. با پیاده سازی این سیستم در تکنولوژی cmos 0.13 µm و ولتاژ تغذیه 1.2 v، توان مصرفی و سطح اشغالی سیستم به ترتیب برابر با 635 nw و 0.136 mm2 به دست آمده است. همچنین یک ساختار جدید برای مبدل آنالوگ به دیجیتال عبور از سطح برای کاربردهای دقت بالا و فرکانس پایین ارائه شده است که به اختلاف بین آفست مقایسه گرها، که یک عامل خطای مهم و پر هزینه در دستیابی به دقت های بالا است، حساس نیست. همچنین سطح سیلیکون اشغالی این ساختار در حدود نصف سطح سیلیکون اشغالی به وسیله ساختارهای متعارف است. این مبدل در تکنولوژی cmos 0.18 µm با ولتاژ تغذیه 1.8 v و برای کاربرد اکتساب داده از سیگنال ecg طراحی و پیاده سازی شده است. توان مصرفی این مبدل با بیش از 8 بیت enob، برابر با 81 nw است.

بخش منبع تغذیه از جمله بخش های مهم و اساسی هر تراشه ی مجتمع امروزی می باشد. این بلوک، اغلب شامل چندین رگولاتور ولتاژ به منظور تغذیه ی قسمت های مختلف مدار و فراهم آوردن جداسازی لازم میان آنها است. رگولاتورها نیز بخشی اساسی در هر سیستم الکترونیکی به حساب می آیند که خانواده رو به افزایش محصولات پرتابل نیز یکی از اعضای این سیستم ها می باشد که رگولاتورها را به عنوان یک بخش بسیار مهم خود می بینند. ولتاژ باتری ها در محصولات قابل حمل پرتابل، معمولاً بعد از مدتی دچار تغییراتی می شود و دیگر به طور دقیق، همان ولتاژ نامی باتری نخواهد بود که این امر باعث بوجود آمدن خطاهایی در عملکرد مدار مورد نظر خواهد شد. به منظور کاهش هر چه بیشتر حساسیت ولتاژ تغذیه به ولتاژ باتری و همچنین تغییرات جریان بار، نیاز مبرم به وجود رگولاتورها احساس می شود. با توجه به کاهش ولتاژهای شکست در تکنولوژی مدرن امروزی، در این محیط کاری ولتاژ پایین، یک رگولاتور ولتاژ با افت کم(ldo)، مناسب ترین گزینه در بین سایر رگولاتورهای خطی می باشد. در حالت کلی، از رگولاتورهای ولتاژ خطی با افت کم، به منظور تغذیه بخش آنالوگ سیستم که از حساسیت بیشتری نسبت به نویز برخوردار است، استفاده می شود. در حالت کلی، اگر از یک رگولاتور ولتاژ خطی جریانی ناگهانی با دامنه ی قابل ملاحظه کشیده شود، در شکل موج ولتاژ خروجی، یک زیر جهش ناگهانی نیز در لحظه ی گذار جریان بار دیده می شود. در این پژوهش، هدف ارائه ی راه حلی در جهت کاهش دامنه این زیرجهش و همچنین کاهش زمان نشست ولتاژ خروجی بعد از گذار جریان بار می باشد. به منظور اثـبات کارایی ساختار پیشنـهادی، از رگولاتور ولتـاژی با ولتاژ خط تثبیت نشده ی حداقل 1.2 v و ولتاژ خروجی تثبیت شده ی 1 v و حداکثر جریان بار 130 ma با شیب تغییرات 130 ma/10 ns استفاده می شود. دیده می شود که در مدار پیشنهادی، حداکثر تغییرات ولتاژ خروجی در لحظه ی گذار جریان بار 300 mv است در حالیکه این مقدار برای مدار رگولاتور مرسوم 730 mv می باشد. همچنین زمان مورد نیاز مدار رگولاتور برای پاسخ دادن به تغییرات ولتاژ خروجی در مدار مرسوم 20 ns و در مدار پیشنهادی 8 ns می باشد. علاوه بر این، بعد از قطع جریان بار، برای ولتاژ خروجی مدار مرسوم 70.5 ns طول می کشد تا به مقدار نهایی اش نشست کند در حالیکه زمان نشست ولتاژ خروجی در مدار پیشنهادی 2.4 ns بدست آمد. فرایند استفاده شده در شبیه سازی این رگولاتور، پروسه 180 nm است. مقایسه ها میان دو مدار رگولاتور ولتاژ با افت کم مرسوم و مدار پیشنهادی به کمک شبیه سازی انجام شده است.

امروزه در بین انواع فیلترهای مجتمع، فیلترهای gm-c به علت توان مصرفی کم و کار در محدوده وسیع فرکانسی مورد توجه قرار گرفته اند. با توجه به پیشرفت فن آوری و کوچک سازی اندازه، مسئله طراحی این فیلترها در ولتاژ پایین بسیار حائز اهمیت می باشد. همگام با کاهش ولتاژ تغذیه، چالشهای طراحی ولتاژ پایین از جمله دامنه نوسان ولتاژ محدود، مقاومت خروجی محدود و محدودیت ساختارهای قابل استفاده مشهود است. هدف این رساله، طراحی و شبیه سازی یک فیلتر gm-cفرکانس بالا با مشخصه قابل قبول و ولتاژ تغذیه پایین می باشد. در ابتدا در سطح مداری، به دنبال ساختاری مناسب برای سلول ترارسانا هستیم به گونه ای که حتی الامکان در ولتاژ تغذیه پایین عمل نموده و رفتار خطی و امپدانس خروجی مناسبی داشته باشد. برای این منظور، از روش افزایش امپدانس خروجی با استفاده از فیدبک متصل به بدنه، استفاده می کنیم. سپس در سطح سیستمی، آرایشی اصلاح شده برای بهبود بهرهdc و مصرف توان فیلتر پیشنهاد شده است. جهت بررسی و مقایسه نتایج، یک فیلتر gm-cپایین گذر باترورث مرتبه پنج جایگذاری و شبیه سازی شده است. نتایج شبیه سازی فیلتر در فن آوری 90-nm cmos نشان می دهد که در صورت استفاده از آرایش اصلاح شده ، مصرف توان از 0.7mw به 0.5mw کاهش و بهرهdc از 0.955 به 0.994 افزایش می یابد. در ادامه با توجه به اهمیت کاهش سطح تراشه و همچنین بی نیاز شدن از خازنهای mim ، تحلیل و طراحی فیلتر gm-c mosfet-only مورد بررسی قرار می گیرد و سپس مدل سازی ریاضی و شبیه سازی مداری، جهت محاسبه اثر خازن غیرخطی ماسفت ارائه می شود.

استفاده گسترده از حسگرها در سامانه های مختلف بر کسی پوشیده نیست. یکی از روش های مرسوم استفاده از حسگرها، چینش آن ها در آرایه های بزرگ می باشد. از جمله آرایه های بزرگ حسگری، می توان به آرایه حسگرهای مقاومتی با کاربردهای متعدد صنعتی و پزشکی اشاره کرد. وجود تعداد زیاد حسگر در یک ماتریس بزرگ، چالش های متعددی را در طراحی مدار قرائت (read-out circuit) ایجاد می کند. از مهمترین این چالش ها می توان به وجود جریان های نشتی، تاثیر آفست آپ امپ بر روی ولتاژ خروجی و تاثیر مقدار مقاومت سوئیچ ها اشاره نمود. در این پایان نامه ضمن بررسی عوامل غیر ایده آل موجود در چنین سامانه هایی، راهکارهای جدیدی برای کاهش این اثرات ارائه خواهد شد. مشخصا، برای کاهش اثر آفست آپ امپ مورد استفاده در مدار و همچنین کاهش تاثیر مقاومت های غیر صفر سوئیچ ها، روش های جدیدی ارائه شده است. بر اساس ایده های پیشنهادی، یک مدار خواندن از آرایه 40×50 مقاومتی با قابلیت نمونه برداری 40 فریم بر ثانیه شبیه سازی، ساخته و آزمایش شده است.

چکیده در سال های اخیر تقاضا برای مدارهای توان پایین و کارایی بالا به صورت قابل توجهی افزایش پیدا کرده است. موثرترین روش در کاهش توان در مداراتvlsi کاهش ولتاژ تغذیه است ودلیل آن تناسب توان پویا با مجذور ولتاژ تغذیه می باشد. از آنجا که کاهش ولتاژ تغذیه باعث کاهش در سرعت مدار می شود، برای جلوگیری از کاهش سرعت، سیستم های با ولتاژ تغذیه ی چند گانه مطرح می شود. استفاده از این روش دارای مشکل هایی می باشد که یکی از مهم ترین آنها نیاز به مدارهای مبدل سطحی است که سیگنالهای دیجیتال با سطوح سیگنال کوچکتر (0,vddl) را به سطوح سیگنال بالاتر (0,vddh) تبدیل کنند. در سالهای اخیر تلاشهای متعددی صورت گرفته است که مبدلهای سطحی با تاخیر، توان مصرفی و مساحت کمتر طراحی شوند. در این پایان نامه، برای اولین بار روابط تاخیر برای مدار مبدل سطح مرسوم نوشته شده است و دلیل این که، چرا این مبدل قادر به کارکرد صحیح برای ولتاژهای زیر آستانه نمی باشد به صورت ریاضی اثبات شده است. به علاوه، چند ساختار جدید برای مبدلهای سطح ولتاژ با بازده توان بالا پیشنهاد شده است که قابلیت تبدیل ولتاژهای زیرآستانه را از فرکانس 100hz تا فرکانس 10mhz دارا هستند. برای هر یک از مدارهای پیشنهادی، محدوده فرکانسی که هر یک از این ساختارها از لحاظ توان مصرفی وتاخیر دارای بهترین عملکرد هستند، مشخص گردیده است و همچنین مقایسه های بین مدارهای پیشنهادی و ساختارهای قبلی برای تاخیر و توان صورت گرفته است تا به کارایی مدارات پیشنهادی پی برده شود. این ساختارهای پیشنهادی حساسیت کمـی نسـبت به تغـییرات فرآیند ساخت دارند. نتـایج شبیـه سازی post-layout برای ساختار پیشنهادی شماره 5 و نتایج شبیه سازیpre-layout برای ساختار پیشنهادی شماره ی 6 در تکنولوژی 0. 18µm cmos نشان می دهد که به ازایvddl=0.42v وvddh=1.8v و فرکانس ورودی 1mhz، توان مصرفی برای این دو ساختار پیشنهادی به ترتیب برابر با 183nw و101nw می باشد و مقدار تاخیر نیز به ترتیب برابر با 18.23nsو 15.38ns می باشد.

ابداع حسگرهای تصویر حالت جامد ، انقلابی را در صنعت عکاسی به وجود آورد. این حسگرها، به سرعت توانستند جانشین فیلم های عکاسی شوند. بدین ترتیب، تصویربرداری دیجیتال، جایگزین واکنش های شیمیایی شد. هر چند دوربین های دیجیتال، یکی از کاربردهای اصلی حسگر تصویر به شمار می آیند، اما امروزه، در تمامیِ ادوات تصویربرداری دیجیتال، در زمینه های گوناگون رباتیک، نجوم، ابزار پزشکی، تلفن های همراه، اسباب بازی ها و غیره، حسگر تصویر وجود دارد. این حسگرها، به دو خانواده ی ccd و cmos تقسیم می شوند. حسگرهای تصویر cmos در دو دهه اخیر توانسته اند از حسگرهای تصویر ccd پیشی بگیرند. به این ترتیب، در این پروژه نیز حسگرهای تصویر cmos مورد توجه قرار دارند. همانطور که می توان انتظار داشت، مهم ترین چالش در حسگرهای تصویر، افزایش کیفیت تصویر است. پارامترهای زیادی در کارایی حسگر دخیل اند که معمولا بهبود یکی تضعیف دیگری را به همراه دارد. در این پروژه تلاش شده تا عوامل موثر بر کیفیت تصویر و عملکرد حسگر، شناسایی شوند. مصالحه های بین این پارامترها، و ملاحظات طراحی که باید در این مسیر مد نظر قرار گیرد استخراج شده اند. هم چنین یک روند طراحی پیشنهاد شده است که این ملاحظات طراحی را لحاظ می کند. با وجود این که تا به حال مقالات بسیاری با هدفِ بهبود گستره ی پویایی، تفکیک پذیری، حساسیت، سرعت و کاهش نویز منتشر شده اند اما معمولا فاقد یک نگاه جامع بوده اند. این پروژه تلاش کرده است که بخش عمده ای از این موارد را در طراحی پیکسل 3t-aps حسگر cmos، در نظر بگیرد.

جدایی مراکز صنعتی از مراکز علمی-پژوهشی در کشور ما، ثمره ای جز هدر دادن سرمایه ها به ارمغان نیاورده است. تامین تجهیزات پیشرفته صنعتی از طریق واردات، و رفع نیازهای روزافزون صنایع، صرفا از این طریق، نه تنها خروج ارز از کشور را به همراه دارد بلکه عملا صنایع داخلی را در رقابت با صنایع خارجی ناتوان و ضعیف می گرداند. از طرفی یکی از مهم ترین اهداف تشکیل و تاسیس مراکز علمی-پژوهشی، تولید و خلق ثروت از طریق دانش و فناوری است؛ که این مهم جز با نزدیکی صنعت و دانشگاه محقق نمی شود. دستگاه یو پی اس (منبع تغذیه بدون وقفه) یکی از مهم ترین دستگاه های مورد نیاز صنایع مختلف از جمله صنعت سیمان به شمار می رود که وظیفه اصلی آن حفاظت از پردازنده های صنعتی در برابر اشکالات شبکه انرژی مثل قطعی برق است. گستره وسیعی از انواع یوپی اس از طریق واردات در دسترس صنعتگران قرار دارد که پشتیبانی پس از فروش ضعیف و قیمت بالای دستگاه، عیب عمده تمامی آنها محسوب می شود. در این پروژه بنا به درخواست شرکت سیمان شرق مشهد، طراحی، شبیه سازی و ساخت یک دستگاه یو پی اس صنعتی تک فاز آنلاین با توان نامی 7.5 کیلو ولت-آمپر، زیر نظر شرکت پایافناوران فردوسی انجام پذیرفت. هدف اصلی انجام این پروژه، بومی سازی فناوری ساخت دستگاه یوپی اس و کاهش هزینه خرید اولیه آن بوده است. علاوه بر کاهش هزینه خرید اولیه، برای کاهش هزینه های جاری نیز پژوهشی صورت گرفته است که به بهینه سازی فرایند ذخیره سازی انرژی در سیستم یوپی اس مرتبط می شود. دستگاه یوپی اس ساخته شده با قیمت تمام شده کمتر از 40% نسبت به نمونه مشابه و با بازدهی بیش از 90% در بارکامل، تمامی استانداردهای ورودی و خروجی را برآورده می سازد. ولتاژ خروجی با رگولاسیون ولتاژ کمتر از 3% و اعوجاجات هارمونیکی کل کمتر از 5% در بارهای غیرخطی و همچنین ضریب توان ورودی 0.98 از مهم ترین شاخصه های دستگاه یو پی اس ساخته شده است. پس از پایان این پروژه، دو نمونه از این دستگاه ، با موفقیت در شرکت سیمان شرق مشهد، نصب و راه اندازی گردیده و دو نمونه دیگر، بدون نصب و راه اندازی به این شرکت تحویل داده شده است. پس از نصب دستگاه یوپی اس به دلیل طول عمر محدود باتری ها، هر چند وقت یک بار لازم است مجموعه باتری ها تعویض شود که تعویض باتری ها هزینه هنگفتی را بر صنعتگران تحمیل می کند. طول عمر باتری های مورد استفاده در سیستم های یوپی اس، از مقداری که شرکت های سازنده باتری اعلام می کنند، به مراتب کمتر است و دلیل این امر هم به اتصال سری باتری ها در سیستم یوپی اس برمی گردد. شارژ مجموعه ای از باتری های سری شده با روش های متداول منجر به عدم تعادل در شارژ باتری ها شده که نتیجه آن کاهش طول عمر باتری ها است. برای به تعادل رساندن شارژ باتری های سری شده، تا پیش از این روش های مختلفی پیشنهاد شده است که پیچیدگی و دشواری پیاده سازی، مهم ترین عیب همگی آن ها محسوب می شود. در این پروژه برای به تعادل رساندن شارژ باتری های سری شده روشی ارائه شده است که علاوه بر مرتفع نمودن پیچیدگی پیاده سازی روش های پیشین، بر اساس شبیه سازی های صورت گرفته از بازدهی و دقت بالایی نیز برخوردار است.

چکیده ندارد.

چکیده ندارد.

مبدل های آنالوگ به دیجیتال با توجه به رشد روز افزون فناوری در زمینه دیجیتال و تمایل به استفاده از این حوزه، جزء مهمترین بخش های هر سیستم دیجیتالی قرار دارد که به نوعی با دنیای واقعی در ارتباط هستند. از طرف دیگر، کاهش ابعاد مدار و در نتیجه کاهش ولتاژ تغذیه، جزء جدایی ناپذیر روند پیشرفت در فناوری ساخت قطعات الکترونیکی بوده که به نوبه خود طراحی مدارهای مجتمع و به خصوص مدارهای مجتمع آنالوگ را دشوارتر می کند. به علاوه، با در نظر گرفتن بهینه بودن مصرف توان، که از الزامات قابل حمل بودن محسوب می شود، کار طراحی مدارهای مجتمع آنالوگ و به ویژه مبدل های آنالوگ به دیجیتال بیش از پیش دشوار خواهد شد. از طرفی، در میان مبدل های آنالوگ به دیجیتال، مدولاتورهای دلتا- سیگما از جایگاه ویژه ای برخوردارند. در این مبدل ها، از آنجاییکه طراحی در دو سطح سیستم و مدار انجام می شود، درجه آزادی بیشتری برای طراحی وجود دارد.در این پژوهش هدف طراحی یک مبدل آنالوگ به دیجیتال دلتا- سیگما با ولتاژ تغذیه پایین و توان مصرفی کم می باشد. در این طراحی، با ارائه مدل اصلاح شده ای برای مدولاتور، نشان داده شده است که عملکرد مدولاتور به طور قابل ملاحظه ای بهبود یافته است. یکی از مهمترین نتایج مدل ارائه شده، استفاده از آپ امپ های با بهره کم ( 30db) است که در طراحی های ولتاژ پایین پیامدی بسیار مطلوب به حساب می آید که هم فرآیند طراحی را آسان تر می کند و هم منجر به کاهش قابل ملاحظه ی توان مصرفی می شود. نوآوری دوم این پژوهش ارائه روشی جدید برای بدست آوردن ضرایب فیلتر به صورت بهینه است که در مدولاتورهای دلتا- سیگما یکی از مهمترین مراحل طراحی محسوب می شود. در روش ارائه شده، با توجه به ساده سازی انجام شده برای مدل مدولاتور، امکان استفاده از روشهای بهینه سازی فراهم شده است. در روش ارائه شده در این پژوهش برای محاسبه ضرایب فیلتر از الگوریتم ژنتیک استفاده شده است و نشان داده شده است که برای یک مدولاتور با مرتبه ثابت و به ازاء یک ضریب بیش نمونه برداری ثابت، مجموعه ضرایبی وجود دارند که به ازاء آنها عملکرد مدولاتور که همان مقدار snr می باشد، نسبت به طراحی مرسوم بهبود می یابد. برای تایید مدل ارائه شده، یک مدولاتور مرتبه 2 با پهنای باند 500 hz و دقت 70 db در تکنولوژی 0.18 um با ولتاژ تغذیه 1 v طراحی و شبیه سازی شد.

پدیده زمین لغزش از معضلاتی است که اجرای بسیاری از طرحهای جنگلداری را با مشکل مواجه ساخته است. لذا باید پس از شناسایی نقاط حساس به لغزش برای آنها راهکارهای مناسبی اتخاذ نمود. در سالهای اخیر، وقوع زمین لغزش ها در مناطق شمالی کشور به دلیل تغییر کاربری اراضی از جنگل به اراضی کشاورزی و احداث جاده افزایش یافته است. این تحقیق در اطراف جاده های جنگلی احداث شده در سری پهنه کلا واقع در 17 کیلومتری شهرستان ساری انجام گرفته است. برای این منظور ابتدا با تهیه نقشه توپوگرافی منطقه و انجام مطالعات عمومی بر روی آن، منطقه مورد مطالعه مورد بازدید قرار گرفت و با جنگل گردشی تعداد 30 نقطه لغزشی در دو فاصله 100 متری و از 100 تا 200 متری، در دو طرف جاده جنگلی احداث شده شناسایی گردیده و اندازه گیری ابعاد نقاط لغزشی شامل طول و عرض و ارتفاع آنها و فاصله نقاط لغزشی از کنار جاده با متر انجام گرفته و مساحت لغزش و حجم لغزش محاسبه شد. در این مطالعه برای تعیین موقعیت دقیق زمین لغزشها و تهیه نقشه پراکنش آنها از دستگاه gps استفاده شد و پس از ثبت، نقشه پراکنش زمین لغزشها توسط نرم افزار arc view رقومی و وارد سیستم اطلاعات جغرافیایی (gis) شد. همچنین جهت و شیب نقاط لغزشی با قطب نما و شیب سنج تعیین شد و با توجه به نقشه های زمین شناسی و خاکشناسی منطقه مورد مطالعه اقدام به برداشت نمونه خاک از نقاط لغزشی گردید و وضعیت مکانیکی خاک شامل رطوبت خاک و حد روانی و حد خمیری در آزمایشگاه مکانیک خاک تعیین شد. سپس با وارد کردن اطلاعات مربوط به هر لغزش در نرم افزار spss و با استفاده از آزمون گام به گام، مدل ریاضی مربوط به سطح لغزش و همچنین حجم لغزش تعیین گردید. نتایج بدست آمده نشان می دهد که عوامل جهت جغرافیایی، رطوبت، حد روانی و حد خمیری در مدل رگرسیونی مساحت لغزش و همچنین متغیرهای جهت جغرافیایی، رطوبت و حد روانی در مدل رگرسیونی حجم لغزش تأثیر داشته اند. بنابراین باید در محدوده هایی از حوزه آبخیز که دارای خطر زمین لغزش هستند در انجام عملیات عمرانی و هر گونه تأسیسات فنی با دقت و صرف هزینه مناسب اقدام به برنامه ریزی نمود.