با گسترش روز افزون استانداردهای مختلف بی سیم برای گوشی های تلفن موبایل به نظر می رسد که باید به دنبال راه حلی باشیم که با استفاده از آن بتوانیم تمامی این استانداردهای مختلف را که دارای مشخصات متفاوتی بوده و برای اهداف گوناگونی همچون انتقال داده، صوت، تصویر و ...به کار می روند را پشتیبانی کنیم. که برای اهداف مولتی استاندارد و بی سیم طراحی می شود باید بتواند چندین استاندارد مختلف را به طور همزمان پشتیبانی کند، رنج دینامیکی قابل قبول برای تمامی آنها را فراهم آورد، تا حد امکان توان مصرفی کمی داشته باشد و فضای کمی را در تراشه اشغال کند. برای انجام این کار روش هایی پیشنهاد شده است. از جمله اینکه adc طراحی کنیم که دارای بالاترین قابلیت باشد و بتواند شرایطی که توسط سخت ترین استاندارد تحمیل می شود را بر آورده کند.اما چنین adc توانی که مصرف می کند به شدّت بالا خواهد بود. راه حل دوّمی که پیشنهاد می شود آن است که adc طراحی کنیم که قابلیت تنظیم داشته باشد. به این صورت که برای هر استانداردی که لازم شد بتوان آن را تغییر داد تا با مشخصات مورد نیاز آن استاندارد خاص مطابقت داشته باشد. چنین مبدّل آنالوگ به دیجیتالی را reconfigurable adc می نامند. در این پایان نامه بخش مدولاتور یک adc سیگما-دلتا با ساختار قابل تغییر برای سیستم های بی سیم مولتی استاندارد طراحی خواهد شد. به طور ی که بتواند استاندارد های gsm، bluetooth ، wlan . که در گوشی های موبایل نسل 4 کاربرد خواهد داشت پشتیبانی کند.

در این رساله یک سنسور تصویر cmos هوشمند جهت استفاده در درون کپسولهای آندوسکوپی بی سیم wce طراحی و تشریح شده است. معماری پیشنهادی با فراهم ساختن امکان پردازش تصاویر در داخل کپسول آندوسکوپی بی سیم، از ارسال تصاویر بدون اطلاعات توسط مدار rf جلوگیری بعمل آورده و توان مصرفی را بشدت کاهش می-دهد. این تکنیک علاوه بر کاهش توان مصرفی موجبات تشخیص بلادرنگ (real-time) بیماری را امکان پذیر می-سازد. این عملکرد در تحقق نسلهای بعدی کپسولهای آندوسکوپی بی سیم که دارای اندامهای رباتیک خواهند بود می تواند تابع تعیین کننده ای بشمار آید. جهت پیاده سازی سنسور تصویر cmos از ساختار مد جریانی پیکسل فعال aps استفاده شده است. برخلاف ساختارهای مرسوم در این رساله یک روش جدید جهت پیاده سازی مد جریانی پیکسلها ارایه شده است. ساختار پیشنهادی با تمرکز بر اهمیت رنگ قرمز در تشخیص بیماریهای خونی، دارای حساسیت بالا و crosstalk بسیار پایین می باشد. ساختار فتودیود pd پیشنهادی با استفاده از خاصیت چاه دفن شده (deep n-well) تحقق پیدا کرده است. این ساختار برای اولین بار در پروسه استاندار cmos ارایه شده و نتایج بسیار مطلوبی در مقایسه با معماری های مرسوم از خود نشان داده است. جهت هوشمند سازی سنسور تصویر از پردازش محلی در هر پیکسل بهره گرفته شده است. هر پیکسل مجهز به مدار drs جهت حذف نویز و offset بوده و خروجی جریان آنها براحتی امکان جمع و تفریق مقادیر پیکسلها را مهیا می سازد. دو کنترلر عصبی- فازی مرسوم به anfis وظیفه جستجو و پردازش تصاویر حاصل از پیکسلها را بر عهده دارند. هر anfis ، 427 ناحیه در هر تصویر را جهت یافتن بیماری و عارضه پردازش نموده و سپس در مورد مشکوک و غیر مشکوک به بیماری بودن هر تصویر اعلام نظر می نماید. در این صورت تنها تصاویری جهت ارسال در اختیار مدار rf قرار می گیرند که مشکوک به بیماری باشند. تمامی بلوکهای ذکر شده در پروسه استاندارد 0.18µm1p6m cmos-rf tsmc طراحی و پیاده سازی شده اند. جهت شبیه سازی خواص اپتوالکترونیکی pd پیشنهادی، ساختار ارایه شده، توسط نرم افزار سیلواکو silvaco tcad شبیه سازی شده و اطلاعات مداری آن به نرم افزار hspice الحاق شده است. layout مدارات و pd ها توسط نرم افزار cadence تحقق یافته و پس از استخراج پارامترهای پارازیتیکی توسط نرم افزار assura ، جهت شبیه سازی نهایی به محیطhspice اضافه گردیده اند. توان مصرفی سنسور تصویر پیشنهادی فقط 338 میکرووات حاصل گشته است که در مقایسه با ساختارهای مرسوم تقریباً به 0.1 رسیده است. فضای اشغالی بر روی تراشه 5.53×5.53 mm2 بدست آمده است و این در حالیست که سنسور تصویر دارای ضریب پوشش fill- factor در حدود 24 درصد می باشد.

از زمانی که سیستم های پردازشگر دیجیتال مطرح شده اند این مساله نیز به همراه آن مطرح بوده که چگونه می توان یک سیگنال آنالوگ را جهت استفاده در سیستم دیجیتال، به سیگنال دیجیتال تبدیل نمود و به طور متقابل، چگونه می توان سیگنال دیجیتال پردازش شده را به سیگنال آنالوگ تبدیل کرد. در اینجا بود که ضرورت ساخت مبدل های آنالوگ به دیجیتال و دیجیتال به آنالوگ احساس شد و انواع مختلفی از این مبدل ها معرفی گردید. ارائه طرح های جدید و ایده های نو به منظور بهبود کیفیت این مدارها تا به امروز ادامه دارد. با توجه به اینکه تمامی سیگنال های موجود در طبیعت به صورت آنالوگ هستند به نظر می رسد تا زمانی که سیگنال های دیجیتال وجود داشته باشند، این مبدل ها به پیشرفت خود ادامه خواهند داد. افزایش روزافزون کاربرد مبدل های آنالوگ به دیجیتال، باعث شده تا اکثر مهندسین طراح مدار تلاش خود را در مسیر دستیابی به مبدل هایی با سرعت و دقت بالا قرار دهند. لذا دست یابی به مبدل های سریع و کم توان که دارای دقت بالا و خطای کمتری اعم از خطای بهره، خطای افست و.... ضروری می نماید. بخش sample and hold نخستین بخش یک مبدل آنالوگ به دیجیتال pipeline است وظیفه اصلی آن نمونه برداری و نگهداری سیگنال آنالوگ ورودی تا زمان تبدیل آن سیگنال به دیجیتال در طبقه اول می باشد. در این پایان نامه هدف طراحی یک بلوک sample and hold برای یک مبدل آنالوگ به دیجیتال 10 بیتmsps300 می باشد. برای دست یابی به این نرخ نمونه برداری و دقت از یک معماریsample and hold حلقه باز استفاده کرده ایم. نتایج شبیه سازی مینیمم نرخ خطینگی 11.12 بیت وsndr برابر با db68.7 نشان می دهد.