امروزه رقابت تنگاتنگی برای ساخت adc های کم مصرف تر و سریعتر در جریان است که در این بین adc های sar بیش از دیگر انواع مورد توجه قرار گرفته اند که در این رساله نیز چنین ساختاری به منظور برخورداری از توان کم برگزیده شده است. برای افزایش سرعت مدار از معماری two-step نیز استفاده کردیم تا در عین حال که انرژی مصرفی کم است سرعت مدار نیز افزایش یابد، چراکه این خانواده از adc ها از خانواده های پر سرعت بشمار می رود. بنابراین معماری به کار رفته در این رساله two-step-sar نامیده می شود که البته . البته برخلاف تعریفی که در (david johns, 1997) آمده است در مدار ما ابتدا عمل تقسیم و سپس عمل جمع انجام می شود. در این رساله با به کار بردن یک مدار dac سریع و کم مصرف توانستیم سرعت نمونه برداری را تا ks/s 19.6 بالا بریم و در عین حال توان مصرفی را تا nw78.4 پایین بیاوریم. در این adc از تکنیک طراحی زیرآستانه نیز استفاده کرده ایم. در واقع انتظار ما از این adc تبدیل خروجی آنالوگ یک حسگر دما به یک عدد دیجیتال است این بدان معناست که ورودی این مبدل یک سیگنال با تغییرات شدید نیست بلکه یک مقدار dc است. برای این مبدل یک مدار مولد پالس (pgc) نیز طراحی شد که سیگنالهای کنترلی adc را تامین می کند، این بخش نیز به کمک پایین آوردن ولتاژ تغذیه تا v 0.5، در ناحیه زیرآستانه طراحی شده و بسیار کم مصرف است و توانی معادل nw84.5 مصرف می کند. به این ترتیب کل مبدل adc و مدار مولد پالس، تنها توانی معادل nw162.5 مصرف می کنند.