مفهوم اندازه گیری زمان نقش مهمی در قسمت های مختلفی از علم و فناوری چون ابزارهای اندازه گیری، فیزیک، قفل کننده های فاز دیجیتال و همچنین در دمدولاتورها و مبدل های داده ایفا می کنند. مبدل های زمان به دیجیتال که عملیات اندازه گیری و تبدیل بازه ی زمانی به خروجی دیجیتال را انجام می دهند، معمولا شامل دو بخش می شوند: بخش اول که مقدار زمان های بزرگ را اندازه گیری می کند و به طور معمول از یک شمارنده ساخته می شود؛ و بخش دیگر که مقادیر زمانی را با تفکیک بالا اندازه گیری می کند. از مشخصه های مهم یک مبدل زمان به دیجیتال می توان به قدرت تفکیک اندازه گیری، دقت اندازه گیری، بیشینه ی محدوده ی اندازه گیری ورودی، مشخصه های غیرخطی بودن و زمان مرده (یا سرعت نمونه برداری) اشاره کرد. در طی سال ها، پژوهش های زیادی برای بهینه سازی و ارائه ی روش های اندازه گیری نوین صورت پذیرفته است. روش های متعددی برای اندازه گیری و تبدیل زمان به کلمه دیجیتال، بر پایه روش های آنالوگ و دیجیتال ارائه شده است. تبدیل "زمان به دامنه" و "کشش زمانی" روش-های مطرح آنالوگ برای تبدیل زمان به دیجیتال می باشند. "خطوط تاخیر" و روش هایی که بر اساس "اصل ورنیر" طراحی می شوند، برای پیاده سازی های دیجیتالی این مبدل ها بکار گرفته می شوند. در این پایان نامه، روش جدیدی برای اندازه گیری زمان از ترکیب دو روش "پایپ لاین" و "تقریبات متوالی" پیشنهاد شده است. مبدل پیشنهادی از 8 طبقه متوالی تشکیل شده است که در هرکدام از این طبقات یک مقایسه صورت می گیرد. مقایسه ی زمانی بر اساس الگوریتم تقریبات متوالی انجام می شود؛ به این صورت که مقایسه در طبقه اول، با مقدار نیمی از محدوده زمان ورودی، و در طبقه بعدی با یک چهارم این مقدار صورت می پذیرد. به همین ترتیب، این مقایسه ها ادامه می یابد تا بیت های مورد نیاز را بدست آوریم. یک طراحی از این مبدل برای بررسی کارایی آن انجام و بوسیله ی افزاره های cmos در فناوری ?m0.18 شرکت tsmc شبیه سازی شده است. مبدل زمان به دیجیتال ارائه شده، زمان ورودی را با نرخ 500 مگاهرتز به 8 بیت دیجیتال تبدیل می کند. برای تبدیل فاصله زمانی ورودی تا 1.684 نانو ثانیه با قدرت تفکیک 6.57 پیکو ثانیه، در حدود 7.8 میلی وات توان مصرف می شود.

چکیده رساله/پایان نامه:  سیستم های مخابراتی جدید مانند w-cdma، wimax یا lte از سیگنال های با پوش متغیر یا روش های مدولاسیون با طیف کارآمد استفاده می کنند. این شبکه ها به تقویت کننده های توان خطی با بازدهی کم و اعوجاج پایین نیاز دارند. تقویت کننده توان یک عنصر مهم در سیستم های مخابراتی بیسیم محسوب می شود. طراحی یک تقویت کننده توان با گین، خطینگی و راندمان مناسب یک چالش محسوب می شود. خطینگی برای اجتناب از ایجاد تداخل در کانال های دیگر لازم است و راندمان بالا نیز طول عمر باتری را بیشتر می کند. بهره نیز برای اجتناب از استفاده از چند طبقه ی پشت سر هم مهم می باشد. بیشتر تقویت کننده های توان ارائه شده از ساختار سورس مشترک استفاده کرده که گین توان بالا داشته اما خطینگی مناسبی ندارد. برای بهبود خطینگی، تقویت کننده در ناحیه back off استفاده شده یا تکنیک های پیشرفته مانند روش های pre-distortion استفاده می شود. اگر چه طراحی ها و آنالیزهای مختلفی برای تقویت کننده های توان سورس مشترک وجود دارد اما تقویت کننده توان درین مشترک به ندرت آنالیز شده است. در این پایان نامه کارشناسی ارشد، یک تقویت کننده توان درین مشترک با مدار تطبیق مناسب و آنالیز پارامتر s آن ارائه شده است. به صورت ریاضی نشان داده شده است که این تقویت کننده توان درین مشترک، توانایی داشتن کارآیی بالا (گین توان، پایداری و راندمان مناسب) به همراه خطینگی مناسب به علت وابستگی کم گین توان به gm را دارد. فرکانس کاری این تقویت کننده و ملاحظات طراحی این ساختار نیز بررسی شده است. یک نمونه تقویت کننده توان درین مشترک با تغذیه 1.5v با تکنولوژی 0.13um cmos شبیه سازی شده و نشان داده شده است که این ساختار گین توان 11db و توان خروجی بیشتر از 14dbm و ماکسیمم pae بیشتر از 54% دارد. علاوه بر آنالیز این ساختار، یک تقویت کننده توان در باند فرکانسی uwb با این ساختار آنالیز شده است. شبیه سازی post-layout با ولتاژ تغذیه 1.2v و تکنولوژی 0.13um cmos در تمام گوشه ها نشان می دهد که این pa می تواند گین توان برابر 19db، میانگین p1db برابر -4.5dbm، توان خروجی بیشتر از 15db و pae در p1db بیشتر از 20% در باند فرکانسی وسیع 3.1-6.5 گیگاهرتز داشته باشد

با توجه به رشد روزافزون فناوری در زمینه ی دیجیتال و هم چنین تمایل زیاد به استفاده از حوزه ی دیجیتال، مبدل های آنالوگ به دیجیتال جزء مهمترین بخش های هر سیستم الکترونیکی هستند که به نوعی با دنیای واقعی در ارتباط اند. در میان انواع مختلف مبدل های آنالوگ به دیجیتال، مدولاتورهای دلتا-سیگما از جایگاه ویژه ای برخوردارند. این مدولاتورها بر اساس مکان قرارگیری مدار نمونه بردار و نگه دار به دو دسته ی زمان پیوسته و زمان گسسته تقسیم می شوند که مدولاتورهای زمان پیوسته به دلیل مزایای بسیار، از جمله توان مصرفی کمتر و سرعت بالاتر، در سال های اخیر بیشتر از نوع زمان گسسته مورد توجه قرار گرفته اند. هم چنین در کاربردهای معاصر برای رسیدن به سرعت و دقت بالا از مدولاتورهای دلتاسیگمای چندبیتی استفاده می شود. به دلیل اهمیت ویژه ی مدولاتورهای دلتا-سیگما در سیستم های الکترونیکی، توجه به پارامترهای غیرایده آلی این مبدل ها نیز بسیار مهم است. یکی از مهمترین پارامترهای غیرایده آلی، خطای غیر خطی ذاتی موجود در مبدل دیجیتال به آنالوگ چندبیتی است که در مسیر فیدبک مدولاتور دلتا-سیگما قرار گرفته است. این خطا که در اثر عدم تطابق بین المان ها به وجود می آید همانند سیگنال ورودی و بدون شکل دهی به خروجی منتقل می شود، بنابراین مستقیماً دقت و خطی بودن مدولاتور را محدود می کند. در این پژوهش ابتدا روش های مختلف مقابله با این خطا شرح و معایب مربوط به هر تکنیک بیان می شود. تا کنون در تمام پژوهش های انجام شده مبدل دیجیتال به آنالوگ دماسنجی استفاده شده در حلقه فیدبک از نوع یونری بوده است. اما در پژوهش حاضر برای اولین بار به جای مبدل دیجیتال به آنالوگ دماسنجی از مبدل کدشده به صورت دودویی استفاده می شود. نتایج شبیه سازی بر روی مدولاتور دلتا-سیگمای زمان پیوسته ی مرتبه سوم با کوانتایزر 6-بیتی، نشان می دهد مدولاتور در حالت ایده آل عملکردی مشابه با سایر مدولاتورها که از مبدل دیجیتال به آنالوگ کدشده ی دماسنجی استفاده می کنند دارد. ولی در حالت غیرایده آل کاهش عملکرد مبدل در اثر خطای غیرخطی مبدل دیجیتال به آنالوگ بسیار بیشتر بوده است. در ادامه جهت مقابله با این خطا، یک روش دیجیتال جدید پس زمینه بر اساس تکنیک های همبستگی متقابل ارائه می شود. پس از آنالیز ریاضی روش پیشنهادی، به منظور تأیید تکنیک ارائه شده، به شبیه سازی روش فوق پرداخته می شود. نتایج شبیه سازی نشان می دهد روش فوق قادر به تشخیص دقیق مقدار خطای هر المان بوده و مقدار غیرایده آلی ها را تا مقدار ایده ال بهبود می بخشد. با استفاده از مبدل دیجیتال به آنالوگ باینری به جای یونری، تعداد ضرایب قابل محاسبه و در نتیجه زمان و مدارات دیجیتالی لازم برای کالیبراسیون به شدت کاهش می یابد. هم چنین با این کار می توان بدون نگرانی از افزایش پیچیدگی مدار در اثر افزایش تعداد بیت، جهت افزایش دقت مدولاتور تعداد بیت کوانتایزر را افزایش داد.

مزایای عمده¬ی پردازش سیگنال در حوزه¬ی دیجیتال نسبت به پردازش سیگنال آنالوگ باعث افزایش چشمگیر استفاده از این نوع پردازش در سیستم¬های الکترونیکی جدید شده است. از اینرو در سال-های اخیر طراحی مبدل¬های آنالوگ به دیجیتال و دیجیتال به آنالوگ بیش از پیش مورد توجه قرار گرفته است. طراحی مبدل¬هایی که در عین داشتن سرعت و دقت بالا، از نظر توان مصرفی نیز بهینه باشند موضوع بسیاری از پژوهش¬ها و طراحی¬های اخیر انجام شده در حوزه¬ی مبدل¬های داده می¬باشد. در بین مبدل¬های داده، مبدل¬های sar از جمله بهینه¬ترین ساختارها از لحاظ توان مصرفی و ساده-ترین ساختارها از دیدگاه طراحی می¬باشند. اما یکی از مهم¬ترین معایب این نوع مبدل¬ها، محدودیت سرعت ناشی از عملکرد سریال آنها است که مانع از استفاده از این ساختارهای بهینه در سرعت¬های بالا می¬شود. سایر مبدل¬های داده نیز همانند یک مبدل sar، علیرغم داشتن مزایای مختلف، با یک یا چند محدودیت مهم رو¬به¬رو هستند که در بسیاری از موارد رفع این محدودیت¬ها به بهای تضعیف قابل ملاحظه¬ی سایر ویژگی¬های مبدل تمام می¬شود. از آنجا که مزایا و معایب موجود در هر یک از مبدل-های داده متفاوت از یکدیگر هستند، یک روش موثر و مفید برای دستیابی همزمان به ویژگی¬های مطلوب، ترکیب دو یا چند مبدل داده¬ی مختلف با هم می¬¬باشد. مبدل¬های ترکیبی که از ادغام دو یا چند مبدل داده¬ی مختلف در یک ساختار واحد شکل می¬گیرند، با هدف بهره¬گیری از مزایای برخی مبدل¬ها به منظور رفع معایب سایر مبدل¬ها ارائه شده¬اند. از جمله بهینه¬ترین ساختارهای ترکیبی می-توان به مبدل¬های flash-sar اشاره کرد که با استفاده از سرعت بالای مبدل فلش سعی در رفع محدودیت سرعت مبدل sar دارند. در این پژوهش یک مبدل¬ flash-sar با عملکرد پایپلاین و توان مصرفی پایین ارائه شده است که در آن عملکرد متوالی و پشت سر هم مبدل فلش و sar که در تمامی مبدل¬های flash-sar استفاده می¬شود با عملکرد همزمان و موازی دو مبدل فلش و sar جایگزین شده است. در نتیجه علاوه بر افزایش سرعت ناشی از به¬کار بردن مبدل فلش، به¬کارگیری ایده¬ی همزمان کردن عملکرد دو مبدل فلش و sar، باعث افزایش بیشتر سرعت مبدل نسبت به سایر مبدل¬های flash-sar می¬شود. پیاده¬سازی این عملکرد پایپلاین، با استفاده از یک روش ساده و بهینه و به ¬گونه¬ای انجام شده است که تاثیر چندانی بر روی سایر ویژگی¬های مبدل از جمله توان مصرفی و سطح اشغال شده ندارد. علاوه بر این، حذف نردبان مقاومتی از ساختار مبدل فلش طبقه¬ی اول، که باعث کاهش قابل ملاحظه¬ی توان مصرفی می¬گردد یکی دیگر از مزایای ساختار ارائه شده نسبت به ساختارهای مشابه می¬باشد

در این پایان نامه، سه طرح مورد بررسی قرار گرفته است: در طرح اول، با یک رویکرد جدید به ایده اشتراک گذاری تقویت کننده عملیاتی در مدولاتور دلتا- سیگما نگریسته شده است. در این طرح براساس میزان ظرفیت خازنی هر طبقه به آن طبقه عرض پالس کلاک اختصاص داده می شود لذا با کمترین میزان هارمونیک و حداکثر میزان بازده توان، عملیات اشتراک گذاری شکل می گیرد. در این طرح در یک نمونه دلتا- سیگمای مرتبه دوم در ازای پهنای باند ده کیلوهرتز، تعداد سیزده بیت و نیز توان مصرفی کل 2/69 میکرووات، fom معادلfj/step 2/392 اخذ شده است. در طرح دوم، یک ساختار جدید از مدولاتور دلتا- سیگما ایجاد شده است که قابلیت گرفتن دو مرتبه شکل دهی نویز از یک طبقه مدولاتور را داراست و در کل ساختار دلتا- سیگما یک تقویت کننده عملیاتی صرفه جویی می شود، این در حالی است که توابع تبدیل سیگنال و نویز نسبت به حالت متداول تغییری نمی کنند. در این طرح، دو نمونه مدولاتور مراتب دوم و سوم شبیه سازی شده است. در مدولاتور مرتبه دوم، در ازای پهنای باند 100 هرتز ، تعداد 9/14 بیت اخذ شده است. همچنین در مدولاتور مرتبه سوم در ازای پهنای باند 300 هرتز، تعداد 9/14 بیت اخذ شده است. در طرح سوم، با یک رویکرد جدید به بخش d/a داخلی مبدل های سار آسنکرون نگریسته شده است و بدون مصرف هرگونه توان اضافی و حتی کاهش توان مصرفی، میزان زمان تبدیل مبدل کاهش یافته است که این خود باعث افزایش ویژه ای در بازده توان مبدل دارد. در این طرح، در ازای رنج پهنای باند مبدل از 4 تا 32 مگاهرتز و توان مصرفی از رنج 14 تا 186 میکرووات، fom معادل fj/step 3/5 اخذ شده است. در طرح سوم، با یک رویکرد جدید به بخش d/a داخلی مبدل های سار آسنکرون نگریسته شده است و بدون مصرف هرگونه توان اضافی و حتی کاهش توان مصرفی، میزان زمان تبدیل مبدل کاهش یافته است که این خود باعث افزایش ویژه ای در بازده توان مبدل دارد. در این طرح، در ازای رنج پهنای باند مبدل از 4 تا 32 مگاهرتز و توان مصرفی از رنج 14 تا 186 میکرووات، fom معادل fj/step 3/5 اخذ شده است.

واسط های سریال پرسرعت امروزه به طور گسترده در وسایل همراه، سیستم های چندپردازنده روی چیپ مانند تلفن های همراه هوشمند و تبلت ها به کار می روند. دستیابی به نرخ داده بالا با حداقل توان مصرفی امروزه به عنوان یک چالش در این سیستم ها مطرح است. یک سیستم ارتباطی سریال از چهار جزء تشکیل شده است: 1- فرستنده 2- گیرنده 3- سیستم زمان بندی 4- کانال ارتباطی. تلفات وابسته به فرکانس کانال ارتباطی امروزه مهم ترین عامل در محدود شدن نرخ داده در واسط های سریال محسوب می شود. به منظور برقراری پایان دهی با امپدانس پایین با کانال ارتباطی و انجام یکسان سازی به منظور جبران تلفات وابسته به فرکانس کانال قسمت عمده ای از توان مصرفی یک واسط سریال در فرستنده مصرف می شود. در طراحی های توان پایین درایور خروجی به دلیل امپدانس کم کانال بیشترین جریان استاتیک را مصرف می کند. برای کاهش توان مصرفی امروزه درایورهای ولتاژی به طور گسترده استفاده می شوند. در این پایان نامه یک فرستنده ولتاژی برای نرخ داده gb/s 8 در فنّاوری nm 130 طراحی، جانمایی و شبیه سازی شده است. در این فرستنده از یک فیلتر 2 تپ با مقدار تأکید زدایی db 6 به منظور یکسان سازی استفاده شده است. برای کانال نوع b با طولی برابر inch 1 که تضعیف db 10 در فرکانس نایکوئیست دارد، بدون یکسان ساز ارتفاع نمودار چشم برابر mv 31 و عرض آن ps 47/6 است. درحالی که با اعمال یکسان سازی ارتفاع چشم به mv 77/5 و عرض آن به ps 85/7 بهبود می یابد. همچنین برای کانال نوع b با طول inch 12 در حالتی که یکسان ساز غیرفعال است نمودار چشم به طور کامل بسته شده است و بدون یکسان داده های دریافتی در گیرنده با نرخ خطای بیت زیادی همراه خواهند بود. با فعال شدن یکسان ساز، نمودار چشم بهبود قابل توجهی پیدا می کند. در این حالت ارتفاع نمودار چشم mv 2/50 و عرض آن برابر ps 6/76 است. در حالتی که یکسان ساز غیرفعال است بازدهی توان برابر pj/b 1/213می باشد. فعال شدن یکسان ساز به قیمت توان مصرفی بیشتر می باشد اما نمودار چشم بهبود قابل توجهی پیدا می کند. در این حالت بازدهی توان برابر pj/b 1/638 می باشد. همچنین در این فرستنده از تکنیک بایاس بدنه به منظور کاهش اندازه ترانزیستورهای درایور بهره گرفته شده است. پس از اعمال تکنیک بایاس جریانی بدنه به ترانزیستورها، مجموع اندازه ترانزیستورهای درایور 17/8% کاهش داشته است. داده اصلی و داده تأخیر یافته به همراه مکمل آن ها از طریق هشت به درایور خروجی متصل می شوند. ازآنجایی که این ترانزیستورها به طور مستقیم بار مدار پیش درایور می باشند، کاهش اندازه آن ها در مقایسه با بقیه ترانزیستورها اهمیت بیشتری دارد. اندازه این ترانزیستورها پس از اعمال تکنیک 21/7% کاهش یافته است. افزون بر این توان مصرفی اضافه شده به فرستنده برای اجرای این تکنیک بسیار ناچیز است.

مهم ترین عامل در محدود شدن نرخ ارسال داده تلفات وابسته به فرکانس کانال می باشد. جهت انجام یکسان سازی به منظور جبران تلفات وابسته به فرکانس کانال، قسمت عمده ای از توان مصرفی یک واسط سریال در فرستنده مصرف می شود. در این پژوهش، یکسان ساز ولتاژی برای نرخ داده 8gb/s در فنّاوری 130nmطراحی و شبیه سازی شده است. در این یکسان ساز از یک فیلتر 2- تپ با مقدار تأکید زدایی 6db به منظور یکسان سازی استفاده شده است. برای یک کانال نمونه با طولی برابر 1 اینچ که تضعیف 10db در فرکانس نایکوئیست دارد، در حالتی که یکسان ساز غیرفعال است ارتفاع نمودار چشم برابر 53.64mv و عرض آن 60ps است. در حالی که بعد از یکسان سازی ارتفاع چشم به 113.5mv و عرض آن به 110psبهبود می یابد. همچنین برای کانال نمونه با طول 12 اینچ در حالتی که یکسان ساز غیرفعال است نمودار چشم به طور کامل بسته شده است؛ بنابراین داده های دریافتی در گیرنده با نرخ خطای بیت زیادی همراه خواهند بود. بعد از یکسان سازی، نمودار چشم بهبود قابل توجهی پیدا می کند. در این حالت ارتفاع نمودار چشم 58mv و عرض آن برابر 85ps می شود.