در این پژوهش، طراحی یک ضرب کننده 33 بیتی توان کم و سرعت بالا با حداقل اندازه تراشه براساس آلگوریتم بوز بهینه شده رادیکس هشت مورد توجه قرار گرفته است. در این پژوهش با بهینه سازی روش پیاده سازی الگوریتم بوز رادیکس هشت و همچنین استفاده از لاجیک ‏‎cpl-like‎‏ در پیاده سازی مداری انکودر بوز و جمع کننده ها، توان مصرفی و سطح مورد نیاز تا حد زیادی کاهش پیدا کرده است. بطوریکه در فرکانس 100 مگاه هرتز و تکنولوژی ‏‎cmos‎‏ نیم میکرومتر با منبع تغذیه 3/3 میلی وات و حداکثر میزان تاخیر در مسیر بحرانی 48/12 نانو ثانیه بدست آمده است.