در این پایان نامه در فصل اول مقدمه ا ی در باره ساختار پایان نامه بحث شده است در فصل دوم به معرفی ساختار های ‏‎a/d‎‏های با سرعت بالا پرداخته می شود . در فصل سوم به معرفی ساختار مبدل ‏‎a/d‎‏ پایپ لاین و مشکلات آن پرداخته و در ادامه در فصل چهارم ساختار ‏‎a/d‎‏پایپ لاین ‏‎1.5 bit /stage‎‏ معرفی می گردد.در فصل پنجم ساختار مبدلهای ‏‎a/d time interleaved‎‏ تشریح شده و مسائل و مشکلات موازی کردن مبدلهای ‏‎a/d‎‏ در این فصل مطرح می گردد.در فصل ششم کالیبراسیون آداپتیو و استفاده از الگوریتم ‏‎lms‎‏ برای مبدلهای ‏‎a/d time interleaved‎‏ جهت حذف و یا کاهش عدم تطابق بین کانالها مطرح می گردد.در فصل هفتم مدار پیاده سازی شده یک مبدل ‏‎a/d‎‏پایپ لاین با ساختار ‏‎1.5 bit/stage‎‏تشریح می گردد.و سرانجام در فصل آخر نتایج شبیه سازیها آورده می شود.