چکیده ندارد.

کاربرد روزافزون وسایل الکترونیکی بدون سیم و قابل حمل، به همراه بالا رفتن فرکانس کاری این سیستمها موجب شده تا امروزه، بر خلاف دهه های گذشته که مساحت و تاخیر، تعیین کننده های اصلی طراحیهای کلاسیک بودند، توان مصرفی به منزله یکی از اصلی ترین عوامل در طراحی، سنتز و بهینه سازی مدارات سطوح مختلف به شمار آید. هدف این تحقیق ارائه مدلی برای تخمین دقیق توان مصرفی مدارات ترکیبی، با فرض مدل زمانی تاخیر صفر می باشد. این مدل تحلیلی از ترکیب دید رفتاری به مدار برای تخمین فعالیت گذر سیگنال گره سطح بیت ، با دید ساختاری و استفاده از یک کتابخانه انرژی مصرفی سطح گیت برای تخمین منابع تلفات توان پویا، استفاده می کند. بدلیل پیچیدگیهای ابداع مدل توانی برای مدارات سطح بالا، تلاش چندانی برای تخمین توان و سنتز در سطح انتقال ثبات ، صورت نگرفته است و روشهای ارائه شده و روشهای موجود معمولا با هدف ارائه یک تخمین از توان مصرفی متوسط، تاثیر داده ورودی را به درستی در نظر نمی گیرند و دقت کافی ندارند. هدف دیگر این پروژه ارائه ماکرومدل توانی برای تخمین توان مصرفی با منظور نمودن بستگی آن به داده ورودی است . این مدل تحلیلی با دید رفتاری و استفاده از گذر سیگنال ورودی سطح کلمه، فعالیت گذر گره های مدار را بطور همزمان با یکدیگر، تخمین می زند و همانند روش بکار رفته در سطح گیت با دید ساختاری و استفاده از کتابخانه انرژی مصرفی، کل توان مصرفی مدار را بدست می آورد. روشهای بیان شده در دو سطح گیت و انتقال ثبات با در نظر گرفتن همبستگی بین سیگنالهای مدار و امکان وجود گذر چند بیتی ورودیها که عوامل موثر در تخمین دقیق مقادیر احتمالی گذر سینگنال، در هر دو سطح بیت و کلمه می باشد، از سرعت ، دقت و کارآیی مناسبی برخوردار است که با مقایسه با دیگر روشها نشان داده خواهد شد.

در این پایان نامه ، آزمون پذیری مدار در سطح انتقال ثبات مورد بررسی قرار می گیرد و پارامترهای مربوطه در این سطح محاسبه می شوند. از جمله این پارامترها، می توان به پارامترهای قابلیت کنترل و قابلیت مشاهده اشاره کرد . پس از محاسبه پارامترهای مربوطه، نقاط سخت آزمون تعیین می گردند و سپس با اعمال تکنیکهای طراحی برای تست آزمون پذیری مدار افزایش می یابد. نتایج حاصله نشان می دهد که با صرف هزینه اندک ، آزمون پذیری مدار به میزان قابل توجهی افزایش یافته است.